JPH06249922A - デューティサイクル制御装置 - Google Patents
デューティサイクル制御装置Info
- Publication number
- JPH06249922A JPH06249922A JP5035728A JP3572893A JPH06249922A JP H06249922 A JPH06249922 A JP H06249922A JP 5035728 A JP5035728 A JP 5035728A JP 3572893 A JP3572893 A JP 3572893A JP H06249922 A JPH06249922 A JP H06249922A
- Authority
- JP
- Japan
- Prior art keywords
- duty cycle
- clock
- duty
- lsi chip
- internal control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩチップ内部の各機能ブロックにおける
内部制御クロックを正確に制御でき、したがってＬＳＩ
チップ内の各機能ブロック毎の正確なデューティサイク
ル依存性を測定できるデューティサイクル制御装置を提
供する。 【構成】 入力クロック生成装置２は、ＬＳＩチップ７
への入力クロックを生成する。内部制御クロックデュー
ティサイクル検出装置５は、ＬＳＩチップ７のモニタパ
ッド９から外部に出力される内部制御クロックのデュー
ティサイクルを検出する。デューティサイクル補正装置
６は、クロックデューティ期待値設定装置１からの期待
値と内部制御クロックデューティサイクル検出装置５の
検出結果とに基づいて、入力クロック生成装置２を制御
することにより入力クロックのデューティサイクルを補
正する。
内部制御クロックを正確に制御でき、したがってＬＳＩ
チップ内の各機能ブロック毎の正確なデューティサイク
ル依存性を測定できるデューティサイクル制御装置を提
供する。 【構成】 入力クロック生成装置２は、ＬＳＩチップ７
への入力クロックを生成する。内部制御クロックデュー
ティサイクル検出装置５は、ＬＳＩチップ７のモニタパ
ッド９から外部に出力される内部制御クロックのデュー
ティサイクルを検出する。デューティサイクル補正装置
６は、クロックデューティ期待値設定装置１からの期待
値と内部制御クロックデューティサイクル検出装置５の
検出結果とに基づいて、入力クロック生成装置２を制御
することにより入力クロックのデューティサイクルを補
正する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩチップのデュー
ティサイクル依存性を測定するに際して、クロックのデ
ューティサイクルを制御するデューティサイクル制御装
置に関するものである。
ティサイクル依存性を測定するに際して、クロックのデ
ューティサイクルを制御するデューティサイクル制御装
置に関するものである。
【０００２】
【従来の技術】従来、ＬＳＩチップのデューティサイク
ル依存性は、デューティサイクル制御装置からＬＳＩチ
ップに供給するクロックの波形をモニタし、そのデュー
ティサイクルにより測定していたので、ＬＳＩチップ内
部の各機能ブロックにおける正確なデューティサイクル
依存性の測定は行われていなかった。
ル依存性は、デューティサイクル制御装置からＬＳＩチ
ップに供給するクロックの波形をモニタし、そのデュー
ティサイクルにより測定していたので、ＬＳＩチップ内
部の各機能ブロックにおける正確なデューティサイクル
依存性の測定は行われていなかった。
【０００３】すなわち従来のデューティサイクル制御装
置は、図４のように、クロックデューティ期待値設定装
置３１と、入力クロック生成装置３２と、入力クロック
モニタ装置３３とを備えており、入力クロック生成装置
３２からのクロックはＬＳＩチップ３４の入力クロック
パッド３５に供給される。クロックデューティ期待値設
定装置３１は、入力クロックのデューティサイクルおよ
びサイクルタイムを設定するためのものである。入力ク
ロック生成装置３２は、クロックデューティ期待値設定
装置３１に設定されたデューティサイクルおよびサイク
ルタイムに基づいて入力クロックを生成する。入力クロ
ックモニタ装置３３は、入力クロック生成装置３２から
の入力クロックの波形とデューティサイクルとをモニタ
する。入力クロックパッド３５は、ＬＳＩチップ３４に
設けられて、入力クロック生成装置３２からの入力クロ
ックをＬＳＩチップ３４の内部に入力するためのもので
ある。
置は、図４のように、クロックデューティ期待値設定装
置３１と、入力クロック生成装置３２と、入力クロック
モニタ装置３３とを備えており、入力クロック生成装置
３２からのクロックはＬＳＩチップ３４の入力クロック
パッド３５に供給される。クロックデューティ期待値設
定装置３１は、入力クロックのデューティサイクルおよ
びサイクルタイムを設定するためのものである。入力ク
ロック生成装置３２は、クロックデューティ期待値設定
装置３１に設定されたデューティサイクルおよびサイク
ルタイムに基づいて入力クロックを生成する。入力クロ
ックモニタ装置３３は、入力クロック生成装置３２から
の入力クロックの波形とデューティサイクルとをモニタ
する。入力クロックパッド３５は、ＬＳＩチップ３４に
設けられて、入力クロック生成装置３２からの入力クロ
ックをＬＳＩチップ３４の内部に入力するためのもので
ある。
【０００４】この従来のデューティサイクル制御装置に
おいては、入力クロック生成装置３２が、クロックデュ
ーティ期待値設定装置３１に設定されたデューティサイ
クルおよびサイクルタイムに基づいて、入力クロックを
生成する。この入力クロックは、ＬＳＩチップ３４の入
力クロックパッド３５に印加されると同時に、入力クロ
ックモニタ装置３３によりモニタされる。
おいては、入力クロック生成装置３２が、クロックデュ
ーティ期待値設定装置３１に設定されたデューティサイ
クルおよびサイクルタイムに基づいて、入力クロックを
生成する。この入力クロックは、ＬＳＩチップ３４の入
力クロックパッド３５に印加されると同時に、入力クロ
ックモニタ装置３３によりモニタされる。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、ＬＳＩチップ３４内部の各機能ブロックに
おける内部制御クロックを直接モニタできないので、入
力クロックと内部制御クロックとの波形の違いから、各
機能ブロック毎の正確なデューティサイクル依存性を測
定できないという問題点を有していた。すなわち、ＬＳ
Ｉチップ３４の入力クロックパッド３５に供給された入
力クロックは、各種のゲートを介してＬＳＩチップ３４
内部の各機能ブロックに内部制御クロックとして供給さ
れるが、この間にデューティサイクルが変化してしまう
のである。
の構成では、ＬＳＩチップ３４内部の各機能ブロックに
おける内部制御クロックを直接モニタできないので、入
力クロックと内部制御クロックとの波形の違いから、各
機能ブロック毎の正確なデューティサイクル依存性を測
定できないという問題点を有していた。すなわち、ＬＳ
Ｉチップ３４の入力クロックパッド３５に供給された入
力クロックは、各種のゲートを介してＬＳＩチップ３４
内部の各機能ブロックに内部制御クロックとして供給さ
れるが、この間にデューティサイクルが変化してしまう
のである。
【０００６】本発明はかかる事情に鑑みて成されたもの
であり、ＬＳＩチップ内部の各機能ブロックにおける内
部制御クロックを正確に制御でき、したがってＬＳＩチ
ップ内の各機能ブロック毎の正確なデューティサイクル
依存性を測定できるデューティサイクル制御装置を提供
することを目的とするものである。
であり、ＬＳＩチップ内部の各機能ブロックにおける内
部制御クロックを正確に制御でき、したがってＬＳＩチ
ップ内の各機能ブロック毎の正確なデューティサイクル
依存性を測定できるデューティサイクル制御装置を提供
することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明は、ＬＳＩチップ
内部の各機能ブロックを制御するための内部制御クロッ
クのデューティサイクルの期待値を設定するデューティ
サイクル期待値設定装置と、ＬＳＩチップへの入力クロ
ックを生成する入力クロック生成装置と、ＬＳＩチップ
のモニタパッドから外部に出力される内部制御クロック
のデューティサイクルを検出する内部制御クロックデュ
ーティサイクル検出装置と、前記デューティサイクル期
待値設定装置からの期待値と前記内部制御クロックデュ
ーティサイクル検出装置の検出結果とに基づいて、前記
入力クロック生成装置を制御することにより入力クロッ
クのデューティサイクルを補正するデューティサイクル
補正装置と、を備えたことを特徴としている。
内部の各機能ブロックを制御するための内部制御クロッ
クのデューティサイクルの期待値を設定するデューティ
サイクル期待値設定装置と、ＬＳＩチップへの入力クロ
ックを生成する入力クロック生成装置と、ＬＳＩチップ
のモニタパッドから外部に出力される内部制御クロック
のデューティサイクルを検出する内部制御クロックデュ
ーティサイクル検出装置と、前記デューティサイクル期
待値設定装置からの期待値と前記内部制御クロックデュ
ーティサイクル検出装置の検出結果とに基づいて、前記
入力クロック生成装置を制御することにより入力クロッ
クのデューティサイクルを補正するデューティサイクル
補正装置と、を備えたことを特徴としている。
【０００８】
【作用】デューティサイクル期待値設定装置は、ＬＳＩ
チップ内部の各機能ブロックを制御するための内部制御
クロックのデューティサイクルの期待値を設定する。入
力クロック生成装置は、ＬＳＩチップへの入力クロック
を生成する。内部制御クロックデューティサイクル検出
装置は、ＬＳＩチップのモニタパッドから外部に出力さ
れる内部制御クロックのデューティサイクルを検出す
る。デューティサイクル補正装置は、デューティサイク
ル期待値設定装置からの期待値と内部制御クロックデュ
ーティサイクル検出装置の検出結果とに基づいて、入力
クロック生成装置を制御することにより入力クロックの
デューティサイクルを補正する。
チップ内部の各機能ブロックを制御するための内部制御
クロックのデューティサイクルの期待値を設定する。入
力クロック生成装置は、ＬＳＩチップへの入力クロック
を生成する。内部制御クロックデューティサイクル検出
装置は、ＬＳＩチップのモニタパッドから外部に出力さ
れる内部制御クロックのデューティサイクルを検出す
る。デューティサイクル補正装置は、デューティサイク
ル期待値設定装置からの期待値と内部制御クロックデュ
ーティサイクル検出装置の検出結果とに基づいて、入力
クロック生成装置を制御することにより入力クロックの
デューティサイクルを補正する。
【０００９】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の一実施例におけるデューティ
サイクル制御装置の構成図で、このデューティサイクル
制御装置は、クロックデューティ期待値設定装置１と、
入力クロック生成装置２と、内部制御クロックモニタ装
置４と、内部制御クロックデューティサイクル検出装置
５と、デューティサイクル補正装置６とを備えている。
ＬＳＩチップ７は、入力クロックパッド８と、モニタパ
ッド９と、セレクタ１０とを備えている。クロックデュ
ーティ期待値設定装置１は、入力クロックのデューティ
サイクルの期待値およびサイクルタイムの設定を行う。
入力クロック生成装置２は、デューティサイクル補正装
置６からの補正値に基づいて入力クロックを生成する。
内部制御クロックモニタ装置４は、ＬＳＩチップ７のモ
ニタパッド９からの内部制御クロックをモニタする。内
部制御クロックデューティサイクル検出装置５は、内部
制御クロックモニタ装置４によりモニタされた出力波形
から内部制御クロックのデューティサイクルを検出す
る。デューティサイクル補正装置６は、クロックデュー
ティ期待値設定装置１からの期待値と内部制御クロック
デューティサイクル検出装置５からの検出信号とに基づ
いて、入力クロック生成装置２に与える補正値を算出す
る。ＬＳＩチップ７の入力クロックパッド８は、入力ク
ロック生成装置２からの入力クロックをＬＳＩチップ７
の内部に取り込むためのものである。ＬＳＩチップ７の
モニタパッド９は、セレクタ１０からの内部制御クロッ
クをＬＳＩチップ７の外部に出力するためのものであ
る。セレクタ１０は、動作時のモード指定によりＬＳＩ
チップ７の各機能ブロックで使用されている内部制御ク
ロックを選択する。
説明する。図１は本発明の一実施例におけるデューティ
サイクル制御装置の構成図で、このデューティサイクル
制御装置は、クロックデューティ期待値設定装置１と、
入力クロック生成装置２と、内部制御クロックモニタ装
置４と、内部制御クロックデューティサイクル検出装置
５と、デューティサイクル補正装置６とを備えている。
ＬＳＩチップ７は、入力クロックパッド８と、モニタパ
ッド９と、セレクタ１０とを備えている。クロックデュ
ーティ期待値設定装置１は、入力クロックのデューティ
サイクルの期待値およびサイクルタイムの設定を行う。
入力クロック生成装置２は、デューティサイクル補正装
置６からの補正値に基づいて入力クロックを生成する。
内部制御クロックモニタ装置４は、ＬＳＩチップ７のモ
ニタパッド９からの内部制御クロックをモニタする。内
部制御クロックデューティサイクル検出装置５は、内部
制御クロックモニタ装置４によりモニタされた出力波形
から内部制御クロックのデューティサイクルを検出す
る。デューティサイクル補正装置６は、クロックデュー
ティ期待値設定装置１からの期待値と内部制御クロック
デューティサイクル検出装置５からの検出信号とに基づ
いて、入力クロック生成装置２に与える補正値を算出す
る。ＬＳＩチップ７の入力クロックパッド８は、入力ク
ロック生成装置２からの入力クロックをＬＳＩチップ７
の内部に取り込むためのものである。ＬＳＩチップ７の
モニタパッド９は、セレクタ１０からの内部制御クロッ
クをＬＳＩチップ７の外部に出力するためのものであ
る。セレクタ１０は、動作時のモード指定によりＬＳＩ
チップ７の各機能ブロックで使用されている内部制御ク
ロックを選択する。
【００１０】図２はデューティサイクルの説明図で、デ
ューティサイクルは、クロック波形の１周期におけるハ
イレベル状態の比率である。すなわち、クロック波形の
１周期におけるハイレベル状態の期間をＸ、クロック波
形の１周期をＹとすると、デューティサイクルＤＣは、
ＤＣ＝Ｘ／Ｙであり、０＜ＤＣ＜１の条件を満たしてい
る。
ューティサイクルは、クロック波形の１周期におけるハ
イレベル状態の比率である。すなわち、クロック波形の
１周期におけるハイレベル状態の期間をＸ、クロック波
形の１周期をＹとすると、デューティサイクルＤＣは、
ＤＣ＝Ｘ／Ｙであり、０＜ＤＣ＜１の条件を満たしてい
る。
【００１１】上記デューティサイクル制御装置の動作に
ついて、図３のフローチャートを参照しながら説明す
る。先ずデューティサイクル補正装置６が、クロックデ
ューティ期待値設定装置１に設定された内部制御クロッ
クのデューティサイクル期待値ＸＥを、内部制御クロッ
クのデューティサイクルの初期データＸＯ0 として設定
する（ステップＳ１）。次にデューティサイクル補正装
置６が、ＸＮi+1 ＝ＸＥ−（ＸＯi −ＸＥ）なる演算式
に従って、入力クロックのデューティサイクルＸＮ1 を
演算し、入力クロック波形を確定して、入力クロック生
成装置２に補正値を出力する。次に入力クロック生成装
置２が、デューティサイクル補正装置６からの補正値に
基づいてデューティサイクルＸＮ1 の入力クロックを生
成し、ＬＳＩチップ７の入力クロックパッド８に印加す
る（ステップＳ２）。これにより、入力クロックがセレ
クタ１０などを介してＬＳＩチップ７の機能ブロックに
内部制御クロックとして供給される。ただし、ｉはデュ
ーティサイクルの補正回数、ＸＯi はｉ回目の補正後の
内部制御クロックのデューティサイクル、ＸＮi はｉ回
目の補正後の入力クロックのデューティサイクルであ
る。次に内部制御クロックモニタ装置４が、ＬＳＩチッ
プ７のモニタパッド９から出力される内部制御クロック
の波形をモニタし、内部制御クロックデューティサイク
ル検出装置５が、内部制御クロックモニタ装置４により
モニタされた内部制御クロックのデューティサイクルＸ
Ｏ1 を検出する（ステップＳ３）。次にデューティサイ
クル補正装置６が、クロックデューティ期待値設定装置
１に設定された内部制御クロックのデューティサイクル
期待値ＸＥと内部制御クロックデューティサイクル検出
装置５により検出されたＸＯ1 とを比較し（ステップＳ
４）、予め設定された誤差ＸＤ以内にその差が収まって
いれば、その時点でデューティサイクル補正を終了し、
入力クロックのデューティサイクルＸＮを確定する（ス
テップＳ５）。誤差ＸＤ以内にその差が収まっていなけ
れば、ステップＳ２に戻る。
ついて、図３のフローチャートを参照しながら説明す
る。先ずデューティサイクル補正装置６が、クロックデ
ューティ期待値設定装置１に設定された内部制御クロッ
クのデューティサイクル期待値ＸＥを、内部制御クロッ
クのデューティサイクルの初期データＸＯ0 として設定
する（ステップＳ１）。次にデューティサイクル補正装
置６が、ＸＮi+1 ＝ＸＥ−（ＸＯi −ＸＥ）なる演算式
に従って、入力クロックのデューティサイクルＸＮ1 を
演算し、入力クロック波形を確定して、入力クロック生
成装置２に補正値を出力する。次に入力クロック生成装
置２が、デューティサイクル補正装置６からの補正値に
基づいてデューティサイクルＸＮ1 の入力クロックを生
成し、ＬＳＩチップ７の入力クロックパッド８に印加す
る（ステップＳ２）。これにより、入力クロックがセレ
クタ１０などを介してＬＳＩチップ７の機能ブロックに
内部制御クロックとして供給される。ただし、ｉはデュ
ーティサイクルの補正回数、ＸＯi はｉ回目の補正後の
内部制御クロックのデューティサイクル、ＸＮi はｉ回
目の補正後の入力クロックのデューティサイクルであ
る。次に内部制御クロックモニタ装置４が、ＬＳＩチッ
プ７のモニタパッド９から出力される内部制御クロック
の波形をモニタし、内部制御クロックデューティサイク
ル検出装置５が、内部制御クロックモニタ装置４により
モニタされた内部制御クロックのデューティサイクルＸ
Ｏ1 を検出する（ステップＳ３）。次にデューティサイ
クル補正装置６が、クロックデューティ期待値設定装置
１に設定された内部制御クロックのデューティサイクル
期待値ＸＥと内部制御クロックデューティサイクル検出
装置５により検出されたＸＯ1 とを比較し（ステップＳ
４）、予め設定された誤差ＸＤ以内にその差が収まって
いれば、その時点でデューティサイクル補正を終了し、
入力クロックのデューティサイクルＸＮを確定する（ス
テップＳ５）。誤差ＸＤ以内にその差が収まっていなけ
れば、ステップＳ２に戻る。
【００１２】このように、ＬＳＩチップ７内部の各機能
ブロックを制御するための内部制御クロックのデューテ
ィサイクルの期待値を設定するクロックデューティ期待
値設定装置１と、ＬＳＩチップ７への入力クロックを生
成する入力クロック生成装置２と、ＬＳＩチップ７のモ
ニタパッド９から外部に出力される内部制御クロックの
デューティサイクルを検出する内部制御クロックデュー
ティサイクル検出装置５と、クロックデューティ期待値
設定装置１からの期待値と内部制御クロックデューティ
サイクル検出装置５の検出結果とに基づいて、入力クロ
ック生成装置２を制御することにより入力クロックのデ
ューティサイクルを補正するデューティサイクル補正装
置６と、を備えたので、ＬＳＩチップ７内部の各機能ブ
ロックにおける内部制御クロックを正確に制御でき、し
たがってＬＳＩチップ７内の各機能ブロック毎の正確な
デューティサイクル依存性を測定できる。
ブロックを制御するための内部制御クロックのデューテ
ィサイクルの期待値を設定するクロックデューティ期待
値設定装置１と、ＬＳＩチップ７への入力クロックを生
成する入力クロック生成装置２と、ＬＳＩチップ７のモ
ニタパッド９から外部に出力される内部制御クロックの
デューティサイクルを検出する内部制御クロックデュー
ティサイクル検出装置５と、クロックデューティ期待値
設定装置１からの期待値と内部制御クロックデューティ
サイクル検出装置５の検出結果とに基づいて、入力クロ
ック生成装置２を制御することにより入力クロックのデ
ューティサイクルを補正するデューティサイクル補正装
置６と、を備えたので、ＬＳＩチップ７内部の各機能ブ
ロックにおける内部制御クロックを正確に制御でき、し
たがってＬＳＩチップ７内の各機能ブロック毎の正確な
デューティサイクル依存性を測定できる。
【００１３】
【発明の効果】以上説明したように本発明によれば、Ｌ
ＳＩチップ内部の各機能ブロックを制御するための内部
制御クロックのデューティサイクルの期待値を設定する
デューティサイクル期待値設定装置と、ＬＳＩチップへ
の入力クロックを生成する入力クロック生成装置と、Ｌ
ＳＩチップのモニタパッドから外部に出力される内部制
御クロックのデューティサイクルを検出する内部制御ク
ロックデューティサイクル検出装置と、デューティサイ
クル期待値設定装置からの期待値と内部制御クロックデ
ューティサイクル検出装置の検出結果とに基づいて、入
力クロック生成装置を制御することにより入力クロック
のデューティサイクルを補正するデューティサイクル補
正装置と、を備えたので、ＬＳＩチップ内部の各機能ブ
ロックにおける内部制御クロックを正確に制御できる。
したがって、ＬＳＩチップ内の各機能ブロック毎のデュ
ーティサイクル依存性を正確に測定することが可能にな
る。
ＳＩチップ内部の各機能ブロックを制御するための内部
制御クロックのデューティサイクルの期待値を設定する
デューティサイクル期待値設定装置と、ＬＳＩチップへ
の入力クロックを生成する入力クロック生成装置と、Ｌ
ＳＩチップのモニタパッドから外部に出力される内部制
御クロックのデューティサイクルを検出する内部制御ク
ロックデューティサイクル検出装置と、デューティサイ
クル期待値設定装置からの期待値と内部制御クロックデ
ューティサイクル検出装置の検出結果とに基づいて、入
力クロック生成装置を制御することにより入力クロック
のデューティサイクルを補正するデューティサイクル補
正装置と、を備えたので、ＬＳＩチップ内部の各機能ブ
ロックにおける内部制御クロックを正確に制御できる。
したがって、ＬＳＩチップ内の各機能ブロック毎のデュ
ーティサイクル依存性を正確に測定することが可能にな
る。
【図１】本発明の一実施例におけるデューティサイクル
制御装置の構成図である。
制御装置の構成図である。
【図２】クロック波形とデューティサイクルとの関係の
説明図である。
説明図である。
【図３】本発明の一実施例におけるデューティサイクル
制御装置の動作を説明するフローチャートである。
制御装置の動作を説明するフローチャートである。
【図４】従来のデューティサイクル制御装置の構成図で
ある。
ある。
１ クロックデューティ期待値設定装置 ２ 入力クロック生成装置 ５ 内部制御クロックデューティサイクル検出装置 ６ デューティサイクル補正装置 ７ ＬＳＩチップ ９ モニタパッド
Claims (1)
- 【請求項１】 ＬＳＩチップ内部の各機能ブロックを制
御するための内部制御クロックのデューティサイクルの
期待値を設定するデューティサイクル期待値設定装置
と、 ＬＳＩチップへの入力クロックを生成する入力クロック
生成装置と、 ＬＳＩチップのモニタパッドから外部に出力される内部
制御クロックのデューティサイクルを検出する内部制御
クロックデューティサイクル検出装置と、 前記デューティサイクル期待値設定装置からの期待値と
前記内部制御クロックデューティサイクル検出装置の検
出結果とに基づいて、前記入力クロック生成装置を制御
することにより入力クロックのデューティサイクルを補
正するデューティサイクル補正装置と、 を備えたことを特徴とするデューティサイクル制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5035728A JPH06249922A (ja) | 1993-02-24 | 1993-02-24 | デューティサイクル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5035728A JPH06249922A (ja) | 1993-02-24 | 1993-02-24 | デューティサイクル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06249922A true JPH06249922A (ja) | 1994-09-09 |
Family
ID=12449911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5035728A Pending JPH06249922A (ja) | 1993-02-24 | 1993-02-24 | デューティサイクル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06249922A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343107A (ja) * | 2003-05-05 | 2004-12-02 | Harman Becker Automotive Systems Gmbh | 光電気変換器を試験する方法 |
| JP2007121289A (ja) * | 2005-10-27 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | デューティー・サイクル測定装置、オンチップ・システム及び方法（デューティー・サイクル測定装置及び方法） |
| JP2007306555A (ja) * | 2006-05-01 | 2007-11-22 | Internatl Business Mach Corp <Ibm> | デジタル信号のデューティ・サイクルを補正するための方法および装置 |
| JP2009510793A (ja) * | 2005-10-04 | 2009-03-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | チップ性能を最大にするように負荷サイクル回路を自動的に自己較正するための装置及び方法 |
-
1993
- 1993-02-24 JP JP5035728A patent/JPH06249922A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343107A (ja) * | 2003-05-05 | 2004-12-02 | Harman Becker Automotive Systems Gmbh | 光電気変換器を試験する方法 |
| JP2009510793A (ja) * | 2005-10-04 | 2009-03-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | チップ性能を最大にするように負荷サイクル回路を自動的に自己較正するための装置及び方法 |
| JP2007121289A (ja) * | 2005-10-27 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | デューティー・サイクル測定装置、オンチップ・システム及び方法（デューティー・サイクル測定装置及び方法） |
| JP2007306555A (ja) * | 2006-05-01 | 2007-11-22 | Internatl Business Mach Corp <Ibm> | デジタル信号のデューティ・サイクルを補正するための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6992454B2 (en) | Motor controller and method for measuring characteristics of mechanism | |
| US6084441A (en) | Apparatus for and method of processing data | |
| JPH06249922A (ja) | デューティサイクル制御装置 | |
| JP3516778B2 (ja) | 半導体試験装置における周波数測定方法 | |
| JPH04143763A (ja) | 光量制御装置および露光装置 | |
| JPS63200918A (ja) | 放電加工装置 | |
| JPH0820474B2 (ja) | 抵抗値測定装置 | |
| JP3023680B2 (ja) | Ｐｗｍ制御装置 | |
| KR100576309B1 (ko) | 등가부하를 이용한 철도차량 인버터의 소음 측정 장치 및그 방법 | |
| JPH081454B2 (ja) | 特性測定方法 | |
| JP2004260270A (ja) | 符号誤り率測定装置 | |
| JPS61226803A (ja) | プロセス制御装置 | |
| JP3633405B2 (ja) | 同期整流器 | |
| JPS63278746A (ja) | 切削状態異常監視装置 | |
| JPH076533Y2 (ja) | 周波数カウンタ | |
| JPS60182354A (ja) | インジエクタ駆動パルス幅の測定装置 | |
| JP2569071Y2 (ja) | 周波数電圧変換装置 | |
| JP2786701B2 (ja) | 測定回路の同期動作制御回路 | |
| JPH0961503A (ja) | 半導体試験装置における試験信号のタイミング校正装置 | |
| JPH0342561A (ja) | 自動温度制御型ｘ線回折装置 | |
| JPH02285803A (ja) | 自動レベル制御回路 | |
| JPH08233842A (ja) | 速度検出装置およびその異常検出方法 | |
| JP2000059162A (ja) | フィルタ特性調整方法及び装置 | |
| JPH06201766A (ja) | ウェハ，評価装置、ウェハの評価装置及びウェハの評価方法 | |
| JPS6267831A (ja) | 電子ビ−ム装置 |