JPH076533Y2 - 周波数カウンタ - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は周波数測定レンジ（ゲート時間）を自動的に設
定できる周波数カウンタに関する。

〈従来の技術〉 周波数カウンタは、一定期間（例えばt1時間）ゲートを
開けてこの間に通過した入力信号の波の数を計数し（例
えば計数値n1）、n1/t1にて周波数を算出している。従
来の周波数カウンタは入力信号を計数する際、ゲート時
間（前記t1）をオペレータが設定するようになってい
る。

ここでゲートを通過してくる信号をカウントする計数回
路のビット数は固定しているため、設定ゲート時間を誤
ると計数値がオーバーフローして測定できなくなる。

そこで測定対象の入力信号の周波数が全く分からない場
合、先ず高い周波数を測定できるレンジ（短いゲート時
間）にセットして（計数値がオーバーフローしないよう
にして）入力信号の周波数の概略値を測定してから適切
な測定レンジに設定している。

〈考案が解決しようとする課題〉 このように従来の周波数カウンタは周波数測定レンジを
マニュアルで設定するので、周波数が異なる入力信号を
適切な測定レンジで自動的に測定することができない問
題がある。

本考案の目的は、入力信号の周波数値に適した周波数測
定レンジを自動的に選択できる周波数カウンタを提供す
ることである。

〈課題を解決するための手段〉 本考案は、上記課題を解決するために 入力信号（S1）を第１ゲート（G1）で受け、第１ゲート
を通過した信号を計数する第１計数回路（１）と、 入力信号（S1）を第２ゲート（G2）で受け、第２ゲート
を通過した信号を計数する第２計数回路（２）と、 後述する制御信号（S3）に応じた分周比でクロック信号
（S2）を分周し、この分周パルス幅信号（S4）で前記第
２ゲートの開閉を制御する分周器と、 第２計数回路の出力計数値（NX）と２つの設定値（N1,N
2）とを比較し、N1＜NX＜N2となるような制御信号（S
3）を前記分周器に加えるコントローラと、 前記分周器の分周パルス幅信号（S4）を導入し、このパ
ルス幅を拡大または縮小したパルス幅信号（S5）で第１
ゲートの開閉を制御する倍率器と、 からなる手段を講じたものである。

〈作用〉 第２計数回路の出力計数値NXが、N1＜NX＜N2となるよう
にコントローラで分周器の出力パルス幅Ｔを制御してい
る。入力信号の周波数が高くなると第２計数回路の出力
計数値NXが増大し設定範囲の上限値N2を越えようとす
る。従ってコントローラは分周比を下げる旨の制御信号
を分周器に加え、その結果、分周パルス幅信号のパルス
幅Ｔは狭くなり、N1＜NX＜N2となる。逆に入力信号の周
波数が低くなると分周パルス幅Ｔは広くなる。このよう
に第２計数回路の出力計数値NXがN1〜N2の範囲を越えよ
うとすると、或るステップ幅で分周パルス幅Ｔが変動す
る。

第１計数回路のゲートはこのＴに比例したパルス幅ｋ・
Ｔでその開閉を制御されているので、自動的に適切なゲ
ート時間で入力信号の計数を行うことができる。

〈実施例〉 以下、図面を用いて本考案を詳しく説明する。

第１図は本考案に係る周波数カウンタの実施例を示す
図、第２図は第１図装置の動作を説明するためのタイム
チャートである。

第１図において、１は第１計数回路であり、ゲートG1を
通過した信号を計数するものである。この計数回路１は
ゲートG1を通過してきた信号を備えているビット数のス
パンで計数し、もしこのビット数をオーバーフローする
と再び、“0"から計数を繰返す。もっとも、本考案では
オーバーフローすることがないようにゲートG1を“開”
とする時間を制御している。ゲートG1は、後述する倍率
器から加えられる信号S5のパルス幅の期間、そのゲート
を“開”状態にして入力信号S1を次段の計数回路１に加
えるものである。

２は第２計数回路であり、ゲートG2を通過した信号を計
数するものである。この計数回路２は、計数回路１と同
様にゲートG2を通過してきた信号を備えているビット数
のスパンで計数し、もしこのビット数をオーバーフロー
すると再び、“0"から計数を繰返す。もっとも本考案で
は、ゲートG2のゲートを“開”とする時間が後述するコ
ントローラにより制御されているので、通常、計数回路
２の出力計数値NXがオーバーフローすることはない。ゲ
ートG2は、後述する分周器から加えられる信号S4のパル
ス幅の期間、そのゲートを“開”状態にして入力信号S1
を次段の計数回路２に加えるものである。

３はクロック発生器であり、正確なパルス幅t0のクロッ
ク信号S2を出力する。

４は分周器であり、後述するコントローラ５から加えら
れた制御信号S3に応じた分周比ｎでクロック信号S2を分
周し、パルス幅Ｔ＝ｎ・t0の分周パルス幅信号S4を出力
する。

５はコントローラであり、導入した計数回路２の出力計
数値NXと２つの設定値（N1,N2）とを比較し、N1＜NX＜N
2となるような制御信号S3を分周器４に加えるものであ
る。

６は倍率器であり、分周器４の分周パルス幅信号S4を導
入し、このパルス幅Ｔを或る比率ｋで拡大または縮小し
たパルス幅信号S5をゲートG1に加え、このパルス幅ｋ・
Ｔの期間ゲートG1を“開”状態にするものである。

以上のように構成された第１図装置の動作を説明する。
一般に周波数カウンタにおいては、一定期間（例えばｋ
・Ｔ時間）ゲートを開けてこの間に通過した入力信号の
波の数を計数し（例えば計数値NA）、NA/k・Ｔの演算を
して周波数を測定している。このような演算器は、周波
数カウンタであれば当然備えているものであり、本考案
は、この演算器部分には関係しないので、第１図では、
この演算器の図示を省略している。

今、分周器４から出力している信号S4のパルス幅がT1で
あると仮定する。このとき計数回路２の出力計数値NX
は、コントローラ５における設定値N1〜N2の範囲内にあ
るとする。倍率器６は信号S4のパルス幅T1をｋ倍したパ
ルス幅ｋ・T1の信号S5をゲートG1に加える（第２図
（１）参照）ので、このｋ・T1の期間ゲートG1は“開”
となる。その結果、計数回路１にはｋ・T1期間、第２図
（２）に示すような周期の入力信号S1が加えられる。そ
してこのｋ・T1期間にわたり計数回路１は、備えている
ビット数のスパン（例えばスパン＝０〜255カウント）
でこの入力信号を計数する。そしてこの期間の計数値が
NAであるとする。この計数値NAは計数回路１のスパンを
有効に使用する値N3〜N4の範囲に入るように予めｋ・T1
は設定されている。例えば、スパンが０〜255カウント
であると仮定すれば、N3＝127、N4＝255の如くする。

このように計数回路１においては加えられた入力信号を
その計数スパンの上限近くまで計数しているので、正確
な周波数測定ができる。

このようにゲートG1がパルス幅ｋ・T1で動作している
時、第２図（３）に示す如く入力信号S1の周波数が高く
なると、N4＜NAとなり、何等の制御も施さないと計数回
路１はオーバーフローしてしまう。

しかし本考案においては、計数回路２と、コントローラ
５と、分周器４の作用により、入力信号S1の周波数変動
を検出し、自動的にゲートG1に加えるパルス幅を狭くし
て、再びN3＜NA＜N4となるように制御している。

上記制御を説明する。入力信号S1の周波数が高くなる
と、計数回路２の出力計数値NXが増大し設定範囲の上限
値N2を越えようとする。従ってコントローラ５は分周比
ｎを、例えばｎ＝10からｎ＝８へ下げる旨の制御信号を
分周器に加える。その結果、分周パルス幅信号S4のパル
ス幅T1→T2に狭くなり、コントローラ５においてN1＜NX
＜N2となる。この狭いパルス幅T2に比例したパルス幅ｋ
・T2がゲートG1に加えられるので計数回路１においてN3
＜NA＜N4となり（第２図（１）と（２）参照）、再び
“系”は適切な計数レンジで安定する。

このように計数回路２の出力計数値NXがN1〜N2の範囲を
越えようとすると、或るステップ幅で分周パルス幅Ｔが
変動し、常にN1＜NX＜N2の関係が保たれている。そして
この関係にある時のパルス幅ｋ・Ｔにおいては、計数回
路１は適切な計数レンジに保たれている。即ち、計数回
路１におけるゲート時間ｋ・Ｔは、適切な値に自動制御
される。

上述と逆に入力信号S1の周波数が低くなった場合、計数
回路１において僅かな計数値しか得られないため、計測
スパンを有効に活用しないことになる。この場合、本考
案ではコントローラ５においてNX＜N1となるから分周比
が増加する。その結果、信号S4のパルス幅が広くなり、
ゲートG1に加えられる信号S5のパルス幅も広くなって、
計数回路１における計数値NAは、N3＜NA＜N4となる。即
ち、計数回路１において適切なゲート時間が選択された
ことになる。

〈本考案の効果〉 以上述べたように本考案によれば、入力信号の周波数値
に適した周波数測定レンジ（ゲート時間）を自動的に選
択できる。従って、マニュアル操作することなく、入力
周波数を測定することができる。

【図面の簡単な説明】

第１図は本考案に係る周波数カウンタの実施例を示す
図、第２図は第１図装置の動作を説明するためのタイム
チャートである。 １……第１計数回路、２……第２計数回路、４……分周
器、５……コントローラ、６……倍率器。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】入力信号（S1）を第１ゲート（G1）で受
   け、第１ゲートを通過した信号を計数する第１計数回路
   （１）と、 入力信号（S1）を第２ゲート（G2）で受け、第２ゲート
   を通過した信号を計数する第２計数回路（２）と、 後述する制御信号（S3）に応じた分周比でクロック信号
   （S2）を分周し、この分周パルス幅信号（S4）で前記第
   ２ゲートの開閉を制御する分周器と、 第２計数回路の出力計数値（NX）と２つの設定値（N1,N
   2）とを比較し、N1＜NX＜N2となるような制御信号（S
   3）を前記分周器に加えるコントローラと、 前記分周器の分周パルス幅信号（S4）を導入し、このパ
   ルス幅を拡大または縮小したパルス幅信号（S5）で第１
   ゲートの開閉を制御する倍率器と、 を備えた周波数カウンタ。