JPH04344476A - 周波数比測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、周波数比測定回路に関
するものである。

【０００２】

【従来の技術】従来、２つのシステムのクロック周波数
の比を正確に測定したいことがよくある。例えば、図３
に示すように、サンプリング周波数ｆ１　のディジタル
入力信号（第１のクロックにおける時系列信号ｇ１　，
ｇ２　，ｇ３　，…）１１を、別のサンプリング周波数
ｆ２　でサンプリングし直して、新たな時系列信号（第
２のクロックにおける時系列信号ｇ１　’　，ｇ２　’
　，ｇ３　’　，…）１２を作り出すような場合である
。

【０００３】図３に示したように、ディジタル入力信号
１１のサンプリング時刻に対して出力信号１２のサンプ
リング時刻が遅れる時間を、ｘ１　Ｔ，ｘ２　Ｔ，ｘ３
　Ｔ，…とする。この場合、入力信号１１の時系列デー
タｇ１　，ｇ２　，ｇ３　，…を、例えば有理関数ｆ（
ｔ）　で表現し、サンプリングしたい時刻（例ｔ＝ｘ１
　Ｔ）における有理関数値ｆ（ｘ１　Ｔ）をもって、時
刻ｔ＝ｘ１Ｔにおけるサンプリング値とする。

【０００４】この演算を正確に行うためには、ｘ１　，
ｘ２　，ｘ３　，…等の値を正確に知らなくてはならな
い。そのためには、２つのシステムのクロック周波数比
ｒを正確に測定しなくてはならない。

【０００５】図４によく知られている測定回路を、図５
にその動作を示す。図中、２１ａは第１のクロック信号
、２１ｂは第２のクロック信号、２２ａは第１のクロッ
信号の通過ゲート、２２ｂは第２のクロック信号の通過
ゲート、２３ａは第１のクロックのカウンタ、２３ｂは
第２のクロックのカウンタ、２４ａはカウンタ２３ａの
出力信号、２４ｂはカウンタ２３ｂの出力信号、２５は
割算回路、３１はゲート開閉波形、３２は第１のクロッ
ク信号の波形、３３は第２のクロック信号の波形である
。

【０００６】２つのシステムのクロック信号２１ａ，２
１ｂは、それぞれゲート２２ａ，２２ｂを通ってカウン
タ２３ａ，２３ｂに入り、それぞれのカウンタ出力２４
ａ，２４ｂは割算回路２５に入る。割算回路２５の出力
が求める周波数比である。

【０００７】尚、ゲート２２ａ，２２ｂはタイマ２０に
よって開閉を制御され、タイマ２０がオンとなっている
時間の間、入力クロック信号２１ａ，２１ｂがカウンタ
２２ａ，２２ｂに導かれるようにしている。

【０００８】今、図５のゲート開閉波形３１に示すよう
に、タイマ２０がオンする時間をτとし、２つのシステ
ムのクロック周波数をｆ１　，ｆ２とし、タイマ２０が
オンとなっている間にカウントされたクロックの数を、
図５のクロック信号波形３２，３３に示すように、それ
ぞれｎ１　，ｎ２　とすると、

【０００９】

【数１】ｆ１　＝ｎ１　／τ， ｆ２　＝ｎ２　／τ 従って、周波数比ｒは、

【００１０】

【数２】ｒ＝ｆ２　／ｆ１　＝ｎ２　／ｎ１　となる。 従って、クロックカウント数ｎ２　をｎ１　で割ると周
波数比ｒが求められる。

【００１１】

【発明が解決しようとする課題】しかし、従来の周波数
比測定回路には次のような問題がある。

【００１２】（ａ）　周波数比ｒを算出するとき、割り
算の実施が必要であるが、割り算回路はその構成が複雑
である。

【００１３】（ｂ）　上記数２式において、カウントさ
れるクロック数ｎ１　，ｎ２　には多少の誤差が入って
しまう。 即ち、図５に示すように、入力クロックとタイマ・オン
のタイミングが一致しないため、タイマ立上がり，立下
がり時に、それぞれ１カウント程度の誤差は避けられな
い。従って、カウント数ｎ１　，ｎ２　にはそれぞれ最
悪２カウントのエラーが起こり得る。

【００１４】上記数２式より

【００１５】

【数３】

【００１６】従って、

【００１７】

【数４】

【００１８】例えば、ｆ１　＝５０ＫＨｚ，ｆ２　＝４
７ＫＨｚ，τ＝４００ｍｓとすると

【００１９】

【数５】

【００２０】一般に、図３に示すようなケースでは、こ
の程度の誤差では実用上問題がある。

【００２１】誤差を減らすためには、数４式を見ても判
るように、τ（計測時間）を大きくしなくてはならない
。しかし、計測に時間がかかってしますのも好ましくな
い。

【００２２】本発明の目的は、割り算の演算を容易に行
うことができ、より精度の高い計測を行うことができる
簡易な構成の周波数比測定回路を提供することにある。

【００２３】

【課題を解決するための手段】本発明の周波数比測定回
路は、周波数ｆ１　の第１のクロック信号と周波数ｆ　
　２　の第２のクロック信号との周波数比ｒ＝ｆ２　／
ｆ１　を求めるため、第１のクロック信号を第１のカウ
ンタであるＮ１　ビット２進カウンタに通し、該カウン
タがカウント０から２Ｎ１まで計数する間、第２のクロ
ック信号が入力されているゲートを開き、このゲート出
力を第２のカウンタに入れてゲートを通過した上記第２
のクロック信号のクロックを計数し、その計数数値ｎ２
　の小数点を左にＮ１　ビットシフトさせた数を以て周
波数比ｒとする構成のものである。

【００２４】

【作用】本発明は、第１の入力クロック信号を第１のカ
ウンタであるＮ１　ビット２進カウンタに通しているた
め、従来のタイマは第１の入力クロック信号で制御され
、本質的に第１の入力クロック信号のカウント誤差をな
くすことができる。また、第１の入力クロック信号のク
ロックのカウント数は２の累乗になるため、その計数数
値ｎ２　の小数点を左にＮ１　ビットシフトさせること
で、上記数２式の割算の演算を容易に行うことができる
。

【００２５】

【実施例】以下、本発明を図示の実施例に基づいて説明
する。

【００２６】図１に示す周波数比測定回路は、第１のク
ロック信号（周波数ｆ１　）２１ａが入力される第１の
カウンタ即ちＮ１　ビット２進カウンタ４０と、第２の
クロック信号（周波数ｆ２　）２１ｂが入力されており
、上記第１のカウンタ４０がカウント０からカウント２
Ｎ１まで計数する間開かれるゲート２２ｂと、このゲー
ト２２ｂのゲート出力を受けてゲート２２ｂが開いてい
る時間中の第２のクロック信号２１ｂのクロックを計数
し、その計数数値ｎ２　を求める第２のカウンタ２３ｂ
と、その計数数値ｎ２　の小数点を左にＮ１　ビットシ
フトさせた数を以って周波数比ｒ＝ｆ２　／ｆ１　とす
る２進数のシフト回路４１とで構成されている。

【００２７】まず、第１のクロック信号２１ａを第１の
カウンタであるＮ１ビットカウンタ４０に入れ、この第
１のカウンタがカウント数０から２Ｎ１（＝０）までカ
ウントする時間の間、ゲート２２ｂを開き、この間の第
２のクロック信号２１ｂのクロック数をカウンタ２３ｂ
により計算する。

【００２８】図２のタイムチャートにおいて、５１は第
１のカウンタ４０がカウントする様子を、５２ｂは第１
のカウンタ４０がカウント０から２Ｎ１までを計数する
時間を、５３はその間に第２のクロック信号２１ｂのク
ロックがカウントされる様子を示す。

【００２９】周波数比ｒは次式で表わされる。

【００３０】

【数６】ｒ＝ｎ２　／ｎ１　＝ｎ２　／２Ｎ１Ｎ１　に
は本質的に誤差が含まれないので、

【００３１】

【数７】

【００３２】この数７式と上記数５式を比べると、右辺
に（２／τ）・（１／ｆ１　）がない分の精度が向上し
たことが判る。

【００３３】周波数比ｒは、ｎ２　を２Ｎ１で割ったも
のなので、２進数で表現されたｎ２　の小数点を左にＮ
１　ビットシフトさせたものがｒとなり、ｎ２　の値よ
り極めて簡単に周波数比ｒが求められる。従って、図１
のカウンタ２３ｂのカウンタ出力をＮ１　ビット小数点
シフト回路４１に入れてやれば、その出力が求める周波
数比になる。

【００３４】

【発明の効果】以上述べたように、本発明の周波数比測
定回路によれば、回路が極めて簡単化され、また精度が
約２倍に向上するという優れた効果が得られる。

【図面の簡単な説明】

【図１】本発明による周波数比測定回路の構成図

【図２
】図１の周波数比測定動作を示すタイムチャート図

【図３】周波数比の測定を必要とする第１のクロックと
第２のクロックとの関係を例示した図

【図４】従来の周波数比測定回路の構成図

【図５】従来
の周波数比測定動作を示すタイムチャート図

【符号の説明】

２１ａ　　第１のクロック信号（周波数ｆ１　）２１ｂ
　　第２のクロック信号（周波数ｆ２　）２２ｂ　　通
過ゲート ２３ｂ　　第２のカウンタ ４０　　Ｎ１　ビット２進カウンタ（第１のカウンタ）
４１　　２進数のシフト回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　第１のクロック信号と第２のクロック
   信号との周波数比を求めるため、第１のクロック信号を
   第１のカウンタであるＮ１　ビット２進カウンタに通し
   、該カウンタがカウント０から２Ｎ１まで計数する間、
   第２のクロック信号が入力されているゲートを開き、こ
   のゲート出力を第２のカウンタに入れてゲートを通過し
   た上記第２のクロック信号のクロックを計数し、その計
   数数値の小数点を左にＮ１　ビットシフトさせた数を以
   て周波数比とすることを特徴とする周波数比測定回路。