JP2015161567A - 周波数比較器 - Google Patents

周波数比較器 Download PDF

Info

Publication number
JP2015161567A
JP2015161567A JP2014036480A JP2014036480A JP2015161567A JP 2015161567 A JP2015161567 A JP 2015161567A JP 2014036480 A JP2014036480 A JP 2014036480A JP 2014036480 A JP2014036480 A JP 2014036480A JP 2015161567 A JP2015161567 A JP 2015161567A
Authority
JP
Japan
Prior art keywords
frequency
clock signal
value
sampling
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014036480A
Other languages
English (en)
Other versions
JP6452943B2 (ja
Inventor
正一郎 柏倉
Shoichiro Kashiwakura
正一郎 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2014036480A priority Critical patent/JP6452943B2/ja
Publication of JP2015161567A publication Critical patent/JP2015161567A/ja
Application granted granted Critical
Publication of JP6452943B2 publication Critical patent/JP6452943B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

【課題】基準クロック信号及び被測定クロック信号の周波数比較の分解能を維持しつつ、被測定クロック信号の周波数の変化をすぐに検出することが可能な技術を提供する。
【解決手段】カウンタ2r,2mは、基準クロック信号rclk及び被測定クロック信号mclkをそれぞれカウントする。サンプリング部3rは、サンプリング信号sclkに同期してカウンタ2rの出力値をサンプリングする。サンプリング部3mは、サンプリング信号sclkに同期してカウンタ2mの出力値をサンプリングする。累積加算器4rはサンプリング部3rの出力値を累積加算する。累積加算器4mはサンプリング部3mの出力値を累積加算する。周波数取得部5は、累積加算部4r,4mの出力値及び基準クロック信号rclkの周波数に基づいて、被測定クロック信号mclkの周波数を求める。
【選択図】図1

Description

本発明は、周波数比較器に関する。
特許文献1には、基準クロック信号及び被測定クロック信号の周波数を比較する技術が開示されている。
特開平2−210911号公報
基準クロック信号及び被測定クロック信号の周波数を比較する際には、周波数比較の分解能が高いことが望ましい。
一方で、基準クロック信号及び被測定クロック信号の周波数を比較することによって、被測定クロック信号の周波数の変化を検出する際には、被測定クロック信号の周波数の変化をすぐに検出できることが望ましい。
そこで、本発明は上述の点に鑑みて成されたものであり、基準クロック信号及び被測定クロック信号の周波数比較の分解能を維持しつつ、被測定クロック信号の周波数の変化をすぐに検出することが可能な技術を提供することを目的とする。
上記課題を解決するため、本発明に係る周波数比較器の一態様は、基準クロック信号をカウントする第1カウンタと、被測定クロック信号をカウントする第2カウンタと、サンプリング信号に同期して前記第1カウンタの出力値をサンプリングする第1サンプリング部と、前記サンプリング信号に同期して前記第2カウンタの出力値をサンプリングする第2サンプリング部と、前記第1サンプリング部の出力値を累積加算する第1累積加算器と、前記第2サンプリング部の出力値を累積加算する第2累積加算器と、前記第1及び第2累積加算部の出力値及び前記基準クロック信号の周波数に基づいて、前記被測定クロック信号の周波数を求める周波数取得部とを備える。
また、本発明に係る周波数比較器の一態様では、前記第1サンプリング部は、サンプリングした前記第1カウンタの出力値と、その前にサンプリングした前記第1カウンタの出力値との差分値を出力し、前記第2サンプリング部は、サンプリングした前記第2カウンタの出力値と、その前にサンプリングした前記第2カウンタの出力値との差分値を出力する。
また、本発明に係る周波数比較器の一態様では、前記第1サンプリング部は、サンプリングした前記第1カウンタの出力値をそのまま出力し、前記第2サンプリング部は、サンプリングした前記第2カウンタの出力値をそのまま出力する。
また、本発明に係る周波数比較器の一態様では、前記第1及び第2累積加算器はFIR型デジタルフィルタである。
また、本発明に係る周波数比較器の一態様では、前記第1及び第2累積加算器はIIR型デジタルフィルタである。
本発明の一態様によれば、基準クロック信号及び被測定クロック信号の周波数比較の分解能を維持しつつ、被測定クロック信号の周波数の変化をすぐに検出することができる。
周波数比較器の構成を示す図である。 カウンタの構成を示す図である。 サンプリング部の構成を示す図である。 累積加算器の構成を示す図である。 周波数比較器の動作を示すタイミングチャートである。 比較対象装置の動作を示すタイミングチャートである。 累積加算器の変形例の構成を示す図である。 周波数比較器の変形例の動作を示すタイミングチャートである。 FIR型デジタルフィルタで構成された累積加算器の出力特性を示す図である。 IIR型デジタルフィルタで構成された累積加算器の出力特性を示す図である。 FIR型デジタルフィルタの各係数の一例を示す図である。 変形例に係る周波数比較器の構成を示す図である。
図1は実施の形態に係る周波数比較器1の構成を示す図である。本実施の形態に係る周波数比較器1は、基準クロック信号rclkと被測定クロック信号mclkの周波数の比較を行い、その比較結果と基準クロック信号rclkの周波数とに基づいて、被測定クロック信号mclkの周波数を求める。周波数比較器1は、例えば、通信装置が備える、PLL(phase locked loop)回路、周波数シンセサイザあるいはCDR(Clock Data Recovery)回路等の半導体装置で使用される。
図1に示されるように、周波数比較器1は、カウンタ2m,2rと、サンプリング部3m,3rと、累積加算器4m,4rと、周波数取得部5とを備えている。
カウンタ2mは被測定クロック信号mclkをカウントし、カウンタ2rは基準クロック信号rclkをカウントする。具体的には、カウンタ2mは、被測定クロック信号mclkの立ち上がりをカウントする。つまり、カウンタ2mは、被測定クロック信号mclkの立ち上がりに同期してカウント値Cmのカウントアップを行う。これにより、カウンタ2mのカウント値Cmは被測定クロック信号mclkの周波数に応じた速さでカウントアップする。カウンタ2rは、基準クロック信号rclkの立ち上がりをカウントする。つまり、カウンタ2rは、基準クロック信号rclkの立ち上がりに同期してカウント値Crのカウントアップを行う。これにより、カウンタ2rのカウント値Crは基準クロック信号rclkの周波数に応じた速さでカウントアップする。
なお、カウンタ2mは、被測定クロック信号mclkの立ち下がりをカウントし、カウンタ2rは、基準クロック信号rclkの立ち下がりをカウントしても良い。以後、カウンタ2m,2rを特に区別する必要がないときには、それぞれを「カウンタ2」と呼ぶ。
サンプリング部3mは、一種のクロック信号であるサンプリング信号sclkに同期して(例えば、サンプリング信号sclkの立ち上がりで)、カウンタ2mの出力であるカウント値Cmをサンプリングする。サンプリング部3rは、サンプリング信号sclkに同期して(例えば、サンプリング信号sclkの立ち上がりで)、カウンタ2rの出力値であるカウント値Crをサンプリングする。
ここで、サンプリング信号sclkの周波数をfs、被測定クロック信号mclkの周波数をfm、基準クロック信号rclkの周波数をfrとすると、fs<fm、fs<frとなっている。本実施の形態では、サンプリング信号sclkの周波数fsは、例えば、基準クロック信号rclkの周波数frの1/20倍となっている。
サンプリング部3mは、カウント値Cmをサンプリングするたびに、サンプリングした当該カウント値Cmと、その前にサンプリングしたカウント値Cmとの差分値を求めて出力する。つまり、サンプリング部3mは、サンプリング信号sclkにおける、連続する2つの立ち上がりの間でのカウント値Cmの増分を出力する。この増分は被測定クロック信号mclkの周波数fmに応じた値となる。同様に、サンプリング部3rは、カウント値Crをサンプリングするたびに、サンプリングした当該カウント値Crと、その前にサンプリングしたカウント値Crとの差分値を求めて出力する。つまり、サンプリング部3rは、サンプリング信号sclkにおける、連続する2つの立ち上がりの間でのカウント値Crの増分を出力する。この増分は基準クロック信号rclkの周波数frに応じた値となる。以後、サンプリング部3m,3rを特に区別する必要がないときには、それぞれを「サンプリング部3」と呼ぶ。
累積加算器4m,4rはサンプリング信号sclkに同期して動作する。累積加算器4mは、サンプリング部3mの出力値Smを累積加算し、それによって得られる累積加算値Amを出力する。本実施の形態では、累積加算器4mは、サンプリング部3mからの出力値Smを所定回数累積加算し、それによって得られる累積加算値Amを出力する。出力値Smは、被測定クロック信号mclkの周波数fmに応じた値であることから、累積加算値Amも周波数fmに応じた値となる。累積加算器4rは、サンプリング部3rの出力値Srを累積加算し、それによって得られる累積加算値Arを出力する。本実施の形態では、累積加算器4rは、累積加算器4mと同様に、サンプリング部3rからの出力値Srを所定回数累積加算し、それによって得られる累積加算値Arを出力する。出力値Srは、基準クロック信号rclkの周波数frに応じた値であることから、累積加算値Arも周波数frに応じた値となる。以後、累積加算器4m,4rを特に区別する必要がないときには、それぞれを「累積加算器4」と呼ぶ。
周波数取得部5はサンプリング信号sclkに同期して動作する。周波数取得部5は、サンプリング信号sclkが立ち上がるたびに、累積加算器4mから出力される累積加算値Amと、累積加算器4rから出力される累積加算値Arと、基準クロック信号rclkの周波数frとに基づいて、被測定クロック信号mclkの周波数fmを求める。具体的には、周波数取得部5は、以下の式(1)を用いて周波数fmを求める。
Figure 2015161567
累積加算値Amは、被測定クロック信号mclkの周波数fmに応じた値であり、累積加算値Arは、基準クロック信号rclkの周波数frに応じた値であることから、累積加算値Amと累積加算値Arを比較することは、被測定クロック信号mclk及び基準クロック信号rclkの周波数の比較を行うことと等価である。したがって、式(1)より、周波数取得部5は、被測定クロック信号mclk及び基準クロック信号rclkの周波数の比較を行い、その比較結果(Am/Ar)と、基準クロック信号rclkの周波数frとに基づいて、被測定クロック信号mclkの周波数fmを求めていると言える。周波数比較器1は、被測定クロック信号mclkの周波数fmを求めると、当該周波数fmを外部装置に通知する。
また周波数取得部5は、被測定クロック信号mclkの周波数fmの変化を検出する。具体的には、周波数取得部5は、被測定クロック信号mclkの周波数fmに応じた累積加算値Amが変化すると、周波数fmが変化したと判断する。そして、周波数取得部5は、周波数fmの変化を検出すると、その旨を外部装置に通知する。
<カウンタの構成例>
図2はカウンタ2m,2rの構成の一例を示す図である。以後、被測定クロック信号mclk及び基準クロック信号rclkを特に区別する必要がないときには、それぞれを単に「クロック信号」と呼ぶ。また、カウント値Cm及びカウント値Crを特に区別する必要がないときには、それぞれを単に「カウント値C」と呼ぶ。
図2に示されるように、カウンタ2は、加算器20及びラッチ回路21を備えている。加算器20は、ラッチ回路21の出力に対して“1”を加算して出力する。ラッチ回路21は、クロック信号の立ち上がりに同期して加算器20の出力を保持して出力する。ラッチ回路21の出力がカウント値Cとなる。このようなカウンタ2では、入力されるクロック信号の立ち上がりに同期してカウント値Cが1つずつ増加する。カウンタ2は、クロック信号の立ち上がりに同期してカウント値Cを出力する。
<サンプリング部の構成例>
図3はサンプリング部3m,3rの構成の一例を示す図である。以後、出力値Smと出力値Srを特に区別する必要がないときには、それぞれを単に「出力値S」と呼ぶ。
図3に示されるように、サンプリング部3は、ラッチ回路30〜32及び減算器33を備えている。ラッチ回路30は、サンプリング信号sclkの立ち上がりに同期してカウント値Cを保持して出力する。つまり、ラッチ回路30は、サンプリング信号sclkに同期してカウント値CをサンプリングしてサンプリングデータCS(k)として出力する。サンプリングデータCS(k)は、サンプリング信号sclkの立ち上がりkでサンプリングされたカウント値Cを意味している。
ラッチ回路31は、ラッチ回路30から出力されるサンプリングデータCS(k)を、サンプリング信号sclkの立ち上がりに同期して保持して出力する。ラッチ回路31がサンプリングデータCS(k)を保持するタイミングでは、ラッチ回路30は次のカウント値Cをサンプリングすることから、ラッチ回路31の出力は、ラッチ回路30でサンプリングされるカウント値Cよりも一つ前にサンプリングされたカウント値Cである。以後、ラッチ回路31の出力を「サンプリングデータCS(k−1)」と呼ぶ。k−x(x≧1)は、kよりもx個前の、サンプリング信号sclkの立ち上がりを示している。また、k+xは、kよりもx個後の、サンプリング信号sclkの立ち上がりを示している。
減算器33は、ラッチ回路30からのサンプリングデータCS(k)から、ラッチ回路31からのサンプリングデータCS(k−1)を減算して出力する。ラッチ回路32は、サンプリング信号sclkの立ち上がりに同期して減算器33の出力を保持して出力する。ラッチ回路32の出力がサンプリング部3の出力値Sとなる。
このような構成を有するサンプリング部3は、サンプリングしたカウント値C(サンプリングデータCS(k))と、それよりも1つ前にサンプリングしたカウント値C(サンプリングデータCS(k−1))との差分値を減算器33で求めて、当該差分値を出力値Sとして出力する。サンプリング部3は、サンプリング信号sclkの立ち上がりに同期して出力値Sを出力する。
サンプリング部3mでのサンプリングデータCS(k),CS(k−1)をそれぞれサンプリングデータCSm(k),CSm(k−1)とし、サンプリング部3rでのサンプリングデータCS(k),CS(k−1)をそれぞれサンプリングデータCSr(k),CSr(k−1)とすると、出力値Sm,Srは以下の式(2),(3)で表される。
Figure 2015161567
Figure 2015161567
以後、サンプリングデータCS(k)を「カウント値C(k)」と呼ぶことがある。また、サンプリングデータCSm(k),CSm(k−1),CSr(k),CSr(k−1)をそれぞれ「カウント値Cm(k)」、「カウント値Cm(k−1)」、「カウント値Cr(k)」及び「カウント値Cr(k−1)」と呼ぶことがある。
<累積加算器の構成例>
図4は累積加算器4m,4rの構成の一例を示す図である。以後、累積加算値Amと累積加算値Arを特に区別する必要がないときには、それぞれを単に「累積加算値A」と呼ぶ。本実施の形態では、累積加算器4はFIR(Finite Impulse Response)型デジタルフィルタで構成されている。累積加算器4は、サンプリング部3からの出力値SをM回(Mは2以上の整数)累積加算する。
図4に示されるように、累積加算器4は、直列に接続されたM個のラッチ回路40−1〜40−Mと、M個の乗算器41−1〜41−Mと、加算器42と、乗算器43とを備えている。M個のラッチ回路40−1〜40−MはM段のシフトレジスタを構成している。
初段のラッチ回路40−1は、サンプリング信号sclkの立ち上がりに同期して出力値Sを保持して出力する。M個のラッチ回路40−1〜40−Mのうち、初段のラッチ回路40−1を除く各ラッチ回路40−j(2≦j≦M)は、サンプリング信号sclkの立ち上がりに同期して、前段のラッチ回路40−(j−1)の出力を保持して出力する。各乗算器41−i(1≦i≦M)は、ラッチ回路40−iの出力に対して係数αiを乗算し、その結果を出力する。加算器42は、M個の乗算器41−1〜41−Mの出力を加算し、その結果を出力する。乗算器43は、加算器42の出力に対して係数αallを乗算し、その結果を出力する。乗算器43の出力が累積加算値Aとなる。
ここで、サンプリング信号sclkの立ち上がりkに同期してサンプリング部3から出力される出力値SをS(k)とすると、サンプリング信号sclkの立ち上がりkに同期して累積加算器4から出力される累積加算値A(k)は以下の式(4)で表される。
Figure 2015161567
また、本実施の形態では、係数αall及び係数αiについて以下の式(5)が成立する。
Figure 2015161567
例えば、係数αall及び係数α1〜αMがすべて“1”の場合には、サンプリング信号sclkの立ち上がり(k−M)から立ち上がり(k−1)に同期してサンプリング部3から出力されたM個の出力値S(k−M)〜S(k−1)の総和が、サンプリング信号sclkの立ち上がりkに同期して累積加算器4から出力される。そして、サンプリング信号sclkの次の立ち上がり(k+1)に同期して、累積加算器4からは、サンプリング部3から出力されたM個の出力値S(k+1−M)〜S(k)の総和が出力される。
<周波数比較器の動作について>
図5は周波数比較器1の動作の一例を示すタイミングチャートである。カウンタ2mはカウンタ2rと同様に動作し、サンプリング部3mはサンプリング部3rと同様に動作し、累積加算器4mは累積加算器4rと同様に動作するため、ここでは、カウンタ2m、サンプリング部3m及び累積加算器4mの動作を主に説明する。図5に基づいて、被測定クロック信号mclkが停止し、その後再開する場合のカウンタ2m等の動作について説明する。
図5の例では、基準クロック信号rclkの周波数frと、被測定クロック信号mclkの周波数fmとは一致している。また図5の例では、M=50となっている。したがって、サンプリング信号sclkの周波数fsは、周波数fr,fmの20分の1となっている。そして、累積加算器4の係数αall及び係数α1〜αMはすべて“1”となっている。図5では、基準クロック信号rclkと被測定クロック信号mclkを図示するために、周波数fr,fmが実際よりも小さくなっており、周波数fr,fmと周波数fsとの関係は正しく示されていない。
まず被測定クロック信号mclkが停止していない場合の動作について説明する。本例では、周波数fsは周波数fmの20分の1となっていることから、サンプリング信号sclkにおける連続する2つの立ち上がりの間においてカウンタ2mのカウント値Cmは“20”増加する。したがって、図5に示されるように、サンプリング部3mでのサンプリングデータCS(k),CS(k−1)は、サンプリング信号sclkの立ち上がりごとに“20”ずつ増加する。よって、サンプリングデータCS(k)とサンプリングデータCS(k−1)の差分値である、サンプリング部3mの出力値Smは“20”となる。そして、本例では、累積加算器4mは、サンプリング部3mの出力値Sを50回累積加算することから、累積加算器4mから出力される累積加算値Amは“1000”となる。
カウンタ2r、サンプリング部3r及び累積加算器4rは、上記と同様に動作することから、周波数frと周波数fmとが一致する本例では、累積加算器4rから出力される累積加算値Arは“1000”となる。
ここで、累積加算値Amが“1000”から“1”でもずれると、式(1)で示されるように、被測定クロック信号mclkの周波数fmは変化する。したがって、本例では、基準クロック信号rclkと被測定クロック信号mclkの周波数比較の分解能(以後、単に「周波数比較分解能」と呼ぶことがある)は1000ppm(10−3)であると言える。
図5に示されるように、例えば、サンプリング信号sclkの立ち上がりの直後のタイミングt1で、被測定クロック信号mclkが停止すると、言い換えると周波数fmが“0”に変化すると、サンプリング信号sclkの次の立ち上がりでサンプリングデータCS(k),CS(k−1)が同じ値となり、サンプリング信号sclkのその次の立ち上がりでサンプリング部3mの出力値Smが“0”となる。出力値Smが“0”となると、サンプリング信号sclkの次の立ち上がりで累積加算値Amが前の値から“20”減少して“980”となる。その後、サンプリング信号sclkが立ち上がるたびに累積加算値Amが“20”ずつ減少して、累積加算値Amはやがて“0”となる。
累積加算値Amが“0”になった後、例えば、サンプリング信号sclkの立ち上がりの直後のタイミングt2で、被測定クロック信号mclkが再開すると、言い換えると周波数fmが元に戻ると、サンプリング信号sclkの次の立ち上がりでサンプリングデータCS(k)がサンプリングデータCS(k−1)よりも“20”だけ大きくなり、サンプリング信号sclkのその次の立ち上がりでサンプリング部3mの出力値Smが“20”となる。出力値Smが“20”となると、サンプリング信号sclkの次の立ち上がりで累積加算値Amが前の値から“20”増加して“20”となる。その後、サンプリング信号sclkが立ち上がるたびに累積加算値Amが“20”ずつ増加して、累積加算値Amはやがて“1000”となる。
以上のように、本実施の形態では、サンプリング部3mの出力値Smを累積加算していることから、被測定クロック信号mclkの周波数fmが変化した場合には、すぐに累積加算値Amも変化する。よって、周波数取得部5は、累積加算値Amを監視することによって、被測定クロック信号mclkの周波数fmの変化をすぐに検出することができる。
ここで、周波数fmの変化には、上述のように、被測定クロック信号mclkが停止して周波数fmが“0”になったり、被測定クロック信号mclkが再開して周波数fmが元に戻ったりすることも含まれる。つまり、被測定クロック信号mclkの周波数fmの変化は、被測定クロック信号mclkの停止及び再開を含む概念である。
図5の例においては、周波数取得部5は、例えば、累積加算器4mが累積加算値Amを出力するたびに、当該累積加算値Amが“1000”に対して“1”以上変化したかを確認し、当該累積加算値Amが“1”以上変化した場合には、被測定クロック信号mclkの周波数fmが変化したと判断する。つまり、周波数取得部5は、当該累積加算値Amが“1000”でない場合には、被測定クロック信号mclkの周波数fmが変化したと判断する。
また、周波数取得部5は、累積加算器4mが累積加算値AmをZ(≧2)回出力するたびに、そのZ回分の累積加算値Amの合計を算出し、当該合計が“1000×Z”に対して“Z”以上変化した場合に、被測定クロック信号mclkの周波数fmが変化したと判断しても良い。つまり、周波数取得部5は、当該合計が“1000×Z−Z”以下の場合と“1000×Z+Z”以上の場合には、被測定クロック信号mclkの周波数fmが変化したと判断しても良い。この場合には、例えばZ=2とすると、周波数取得部5は、累積加算器4mが累積加算値Amを2回出力するたびに、その2回分の累積加算値Amの合計を算出し、当該合計が“2000”に対して“2”以上変化した場合に、被測定クロック信号mclkの周波数fmが変化したと判断する。これにより、サンプリング部3m等の誤動作により累積加算値Amが変化したとしても、被測定クロック信号mclkの周波数fmが変化したと誤って判断されることを抑制することができる。
このような周波数比較器1に対して、上記の特許文献1の技術を用いて被測定クロック信号mclkの周波数fmを求める場合には、周波数比較分解能を本実施の形態と同じに設定すると、被測定クロック信号mclkの周波数fmの変化をすぐに検出することができない。以下にこの点について説明する。
図6は特許文献1の図1に示される装置(以後、「比較対象装置」と呼ぶ)の動作を示すタイミングチャートである。以下の説明では、本実施の形態に係る周波数比較器1と比較対象装置との相違が理解しやすいように、比較対象装置での「基準信号」、「被測定信号」、「サンプリング信号」、「基準信号の周波数fclk」及び「被測定信号の周波数f」を、それぞれ、基準クロック信号rclk、被測定クロック信号mclk、サンプリング信号sclk、周波数fr及び周波数fmに置き換えている。図6中の「N」及び「X」は、比較対象装置のD型フリップフロップ4,9の出力をそれぞれ示している。
比較対象装置では、バイナリカウンタ3が被測定クロック信号mclkをカウントする。そして、D型フリップフロップ4が、サンプリング信号sclk(詳細には被測定クロック信号mclkに同期化されたサンプリング信号sclk)の立ち上がりで、バイナリカウンタ3から出力されるカウント値をサンプリングして波数Nとして出力する。また比較対象装置では、バイナリカウンタ8が基準クロック信号rclkをカウントする。そして、D型フリップフロップ9が、サンプリング信号sclk(詳細には基準クロック信号rclkに同期化されたサンプリング信号sclk)の立ち上がりで、バイナリカウンタ8から出力されるカウント値をサンプリングして計数値Xとして出力する。比較対象装置の演算回路10は、以下の式(6)を用いて、被測定クロック信号mclkの周波数fmを求める。
Figure 2015161567
ここで、式(6)中の波数N(k)は、サンプリング信号sclkの立ち上がりkでサンプリングされた、バイナリカウンタ3のカウント値を示しており、波数N(k+1)は、kよりも1つ前の、サンプリング信号sclkの立ち上がり(k−1)でサンプリングされた、バイナリカウンタ3のカウント値を示している。また、計数値X(k)は、サンプリング信号sclkの立ち上がりkでサンプリングされた、バイナリカウンタ8のカウント値を示しており、計数値X(k+1)は、kよりも1つ前の、サンプリング信号sclkの立ち上がり(k−1)でサンプリングされた、バイナリカウンタ8のカウント値を示している。
このような比較対象装置において、上述の図5の例のように、周波数比較分解能を1000ppmに設定するためには、比較対象装置と本実施の形態に係る周波数比較器1とで周波数frが同じであるとすると、サンプリング信号sclkにおける連続する2つの立ち上がりの間においてバイナリカウンタ3,8のカウント値は“1000”増加する必要がある。つまり、サンプリング信号sclkの周波数fsを、基準クロック信号rclkの周波数fr及び被測定クロック信号mclkの周波数fmの1000分の1に設定する必要がある。図6は、周波数比較分解能が1000ppmの場合、つまり、周波数fsが周波数fr,fmの1000分の1に設定された場合の比較対象装置の動作の一例が示されている。図6では、図5と同様に、基準クロック信号rclkと被測定クロック信号mclkを図示するために、周波数fr,fmが実際よりも小さくなっており、周波数fr,rmと周波数fsとの関係は正しく示されていない。
図6に示される例では、サンプリング信号sclkの立ち上がりk−1に同期して、波数Nが“0”から“1000”に変化し、計数値Xが“0”から“1000”に変化している。このとき、演算回路10で求められる周波数frは、以下の式(7)で表される。
Figure 2015161567
サンプリング信号sclkの立ち上がりk−1の直後に被測定クロック信号mclkが停止すると、サンプリング信号sclkの次の立ち上がりkでは、停止した被測定クロック信号mclkに対応する波数Nは“1000”から変化しない一方で、基準クロック信号rclkに対応する計数値Xは“1000”から“2000”に変化する。このとき、演算回路10で求められる周波数frは、以下の式(8)で表される。
Figure 2015161567
このように、比較対象装置では、被測定クロック信号mclkを計測するバイナリカウンタ3の出力のサンプル値(波数N)と、基準クロック信号rclkを計測するバイナリカウンタ8の出力のサンプル値(計数値X)とがそのまま使用されて周波数fmが求めされることから、周波数比較分解能を1000ppmに設定する場合、周波数fsを周波数fr,fmの1000分の1に設定する必要がある。したがって、サンプリング信号sclkの立ち上がり直後に被測定クロック信号mclkが停止すると、当該立ち上がりから、基準クロック信号rclkの立ち上がりを約1000個カウントするまで、被測定クロック信号mclkが停止したことを検出することができない。つまり、サンプリング信号sclkの立ち上がり直後に周波数fmが変化すると、当該立ち上がりから、基準クロック信号rclkの立ち上がりを約1000個カウントするまで、周波数fmが変化したことを検出することができない。一方で、比較対象装置において、周波数fmが変化したことをすぐに検出するために周波数fmを大きくすると、周波数比較分解能が低下する。
これに対して、本実施の形態に係る周波数比較器1では、サンプリング部3の出力値Sを累積加算して得られる累積加算値Aが用いられて周波数fmが求められることから、サンプリング信号sclkの周波数fsを比較対象装置よりも大きく設定したとしても、比較対象装置と同等の周波数比較分解能を維持することができる。上記の例では、M=50となっており、周波数比較器1での周波数fsは比較対象装置での周波数fsの50倍となっており、周波数比較器1での周波数比較分解能は比較対象装置と同じ1000ppmとなっている。
このように、本実施の形態に係る周波数比較器1では、サンプリング信号sclkの周波数fsを比較対象装置よりも大きくしたとしても、比較対象装置と同じ周波数比較分解能を得ることができることから、周波数比較分解能を維持しつつ、被測定クロック信号mclkの周波数fmの変化をすぐに検出することができる。
なお上記の例では、M=50とし、サンプリング信号sclkの周波数fsを基準クロック信号rclkの周波数frの20分の1としたが、これらの値は一例であって、Mの値及び周波数fsは、必要な周波数比較分解能等に基づいて適宜決定すれば良い。
また、上記の例では、累積加算値Amに基づいて周波数fmの変化が検出されていたが、周波数取得部5で求められる周波数fmに基づいて、周波数fmの変化が検出されても良い。また上記の例では、周波数取得部5が周波数fmの変化を検出していたが、外部装置が周波数fmの変化を検出しても良い。この場合には、外部装置は、周波数比較器1が出力する、周波数取得部5で求められた周波数fmに基づいて周波数fmの変化を検出しても良いし、周波数比較器1から出力される累積加算値Amに基づいて周波数fmの変化を検出しても良い。
また、本実施の形態に係る周波数比較器1においても、比較対象装置と同様に、サンプリング信号sclkを被測定クロック信号mclkと同期化してサンプリング部3mに入力し、サンプリング信号sclkを基準クロック信号rclkと同期化してサンプリング部3rに入力しても良い。
<各種変形例>
<第1変形例>
上記の例では、累積加算器4は、FIR型デジタルフィルタであったが、IIR(Infinite Impulse Response)型デジタルフィルタであっても良い。図7は本変形例に係る周波数比較器1の累積加算器4の構成の一例を示す図である。本変形例に係る周波数比較器1は、上記の周波数比較器1において、累積加算器4の構成を変更したものである。
図7に示されるように、本変形例に係る累積加算器4は、IIR型デジタルフィルタであって、乗算器45,48と、加算器46と、ラッチ回路47とを備えている。乗算器45は、出力値Sに対して係数αを乗算し、その結果を出力する。加算器46は、乗算器45の出力と、乗算器48の出力とを加算し、その結果を出力値Aiとして出力する。ラッチ回路47は、サンプリング信号sclkの立ち上がりで加算器46からの出力値Aiを保持して出力する。乗算器48は、ラッチ回路47の出力に対して係数(1−α/M)を乗算して出力する。ラッチ回路47の出力が累積加算値Aとなる。
このような構成を有する本変形例に係る累積加算器4mについては、入力される出力値Smが一定である場合には、以下の式(9)が成立する。
Figure 2015161567
式(9)から以下の式(10)が得られる。
Figure 2015161567
同様に、本変形例に係る累積加算器4rについては、入力される出力値Srが一定である場合には、以下の式(11)が成立する。
Figure 2015161567
式(10)から理解できるように、出力値Smが一定の場合には、つまり被測定クロック信号mclkの周波数fmが一定である場合には、累積加算値Amは出力値SmのM倍となる。また、式(11)から理解できるように、出力値Srが一定の場合には、つまり基準クロック信号rclkの周波数frが一定である場合には、累積加算値Arは出力値SrのM倍となる。
図8は本変形例に係る周波数比較器1の動作の一例を示すタイミングチャートである。図8に基づいて、被測定クロック信号mclkが停止し、その後再開する場合のカウンタ2m、サンプリング部3m及び累積加算器4mの動作を主に説明する。
図8の例では、上述の図5の例と同様に、基準クロック信号rclkの周波数frと、被測定クロック信号mclkの周波数fmとは一致しており、サンプリング信号sclkの周波数fsは、周波数fr,fmの20分の1となっている。また、累積加算器4mの係数αは“1”となっており、M=50となっている。図8では、基準クロック信号rclkと被測定クロック信号mclkを図示するために、周波数fr,fmが実際よりも小さくなっており、周波数fr,rmと周波数fsとの関係は正しく示されていない。以後、本変形例に係る累積加算器4mの内部で生成される出力値Aiを「出力値Ami」と呼ぶ。
上述のように、被測定クロック信号mclkが停止せずに、その周波数fmが一定である場合には、累積加算値Amは出力値SmのM倍となる。したがって、図8に示されるように累積加算値Amは“1000”となる。同様に、累積加算値Arは“1000”となる。
図8に示されるように、サンプリング信号sclkの立ち上がり直後のタイミングt11で被測定クロック信号mclkが停止すると、サンプリング信号sclkの次の立ち上がりでサンプリングデータCS(k),CS(k−1)が同じ値となり、サンプリング信号sclkのその次の立ち上がりでサンプリング部3mの出力値Smが“0”となる。出力値Smが“0”となると、累積加算器4mの内部で生成される出力値Amiは“1000”から“20”減少して“980”となる。出力値Amiが“980”になると、サンプリング信号sclkの次の立ち上がりで累積加算値Amが“980”となる。累積加算値Amが“980”となると、出力値Amiが“960.4”になる。出力値Amiが“960.4”になると、サンプリング信号sclkの次の立ち上がりで累積加算値Amが“960.4”となる。その後、累積加算値Amは“941.192”となり、その後“932.368”となる。以後、サンプリング信号sclkが立ち上がるたびに累積加算値Amが減少して、累積加算値Amはやがて“0”となる。
累積加算値Amが“0”になった後、サンプリング信号sclkの立ち上がり直後のタイミングt12で被測定クロック信号mclkが再開すると、サンプリング信号sclkの次の立ち上がりでサンプリングデータCS(k)がサンプリングデータCS(k−1)よりも“20”だけ大きくなり、サンプリング信号sclkのその次の立ち上がりでサンプリング部3mの出力値Smが“20”となる。出力値Smが“20”となると、出力値Amiが“0”から“20”となる。出力値Amiが“20”となると、サンプリング信号sclkの次の立ち上がりで累積加算値Amが“0”から“20”となる。累積加算値Amが“20”となると、出力値Amiが“39.6”になる。出力値Amiが“39.6”になると、サンプリング信号sclkの次の立ち上がりで累積加算値Amが“58.808”となる。その後、サンプリング信号sclkが立ち上がるたびに累積加算値Amが増加して、累積加算値Amはやがて“1000”となる。
本変形例のように、累積加算器4をIIR型デジタルフィルタで構成することによって、累積加算器4をFIR型デジタルフィルタで構成とする場合と比べて、累積加算器4の回路規模を小さくすることができる。
<第2変形例>
上記の例では、累積加算器4をFIR型デジタルフィルタで構成した場合には、係数αall及び係数α1〜αMの値をすべて“1”としていたが、係数αall及び係数α1〜αMの値はこれ以外であっても良い。
また上記の例では、累積加算器4をIIR型デジタルフィルタで構成した場合には、係数αの値を“1”としていたが、係数αの値はこれ以外であっても良い。
図9は、被測定クロック信号mclkが停止した場合における、FIR型デジタルフィルタで構成された累積加算器4mの出力の変化の様子を示す図である。図10は、被測定クロック信号mclkが停止した場合における、IIR型デジタルフィルタで構成された累積加算器4mの出力の変化の様子を示す図である。図9,10では、横軸は、被測定クロック信号mclkが停止してからの基準クロック信号rclkの立ち上がりの数を示しており、縦軸は累積加算値Amを示している。
図9に示されるグラフ100は、M=50であって、係数αall及び係数α1〜α50の値がすべて“1”に設定された場合の累積加算値Amを示している。図9に示されるグラフ101は、M=50であって、係数αall及び係数α1〜α50の値が図11のように設定された場合の累積加算値Amを示している。そして、図9に示されるグラフ102は、比較対象装置において、被測定クロック信号mclkが停止した場合における波数Nの変化の様子を示している。
図10に示されるグラフ110は、係数αが“1”の場合の累積加算値Amを示している。図10のグラフ111は、係数αが“5”の場合の累積加算値Amを示している。そして、図10に示されるグラフ112は、比較対象装置において、被測定クロック信号mclkが停止した場合における波数Nの変化の様子を示している。
図9に示されるように、係数αall及び係数α1〜α50の値がすべて“1”に設定された場合(グラフ100)の方が、係数αall及び係数α1〜α50の値が図11のように設定された場合(グラフ101)よりも、被測定クロック信号mclkが停止してからすぐに累積加算値Amが“1000”よりも小さくなる。したがって、係数αall及び係数α1〜α50の値がすべて“1”に設定された場合(グラフ100)の方が、係数αall及び係数α1〜α50の値が図11のように設定された場合(グラフ101)よりも、周波数取得部5は被測定クロック信号mclkの周波数fmが変化したことをすぐに検出することができる。
一方で、係数αall及び係数α1〜α50の値が図11のように設定された場合(グラフ101)の方が、係数αall及び係数α1〜α50の値がすべて“1”に設定された場合(グラフ100)よりも、被測定クロック信号mclkが停止してからすぐに累積加算値Amが零となる。したがって、係数αall及び係数α1〜α50の値が図11のように設定された場合(グラフ101)の方が、係数αall及び係数α1〜α50の値がすべて“1”に設定された場合(グラフ100)よりも収束が早く、周波数取得部5は、被測定クロック信号mclkの現在の周波数fmを即座に求めることができる。
また、図10に示されるように、係数αが“5”に設定された場合(グラフ111)の方が、係数αが“1”に設定された場合(グラフ110)よりも、被測定クロック信号mclkが停止してからすぐに累積加算値Amが零となる。したがって、係数αが“5”に設定された場合(グラフ111)の方が、係数αが“1”に設定された場合(グラフ110)よりも収束が早く、周波数取得部5は、被測定クロック信号mclkの現在の周波数fmを即座に求めることができる。
このように、係数αall及び係数α1〜αMや、係数αを変化させることによって、被測定クロック信号mclkの周波数fmが変化した場合における累積加算値AMの変化の様子が変わることから、係数αall及び係数α1〜αMや、係数αを適切に設定することによって、被測定クロック信号mclkの周波数fmが変化した場合における累積加算値Amの変化特性について、目的に応じた特性を得ることができる。例えば、累積加算器4mがFIR型デジタルフィルタで構成される場合において周波数fmが変化したことを即座に検出したいときには、係数αall及び係数α1〜α50の値をすべて“1”に設定し、現在の周波数fmを即座に求めたい場合には、係数αall及び係数α1〜α50の値を図11のように設定する。さらに、例えば、累積加算器4mがIIR型デジタルフィルタで構成される場合において現在の周波数fmを即座に求めたいときには、係数αを“5”に設定する。
<第3変形例>
図12は本変形例に係る周波数比較器1の構成を示すブロック図である。上記の例では、サンプリング部3は、サンプリングしたカウント値C(k)と、その前にサンプリングしたカウント値C(k−1)との差分値を出力していたが、本変形例では、サンプリングしたカウント値C(k)をそのまま出力する。本変形例に係るサンプリング部3m,3rから出力される出力値をそれぞれ「出力値S’m」及び「出力値S’r」と呼ぶ。また、出力値S’m,S’rを特に区別する必要がないときには、それぞれを「出力値S’」と呼ぶ。
本変形例に係る累積加算器4は、上記と同様に、サンプリング部3から出力される出力値S’を累積加算する。したがって、累積加算器4からは、サンプリングされたカウント値C(k)の累積加算値が出力される。本変形例に係る累積加算器4m,4rから出力される累積加算値をそれぞれ「累積加算値A’m」及び「累積加算値A’r」と呼ぶ。また、累積加算値A’m,A’rを特に区別する必要がないときには、それぞれを「累積加算値A’」と呼ぶ。
本変形例に係る周波数取得部5は、累積加算値A’m,A’rと基準クロック信号rclkの周波数frに基づいて、被測定クロック信号mclkの周波数fmを求める。以下に、本変形例での周波数fmの求め方の一例について説明する。
以下の説明では、累積加算器4が図4に示されるFIR型デジタルフィルタで構成されるものとする。ただし、本変形例での累積加算器4は、ラッチ回路の段数が1段多いものとする。つまり、本変形例に係る累積加算器4は、直列に接続された(M+1)個のラッチ回路40−1〜40−(M+1)と、(M+1)個の乗算器41−1〜41−(M+1)とを備えている。そして、ラッチ回路40−(M+1)は、サンプリング信号sclkの立ち上がりに同期して、前段のラッチ回路40−Mの出力を保持して出力し、乗算器41−(M+1)は、ラッチ回路40−(M+1)の出力に対して係数α(M+1)を乗算し、その結果を出力する。加算器42は、(M+1)個の乗算器41−1〜41−(M+1)の出力を加算し、その結果を出力する。乗算器43は、加算器42の出力に対して係数αallを乗算し、その結果を出力する。乗算器43の出力が累積加算値A’となる。また、以下の説明では、係数α1〜α(M+1)及び係数αallがすべて“1”に設定されているものとする。
本変形例に係る周波数取得部5は、以下の式(12)で示される値Wm(k)と、以下の式(13)で示される値Wr(k)を求める。
Figure 2015161567
Figure 2015161567
ここで、値Wm(k)は、上記の例での累積加算値Am(k)と一致し、値Wr(k)は、上記の例での累積加算値Ar(k)と一致する。
例えば、M=5であって、サンプリング部3mにおいて、サンプリング信号sclkの連続する6つの立ち上がりU−6〜U−1でサンプリングされたカウント値Cmが、“20”、“40”、“60”、“80”、“100”、“120”であるとする。つまり、出力値S’m(U−6),S’m(U−5),S’m(U−4),S’m(U−3),S’m(U−2),S’m(U−1)が、それぞれ、“20”、“40”、“60”、“80”、“100”、“120”であるとする。
このような場合、サンプリングされたカウント値Cm(k)と、その前にサンプリングされたカウント値Cm(k−1)との差分値はすべて“20”であることから、上記の例での累積加算値Amは“100”となる。そして、式(12)で示される値Wm(k)は“100”となり、累積加算値Amと一致する。
本変形例では、図12に示されるように、周波数取得部5には、サンプリング部3m,3rから出力される出力値S’m,S’rが入力される。周波数取得部5は、式(12)を用いて値Wm(k)を算出し、式(13)を用いて値Wr(k)を算出する。そして、周波数取得部5は、求めた2つの値Wm(k),Wr(k)を以下の式(14)に代入して、被測定クロック信号mclkの周波数fmを求める。
Figure 2015161567
なお、上記の例のように、サンプリング部3が、サンプリングしたカウント値C(k)と、その前にサンプリングしたカウント値C(k−1)との差分値を出力する場合の方が、本変形例のようにサンプリング部3がサンプリングしたカウント値C(k)をそのまま出力する場合よりも、周波数取得部5での演算処理が簡素化される。
以上のように、周波数比較器1は詳細に説明されたが、上記した説明は、全ての局面において例示であって、この発明がそれに限定されるものではない。また、上述した各種変形例は、相互に矛盾しない限り組み合わせて適用可能である。そして、例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
1 周波数比較器
2,2m,2r カウンタ
3,3m,3r サンプリング部
4,4m,4r 累積加算器
5 周波数取得部

Claims (5)

  1. 基準クロック信号をカウントする第1カウンタと、
    被測定クロック信号をカウントする第2カウンタと、
    サンプリング信号に同期して前記第1カウンタの出力値をサンプリングする第1サンプリング部と、
    前記サンプリング信号に同期して前記第2カウンタの出力値をサンプリングする第2サンプリング部と、
    前記第1サンプリング部の出力値を累積加算する第1累積加算器と、
    前記第2サンプリング部の出力値を累積加算する第2累積加算器と、
    前記第1及び第2累積加算部の出力値及び前記基準クロック信号の周波数に基づいて、前記被測定クロック信号の周波数を求める周波数取得部と
    を備える、周波数比較器。
  2. 請求項1に記載の周波数比較器であって、
    前記第1サンプリング部は、サンプリングした前記第1カウンタの出力値と、その前にサンプリングした前記第1カウンタの出力値との差分値を出力し、
    前記第2サンプリング部は、サンプリングした前記第2カウンタの出力値と、その前にサンプリングした前記第2カウンタの出力値との差分値を出力する、周波数比較器。
  3. 請求項1に記載の周波数比較器であって、
    前記第1サンプリング部は、サンプリングした前記第1カウンタの出力値をそのまま出力し、
    前記第2サンプリング部は、サンプリングした前記第2カウンタの出力値をそのまま出力する、周波数比較器。
  4. 請求項1乃至請求項3のいずれか一つに記載の周波数比較器であって、
    前記第1及び第2累積加算器はFIR型デジタルフィルタである、周波数比較器。
  5. 請求項1乃至請求項3のいずれか一つに記載の周波数比較器であって、
    前記第1及び第2累積加算器はIIR型デジタルフィルタである、周波数比較器。
JP2014036480A 2014-02-27 2014-02-27 周波数比較器 Active JP6452943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014036480A JP6452943B2 (ja) 2014-02-27 2014-02-27 周波数比較器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014036480A JP6452943B2 (ja) 2014-02-27 2014-02-27 周波数比較器

Publications (2)

Publication Number Publication Date
JP2015161567A true JP2015161567A (ja) 2015-09-07
JP6452943B2 JP6452943B2 (ja) 2019-01-16

Family

ID=54184750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014036480A Active JP6452943B2 (ja) 2014-02-27 2014-02-27 周波数比較器

Country Status (1)

Country Link
JP (1) JP6452943B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017200162A (ja) * 2016-04-26 2017-11-02 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 高分解能の時間−ディジタル変換器
JP2018163030A (ja) * 2017-03-24 2018-10-18 セイコーエプソン株式会社 時間デジタル変換器
CN109188074A (zh) * 2018-10-11 2019-01-11 钜泉光电科技(上海)股份有限公司 一种双基准互检电路、方法和电能计量芯片
JP2021089292A (ja) * 2021-02-12 2021-06-10 セイコーエプソン株式会社 時間デジタル変換器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070024U (ja) * 1983-10-19 1985-05-17 横河電機株式会社 信号変換装置
JPS6197578A (ja) * 1984-10-19 1986-05-16 Toshiba Corp 測定パルス処理装置
JPH02210911A (ja) * 1989-01-18 1990-08-22 Nec Corp 周波数カウンタ
JPH04344476A (ja) * 1991-05-21 1992-12-01 Tokyo Electric Power Co Inc:The 周波数比測定回路
JPH11326404A (ja) * 1998-05-19 1999-11-26 Oki Electric Ind Co Ltd 周波数微少誤差検出器
JP2012052877A (ja) * 2010-08-31 2012-03-15 Seiko Epson Corp 周波数測定装置及び電子機器
JP2014016285A (ja) * 2012-07-10 2014-01-30 Rohm Co Ltd 周波数測定回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070024U (ja) * 1983-10-19 1985-05-17 横河電機株式会社 信号変換装置
JPS6197578A (ja) * 1984-10-19 1986-05-16 Toshiba Corp 測定パルス処理装置
JPH02210911A (ja) * 1989-01-18 1990-08-22 Nec Corp 周波数カウンタ
JPH04344476A (ja) * 1991-05-21 1992-12-01 Tokyo Electric Power Co Inc:The 周波数比測定回路
JPH11326404A (ja) * 1998-05-19 1999-11-26 Oki Electric Ind Co Ltd 周波数微少誤差検出器
JP2012052877A (ja) * 2010-08-31 2012-03-15 Seiko Epson Corp 周波数測定装置及び電子機器
JP2014016285A (ja) * 2012-07-10 2014-01-30 Rohm Co Ltd 周波数測定回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017200162A (ja) * 2016-04-26 2017-11-02 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 高分解能の時間−ディジタル変換器
JP2018163030A (ja) * 2017-03-24 2018-10-18 セイコーエプソン株式会社 時間デジタル変換器
CN109188074A (zh) * 2018-10-11 2019-01-11 钜泉光电科技(上海)股份有限公司 一种双基准互检电路、方法和电能计量芯片
CN109188074B (zh) * 2018-10-11 2020-11-06 钜泉光电科技(上海)股份有限公司 互检电路及方法、电流检测系统、电能计量系统及芯片
JP2021089292A (ja) * 2021-02-12 2021-06-10 セイコーエプソン株式会社 時間デジタル変換器
JP7044184B2 (ja) 2021-02-12 2022-03-30 セイコーエプソン株式会社 時間デジタル変換器

Also Published As

Publication number Publication date
JP6452943B2 (ja) 2019-01-16

Similar Documents

Publication Publication Date Title
JP6452943B2 (ja) 周波数比較器
US7999707B2 (en) Apparatus for compensating for error of time-to-digital converter
JP5471962B2 (ja) クロックデータ再生回路およびクロックデータ再生方法
US20180175840A1 (en) Delay circuit, count value generation circuit, and physical quantity sensor
EP2897319B1 (en) Method and Apparatus for Reference-Less Repeater with Digital Control
JP2010183452A (ja) クロック生成回路
US8294501B1 (en) Multiphase clock generation and calibration
US9237004B2 (en) Clock data recovery circuit
EP2924910A1 (en) Systems and methods for clock and data recovery
US8724764B2 (en) Distortion tolerant clock and data recovery
CA2983578C (en) Data phase tracking device, data phase tracking method and communication device
US8472561B2 (en) Receiver circuit
JP2012244537A (ja) データリカバリ方法およびデータリカバリ装置
US7664166B2 (en) Pleisiochronous repeater system and components thereof
JP2014052282A (ja) 周波数測定回路
US10110371B2 (en) Phase difference estimation device and communication device having the phase difference estimation device
CN108318809B (zh) 频率抖动的内建自我测试电路
JP2018042032A (ja) 受信装置
JP5883984B1 (ja) 発振回路とpll回路と信号処理装置
US9813045B2 (en) Precision frequency monitor
JP2010273185A (ja) デジタルフェーズロックドループ回路
US20190140676A1 (en) Signal receiving apparatus and signal processing method thereof
US10708038B2 (en) Timing lock identification method for timing recovery and signal receiving circuit
EP4199354A1 (en) Clock drift monitor
JP2018100856A (ja) レシプロカルカウント値生成回路および物理量センサー

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181212

R150 Certificate of patent or registration of utility model

Ref document number: 6452943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250