JPS5847270A - 計数装置 - Google Patents
計数装置Info
- Publication number
- JPS5847270A JPS5847270A JP14504181A JP14504181A JPS5847270A JP S5847270 A JPS5847270 A JP S5847270A JP 14504181 A JP14504181 A JP 14504181A JP 14504181 A JP14504181 A JP 14504181A JP S5847270 A JPS5847270 A JP S5847270A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- division ratio
- frequency division
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、計数装置、特に被測定入力信号の周期をゲー
トにして基準信号のノ々ルス数をカウントし、それを表
示するいわゆるレジゾロカル方式の計数装置において、
被測定入力信号の周波数に対応して上記ゲートの開放し
ている時間を制御することにより、被測定入力信号の周
波数の如何をとわず予め設定され几所望の単位（桁）ま
で分解能が自動的に得られる計数装置に関するものであ
る。
トにして基準信号のノ々ルス数をカウントし、それを表
示するいわゆるレジゾロカル方式の計数装置において、
被測定入力信号の周波数に対応して上記ゲートの開放し
ている時間を制御することにより、被測定入力信号の周
波数の如何をとわず予め設定され几所望の単位（桁）ま
で分解能が自動的に得られる計数装置に関するものであ
る。
従来のレシプロカル方式の計数装置は被測定入力信号の
周期をゲートに用いて基準信号の・ξルス数をカウント
し、被測定入力信号の周期測定から演算により周波数を
表示させているため、例えば被測定入力信号の周波数が
ＩＫＨｚでは１０００．０００Ｈｚの如（ｍＨｚ″Ｉ！
での分解能を有するのに対し、被測定入力信号の周波数
がＩＭＨｚでは１００００００ＨｚのようにＩ Ｈｚま
での分解能しかなく、被測定入力信号の周波数によって
読み取れる分解能が変化する欠点があった。
周期をゲートに用いて基準信号の・ξルス数をカウント
し、被測定入力信号の周期測定から演算により周波数を
表示させているため、例えば被測定入力信号の周波数が
ＩＫＨｚでは１０００．０００Ｈｚの如（ｍＨｚ″Ｉ！
での分解能を有するのに対し、被測定入力信号の周波数
がＩＭＨｚでは１００００００ＨｚのようにＩ Ｈｚま
での分解能しかなく、被測定入力信号の周波数によって
読み取れる分解能が変化する欠点があった。
これは被測定入力信号の周波数と無関係に、時間測定で
の分解能が常に一定であることに起因している。従がっ
てＩ Ｍ Ｋ Ｈｚを１ＫＨｚと同じ１ｍ１−１ｚ分解
能で読み取りたい場合には、測定者が被測定入力信号の
周波数に対応して測定周期数を１０００倍にしてゲート
を開き、基準信号のパルス数をカウントさせるような操
作を必要とし、使い難く、また被測定入力信号の周波数
が変化する毎に測定周期の倍率を気にしなければならず
、面倒でわずられしい操作を必要とする欠点があった。
の分解能が常に一定であることに起因している。従がっ
てＩ Ｍ Ｋ Ｈｚを１ＫＨｚと同じ１ｍ１−１ｚ分解
能で読み取りたい場合には、測定者が被測定入力信号の
周波数に対応して測定周期数を１０００倍にしてゲート
を開き、基準信号のパルス数をカウントさせるような操
作を必要とし、使い難く、また被測定入力信号の周波数
が変化する毎に測定周期の倍率を気にしなければならず
、面倒でわずられしい操作を必要とする欠点があった。
本発明は上記の欠点を解決することを目的としており、
被測定入力信号の周波数に対応させて測定の周期数、即
ち基本信号のノソルスを通過させるゲートの開放してい
る時間を制御することによって、計数装置に入力される
被測定入力信号の周波数の如何にかかわらず、予め設定
された所望の単位（桁）まで自動的に分解能が得られる
計数装置を提供することを目的としている。そしてその
ため本発明の計数装置はゲート回路に入力された被測定
入力信号の周期をゲートにして基準信号のパルス数を計
数回路でカウントする計数装置ｘｔ、ｖｃおいて、被測
定入力信号を分周し、分周された被測定信号を上記ゲー
ト回路に入力させる分周回路と、設定された所望の分解
能とイニシャル周期における計数回路のカウント値とか
ら上記分周回路Ｖこ対しその分周比を指定する分周比選
定回路と、該分周比選定回路から出力さ扛る上記分周比
と計数周期における計数回路のカウント値とから被測定
入力信号の周波数を計算する演算器とを備え、被測定入
力信号の周波数の如何をとわず予め設定さ扛た所望の単
位（桁）まで分解能を有するようにしたことを特徴とし
ている。以下図面を参照しながら説明する。
被測定入力信号の周波数に対応させて測定の周期数、即
ち基本信号のノソルスを通過させるゲートの開放してい
る時間を制御することによって、計数装置に入力される
被測定入力信号の周波数の如何にかかわらず、予め設定
された所望の単位（桁）まで自動的に分解能が得られる
計数装置を提供することを目的としている。そしてその
ため本発明の計数装置はゲート回路に入力された被測定
入力信号の周期をゲートにして基準信号のパルス数を計
数回路でカウントする計数装置ｘｔ、ｖｃおいて、被測
定入力信号を分周し、分周された被測定信号を上記ゲー
ト回路に入力させる分周回路と、設定された所望の分解
能とイニシャル周期における計数回路のカウント値とか
ら上記分周回路Ｖこ対しその分周比を指定する分周比選
定回路と、該分周比選定回路から出力さ扛る上記分周比
と計数周期における計数回路のカウント値とから被測定
入力信号の周波数を計算する演算器とを備え、被測定入
力信号の周波数の如何をとわず予め設定さ扛た所望の単
位（桁）まで分解能を有するようにしたことを特徴とし
ている。以下図面を参照しながら説明する。
第１図は本発明に係る計数装置の一実施例構成、第２図
は基準信号に対するゲートのかけ方を説明する説明図、
第３図は第１図の動作サイクルを説明するフローチャー
トを示している。
は基準信号に対するゲートのかけ方を説明する説明図、
第３図は第１図の動作サイクルを説明するフローチャー
トを示している。
第１図において、符号１は分周回路、２はアンドゲート
、３はテーブル、４は計数回路、５は演算器、６は表示
器をそれぞれ表わしている。
、３はテーブル、４は計数回路、５は演算器、６は表示
器をそれぞれ表わしている。
分周回路１は計数回路４からの信号により、イニシャル
周期（後で説明する） ＶＣおける分局比の値と、テー
ブル３から出力される計数周期（後で説明する）におけ
る分局比の値にそれぞｎ設定される可変分周回路であり
、その時設定された分局比で被測定入力信号を分周する
回路である。
周期（後で説明する） ＶＣおける分局比の値と、テー
ブル３から出力される計数周期（後で説明する）におけ
る分局比の値にそれぞｎ設定される可変分周回路であり
、その時設定された分局比で被測定入力信号を分周する
回路である。
テーブル３はイニシャル周期における計数回路４０カウ
ント値と設定された所望の分解能とによって一定の成る
分局比を分周回路１に与えるべき各係数値が格納された
メモリである。
ント値と設定された所望の分解能とによって一定の成る
分局比を分周回路１に与えるべき各係数値が格納された
メモリである。
計数回路４はアンドゲート２から出力される基準信号の
パルス数をカウントすると共に、当該計数回路４が所定
の数り以上のパルス数をカウントしたとき分周回路１の
分局比をイニシャル周期における分周比に設定させる信
号を出力するものである。
パルス数をカウントすると共に、当該計数回路４が所定
の数り以上のパルス数をカウントしたとき分周回路１の
分局比をイニシャル周期における分周比に設定させる信
号を出力するものである。
演算器５は基準信号の周波数ｆ。と分周回路１ｖＣセツ
トされ被測定入力信号が分周された分局比Ｎとの積Ｎｆ
ｏを、計数回路４でカウントされたカウント値にで割っ
たＮｆｎ／Ｋを演算し、被測定入力信号の周波数を求め
る回路である。
トされ被測定入力信号が分周された分局比Ｎとの積Ｎｆ
ｏを、計数回路４でカウントされたカウント値にで割っ
たＮｆｎ／Ｋを演算し、被測定入力信号の周波数を求め
る回路である。
第１図図示の如く構成された本発明の計数装置の動作を
第２図の基準信号に対するゲートのかけ方を説明する説
明図を用いて次に説明する。
第２図の基準信号に対するゲートのかけ方を説明する説
明図を用いて次に説明する。
第２図に示すように測定の１サイクルはイニシャル周期
Ｔｏと計数周期Ｔ、とから成立している。イニシャル周
期Ｔ、においては分周回路１の分局比は例えば１にセッ
トされ、そして被測定入力信号の周期について１周期成
いは数周期定まった周期の時間だけアンドゲート２のゲ
ートを開かせる。これによって計数回路４は基準信号の
パルス数をカウントする。このカウント値をもって計数
回路４はテーブル３を参照する。測定者は測定する前に
所望の単位（桁）までの分解能を予め設定しているから
、この分解能設定値と上記計数回路４がカウントしたカ
ウント値とに対応した分周比Ｎがテーブル３から選び出
され、分周回路１の分周比をＮにセットさせる。このよ
うにしてアンドゲート２へのゲート時間を制御する。
Ｔｏと計数周期Ｔ、とから成立している。イニシャル周
期Ｔ、においては分周回路１の分局比は例えば１にセッ
トされ、そして被測定入力信号の周期について１周期成
いは数周期定まった周期の時間だけアンドゲート２のゲ
ートを開かせる。これによって計数回路４は基準信号の
パルス数をカウントする。このカウント値をもって計数
回路４はテーブル３を参照する。測定者は測定する前に
所望の単位（桁）までの分解能を予め設定しているから
、この分解能設定値と上記計数回路４がカウントしたカ
ウント値とに対応した分周比Ｎがテーブル３から選び出
され、分周回路１の分周比をＮにセットさせる。このよ
うにしてアンドゲート２へのゲート時間を制御する。
次の計数周期Ｔ１では分周回路１から出力される周波数
ｆ＋／ Ｎ （被測定入力信号の周波数をｆｌとしてい
る）がアンドゲート２に入力され、そして周波数ｆ。の
基準信号のノぐルスが当該アンドゲート２に加えられて
いるから、該アンドゲート２はに＝Ｎｆｏ／ｆ＋のパル
スが出力される。計数回路４はこのパルス数Ｋを数え演
算器５に送り込む。演算器５にはテーブル３から分周回
路１に対し情報として送出した上記分周比Ｎが入力され
ており、この分周比Ｎと計数回路４から送られてき友上
記カウント値にとから、次に示す演算を実行する。
ｆ＋／ Ｎ （被測定入力信号の周波数をｆｌとしてい
る）がアンドゲート２に入力され、そして周波数ｆ。の
基準信号のノぐルスが当該アンドゲート２に加えられて
いるから、該アンドゲート２はに＝Ｎｆｏ／ｆ＋のパル
スが出力される。計数回路４はこのパルス数Ｋを数え演
算器５に送り込む。演算器５にはテーブル３から分周回
路１に対し情報として送出した上記分周比Ｎが入力され
ており、この分周比Ｎと計数回路４から送られてき友上
記カウント値にとから、次に示す演算を実行する。
Ｎｆ。
Ｆ＝−−・・−・・・・・・・・・・・・（１）ここで
ＫはＫ ＝ Ｎｆｏ／ｆｔ であるから式（１）に代
入すると となり、被測定信号の周波数ｆ、が測定されることにな
る。
ＫはＫ ＝ Ｎｆｏ／ｆｔ であるから式（１）に代
入すると となり、被測定信号の周波数ｆ、が測定されることにな
る。
式（２）から明らかなように被測定信号の周波数ｆｔの
桁数は式（２）の右辺Ｎｆｏ／にの桁に相当する。従が
って被測定信号の周波数ｆ、の分解能はＮ ｆａ ／
Ｋの分解能と同一となるから、分周比Ｎを大きくとるこ
とによって、即ちアンドゲート２のゲート開放時間を長
くすることによってアンドゲート２から出力されるパル
スのカウント値Ｋを大きな値にすることができ、被測定
信号の周波数ｆ、の分解能が向上することを理解するこ
とができる。
桁数は式（２）の右辺Ｎｆｏ／にの桁に相当する。従が
って被測定信号の周波数ｆ、の分解能はＮ ｆａ ／
Ｋの分解能と同一となるから、分周比Ｎを大きくとるこ
とによって、即ちアンドゲート２のゲート開放時間を長
くすることによってアンドゲート２から出力されるパル
スのカウント値Ｋを大きな値にすることができ、被測定
信号の周波数ｆ、の分解能が向上することを理解するこ
とができる。
また上記説明では設定される分解能と測定される被測定
入力信号の周波数とから計算により、予め最適値となる
分周比の値をメモリに記憶させたテーブル３が用いられ
ているが、該テーブル３に替え、設定された分解能と入
力された被測定入力信号のイニシャル周期Ｔ。における
計数回路４のカウント値とから、上記テーブル３に記憶
されている最適値となる分周比の値をイニシャル周期Ｔ
０のつと演算して求める分周比演算器を用いることも可
能である。
入力信号の周波数とから計算により、予め最適値となる
分周比の値をメモリに記憶させたテーブル３が用いられ
ているが、該テーブル３に替え、設定された分解能と入
力された被測定入力信号のイニシャル周期Ｔ。における
計数回路４のカウント値とから、上記テーブル３に記憶
されている最適値となる分周比の値をイニシャル周期Ｔ
０のつと演算して求める分周比演算器を用いることも可
能である。
第３図は第１図の動作を説明するフローチャートを示し
ており、捷ず測定を開始するに際し、分周回路１の分局
比を定めるため、イニシャル周期Ｔｏのカウント値を測
定する。この値が設定された所望の分解能を保証するに
足るカウント値により大きければ、所望の分解能が得ら
れるのでそのまま演算器５に送り、表示器６で表示され
る。そして捷た最初のイニシャル周期Ｔ。のカウントを
測定する。これは被測定入力信号の周波数が低く、所望
の分解能が余り冒くない値に設定されている場合である
。上記イニシャル周期Ｔ。のカウント値が値により小さ
いとき、設定された所望の分解能が得られないので、ア
ンドゲート２のゲート開放時間を延ばし、上記値により
大きなカウント値を得るようにテーブル３を参照する。
ており、捷ず測定を開始するに際し、分周回路１の分局
比を定めるため、イニシャル周期Ｔｏのカウント値を測
定する。この値が設定された所望の分解能を保証するに
足るカウント値により大きければ、所望の分解能が得ら
れるのでそのまま演算器５に送り、表示器６で表示され
る。そして捷た最初のイニシャル周期Ｔ。のカウントを
測定する。これは被測定入力信号の周波数が低く、所望
の分解能が余り冒くない値に設定されている場合である
。上記イニシャル周期Ｔ。のカウント値が値により小さ
いとき、設定された所望の分解能が得られないので、ア
ンドゲート２のゲート開放時間を延ばし、上記値により
大きなカウント値を得るようにテーブル３を参照する。
そしてイニシャル周期Ｔ０のカウント値に対応ずけられ
た分周比Ｎを読み出し、分周回路１の分周比をＮにセッ
トさせ、計数周期Ｔ、に入る。計数回路４でカウントさ
れたカウント値が上記値Ｋを超え値り以・下のとき１計
数回路４でカウントされたカウント値は演算器５へ送ら
れ、演算器５で上記説明の演算を行なってその結果を表
示器６で表示する。そして再びイニシャル周期Ｔ。のカ
ウントを開始する。なおこのとき分周回路１の分周比は
演算器５からの出力により１にセットされている。
た分周比Ｎを読み出し、分周回路１の分周比をＮにセッ
トさせ、計数周期Ｔ、に入る。計数回路４でカウントさ
れたカウント値が上記値Ｋを超え値り以・下のとき１計
数回路４でカウントされたカウント値は演算器５へ送ら
れ、演算器５で上記説明の演算を行なってその結果を表
示器６で表示する。そして再びイニシャル周期Ｔ。のカ
ウントを開始する。なおこのとき分周回路１の分周比は
演算器５からの出力により１にセットされている。
計数周期Ｔ、において計数回路４でカウントされたカウ
ント値が値りを超えると、該計数回路４から分周回路１
の分周比を１にする信号が出され、最初のイニシャル周
期Ｔｏに戻される。これは例えば測定途中で被測定入力
信号の周波数が変化し、その周波数が低くなったときに
発生する。これによって誤測定が避けられる。
ント値が値りを超えると、該計数回路４から分周回路１
の分周比を１にする信号が出され、最初のイニシャル周
期Ｔｏに戻される。これは例えば測定途中で被測定入力
信号の周波数が変化し、その周波数が低くなったときに
発生する。これによって誤測定が避けられる。
以上説明した如く、本発明によ扛ば、被測定入力信号の
周波数に対応して自動的にアンドゲートのゲート時間が
制御され、これによって周波数の如何にかかわらず常に
所望の単位（桁）までの分解能で被測定入力信号の周波
数を読み取ることが可能となる。
周波数に対応して自動的にアンドゲートのゲート時間が
制御され、これによって周波数の如何にかかわらず常に
所望の単位（桁）までの分解能で被測定入力信号の周波
数を読み取ることが可能となる。
またアンドゲートのゲート時間を延ばすことによりトリ
ガ誤差の平均化がなされるので測定確度が向上し、更に
演算誤差をも取り除くことが可能となる。
ガ誤差の平均化がなされるので測定確度が向上し、更に
演算誤差をも取り除くことが可能となる。
第１図は本発明に係る計数装置の一実施例構成、第２図
は基準信号に対するゲートのかけ方を説明する説明図、
第３図は第１図の動作サイクルを説明するフローチャー
トを示している。 図中、１は分周回路、２はアンドゲート、３はテーブル
、４は計数回路、５は演算器、６は表示器を表わしてい
る。 特許出願人 安立電気株式会社 笛ＩＦ？！ 第２図
は基準信号に対するゲートのかけ方を説明する説明図、
第３図は第１図の動作サイクルを説明するフローチャー
トを示している。 図中、１は分周回路、２はアンドゲート、３はテーブル
、４は計数回路、５は演算器、６は表示器を表わしてい
る。 特許出願人 安立電気株式会社 笛ＩＦ？！ 第２図
Claims (3)
- （１） ゲート回路に入力された被測定入力信号の周
期をゲートにして基準信号のノぐルス数を計数回路でカ
ウントする計数装置において：被測定入力信号を分周し
、分周され几被測定信号を上記ゲート回路に入力させる
分周回路と；設定された所望の分解能とイニシャル周期
における計数回路のカウント値とから上記分周回路に対
しその分周比を指定する分周比選定回路と；該分周比選
定回路から出力される上記分周比と計数周期における計
数回路のカウント値とから被測定入力信号の周波数を計
算する演算器とを備え、被測定入力信号の周波数の如何
をとわず予め設定された所望の単位（桁）まで分解能を
有するようにしたことを特徴とする計数装置。 - （２） 分周比選定回路は分周回路に設定されるべき
分局比の値が予め用意され格納されているテーブルであ
ることを特徴とする特許請求の範囲第（１）項記載の計
数装置。 - （３） 分周比選定回路は設定された所望の分解能と
イニシャル周期における計数回路のカウント値とから分
周回路に設定されるべき分周比の値が計算される分局比
演算回路であることを特徴とする特許請求の範囲第（１
）項記載の計数装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14504181A JPS5847270A (ja) | 1981-09-15 | 1981-09-15 | 計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14504181A JPS5847270A (ja) | 1981-09-15 | 1981-09-15 | 計数装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5847270A true JPS5847270A (ja) | 1983-03-18 |
Family
ID=15376019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14504181A Pending JPS5847270A (ja) | 1981-09-15 | 1981-09-15 | 計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847270A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63135870A (ja) * | 1986-11-28 | 1988-06-08 | Sony Corp | 周波数測定装置 |
| EP0485705A2 (de) * | 1990-11-13 | 1992-05-20 | Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. | Telemetrie-Periodendauer-Messverfahren |
| US6608474B2 (en) | 2000-03-31 | 2003-08-19 | President Of Nagoya University | Frequency change measuring device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117973A (en) * | 1979-03-05 | 1980-09-10 | Advantest Corp | Period measuring unit |
-
1981
- 1981-09-15 JP JP14504181A patent/JPS5847270A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117973A (en) * | 1979-03-05 | 1980-09-10 | Advantest Corp | Period measuring unit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63135870A (ja) * | 1986-11-28 | 1988-06-08 | Sony Corp | 周波数測定装置 |
| EP0485705A2 (de) * | 1990-11-13 | 1992-05-20 | Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. | Telemetrie-Periodendauer-Messverfahren |
| US6608474B2 (en) | 2000-03-31 | 2003-08-19 | President Of Nagoya University | Frequency change measuring device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350950A (en) | Frequency measuring method and apparatus | |
| US4162531A (en) | Method and apparatus for programmable and remote numeric control and calibration of electronic instrumentation | |
| CA1144986A (en) | Frequency determining apparatus | |
| US4099240A (en) | Method and apparatus for programmable and remote numeric control and calibration of electronic instrumentation | |
| US3982199A (en) | Digital frequency synthesizer | |
| JPS5948660A (ja) | 周波数及び周期測定装置 | |
| CA2011661A1 (en) | Jitter measurement device | |
| GB1415342A (en) | Speed measurement and indication apparatus | |
| JPS5847270A (ja) | 計数装置 | |
| US3221250A (en) | Digital frequency meter | |
| KR960032138A (ko) | 마이크로 컴퓨터 | |
| JPS55472A (en) | Speed detector | |
| JPS5835605A (ja) | 計測制御装置 | |
| GB1495566A (en) | Readout apparatus for frequency or periodanalogue measuring signals | |
| JPH076533Y2 (ja) | 周波数カウンタ | |
| SU892303A1 (ru) | Измеритель скорости | |
| GB2043376A (en) | A method and circuit arrangement for the digital measurement of temperature | |
| US4277747A (en) | Wide range digital meter | |
| JPH0226314B2 (ja) | ||
| SU661403A1 (ru) | Мера фазового сдвига | |
| SU470813A1 (ru) | Устройство дл определени нормированной гистограммы | |
| SU437976A1 (ru) | Устройство дл измерени величины относительного превышени средней частоты импульсов | |
| SU411382A1 (ja) | ||
| JPH0681160B2 (ja) | ディジタル形信号断検出装置 | |
| JPH088466B2 (ja) | シンセサイザ受信機のロ−タリ−選局方式 |