JP2009089050A - 固体撮像素子およびカメラシステム - Google Patents
固体撮像素子およびカメラシステム Download PDFInfo
- Publication number
- JP2009089050A JP2009089050A JP2007256377A JP2007256377A JP2009089050A JP 2009089050 A JP2009089050 A JP 2009089050A JP 2007256377 A JP2007256377 A JP 2007256377A JP 2007256377 A JP2007256377 A JP 2007256377A JP 2009089050 A JP2009089050 A JP 2009089050A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- column
- signal
- latch
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
- H03K23/548—Reversible counters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Abstract
【解決手段】カウンタ152は各列でカウンタグループ210と、メモリグループ220とに区分けされ、各列において、各カウンタ152は各ビット間でカスケード接続され、各カウンタ152のビット出力部にスイッチ211が設けられ、各スイッチ211の接続先が列信号転送線212に共通に接続されてスイッチ211の出力先が他の各ビットと共有されており、水平転送用のデジタルデータを記憶するメモリ(ラッチ回路)155の入力とも列信号転送線212が共有され、各ビット対応のメモリ155の出力はスイッチ154を介して、列信号転送線212と直交するように配線されたデータ転送信号線18−1,18−2,18−3・・・に接続されている。
【選択図】図4
Description
これは、CCD画素の製造に専用プロセスを必要とし、また、その動作には複数の電源電圧が必要であり、さらに複数の周辺ICを組み合わせて動作させる必要があるため、システムが非常に複雑化するといった処々の問題を、CMOSイメージセンサが克服しているからである。
これに対して、CMOSイメージセンサは各画素毎にFDアンプを持ち合わせており、その出力は、画素アレイの中のある一行を選択し、それらを同時に列方向へと読み出すような列並列出力型が主流である。
これは、画素内に配置されたFDアンプでは十分な駆動能力を得ることは難しく、したがってデータレートを下げることが必要で、並列処理が有利とされているからである。
CMOSイメージセンサでは高速読み出しを実現する手段として、2次元状に配置された画素を垂直方向に信号読み出し線を共有し、かつ、その列ごとに読み出し回路を設け、それらを同時に駆動することで、列の総数に値する同時信号処理を行っている。
また一般的にアナログ信号処理においては高速処理と低ノイズ処理とは相反する関係にあるため、高速なアナログ信号処理は、画質劣化につながる問題がある。
それに対し、前記各列の読み出し回路で、アナログーデジタル変換まで行い、列データを1〜数本のバスにまとめた処理は、デジタル信号処理となることで、非常に高速な処理かつ、ノイズに強い回路を実現できる。
また、固体撮像素子1においては、画素アレイ部2の信号を順次読み出すための制御回路として、内部クロックを生成するタイミング制御回路5、行アドレスや行走査を制御する行走査回路3、そして列アドレスや列走査を制御する列走査回路4が配置される。
各カウンタ6−2の出力は、スイッチ6−4を介してデータ転送信号線9に接続されている。
データ転送信号線9には、データ転送信号線9に対応したセンス回路、減算回路を含むデータ出力回路(デジタル信号処理回路)8が配置される。
このとき、カウンタ6−2の初期値は、AD変換の階調の任意の値、たとえば、0とする。このリセットカウント期間は、単位画素2−1のリセット成分ΔVを読み出している。
カウンタ6−2は、その後、ダウンカウント状態となり、入射光量に対応したデータカウントを行い、対応する比較器6−1の出力COMPOUTiが反転すると、比較期間に応じたカウント値がメモリに保持される。
メモリに保持されたカウンタ値は、列走査回路4により走査され、デジタル信号として、データ転送信号線9を経てデータ出力回路8に入力される。
ランプ波形RAMPの階段波入力と並行して、カウンタ6−2で1回目のカウントがなされる。
ここで、RAMPとVxの電圧が等しくなったとき比較器6−1の出力は反転し、これによりカウンタ6−2のカウント動作が停止し、比較期間に応じたカウント値がメモリに保持される。
この1回目の読み出し時は、単位画素2−1のリセット成分ΔVを読み出しており、リセット成分ΔV内には、単位画素2−1毎にばらつく雑音がオフセットとして含まれている。
しかし、このリセット成分ΔVのばらつきは一般に小さく、またリセットレベルは全画素共通なため、任意の列線Vxの出力はおおよそ既知である。
したがって、1回目のリセット成分ΔV読み出し時には、ランプ波形(RAMP)電圧を調整することにより比較期間を短くすることが可能である。この場合、たとえば7ビット分のカウント期間(128クロック)でΔVの比較が行われる。
すなわち、任意の行Hxの単位画素2−1から列線V0、V1…への2回目の読み出しが安定した後、DAC7により比較器6−1に対して、参照電圧を時間変化させた階段状のランプ波形RAMPを入力し、任意の列線Vxの電圧との比較を比較器6−1にて行う。
ランプ波形RAMPの階段波入力と並行して、カウンタ6−2で2回目のカウントがなされる。
ここで、RAMPとVxの電圧が等しくなったとき比較器6−1の出力は反転し、同時にメモリ内に比較期間に応じたカウント値が保持される。
この時、1回目のカウントと2回目のカウントとでは、メモリの異なった場所に保持される。
以上のAD変換期間終了後、列走査回路4により、メモリに保持された1回目と2回目のそれぞれnビットのデジタル信号がデータ転送信号線9を経て、データ出力回路8で検出され、順次減算回路で、(2回目の信号)−(1回目の信号)がなされた後、外部に出力され、その後、順次行毎に同様の動作が繰り返され、2次元画像が生成される。
そして、1H内において、任意の行Hxの単位画素2−1から列線V0、V1…への1回目の読み出しをP相読み出しPR、比較器6−1における1回目の比較をP相比較PC、2回目の読み出しをD相読み出しDR、比較器6−1における比較をD相比較DC、D相の処理後の後処理をD相後処理DAPとして、各動作が連続的に行われる。
W. Yang等 (W. Yang et. Al., "An Integrated 800x600 CMOS Image System," ISSCC Digest of Technical Papers, pp. 304-305、 Feb., 1999)
初めはカウンタ6−2がA/D変換後のデジタルデータを記憶することになるが、それを別のデジタルデータ記憶領域に移し、続けてすぐ次のA/D変換を行い、かつ、同時に、その別の場所に移したデータを、各列順次アクセスして水平方向にデータ転送しデジタル信号処理回路にデータ送信している。
いわば、A/D変換処理と、水平転送処理をパイプライン処理していることになり、高速な信号読み出し処理を実現している。
それより、その各列の読み出し回路は必然的に非常に縦長な構成になり、また、その垂直方向に通せる信号線の数もレイアウトの制限より、限られたものとなる。
その制限を受けて、この回路をレイアウトした場合、図2に示すようになる。
図2において、6−5がメモリを示し、CDTはタイミング制御回路5によるカラム内データ転送制御信号を示し、LHTC−1,LHTC−2,・・・は列方向(水平方向)制御線をそれぞれ示している。
また、データ転送信号線9−1,9−2,9−3・・・が、多段に配線されている。
まず1つ目として、カウンタ6−2の各ビット間の距離が水平転送(列方向転送)用データ記憶領域(メモリ)6−5の分だけ離れてしまうことで、配線容量および配線抵抗が、多く付加され、動作電流の増大とともに、動作スピードの劣化要因となる。
2つ目の問題として、そのカウンタの各ビットをつなぐ信号線LBSと、水平転送用信号線LHTCがクロスすることになり、カウンタ6−2の駆動ノイズがデータ転送信号線9−1,9−2,9−3・・・にのる。
また、カウンタ6−2は各列同時に動くのに対し、データ転送信号線9は水平方向(列方向)に共有した信号線のため、各列のカウンタノイズ全てを受けることになり、データ転送にとって深刻なノイズとなる。
また、固体撮像素子10においては、画素アレイ部11の信号を順次読み出すための制御回路として、内部クロックを生成するタイミング制御回路14、行アドレスや行走査を制御する行走査回路12、そして列アドレスや列走査を制御する列走査回路13が配置される。
ADC15Aのカウンタ152およびメモリ等のレイアウト構成および機能については後で詳述する。
各カウンタ152の出力は、スイッチ154を介してデータ転送信号線18に接続されている。
データ転送信号線18には、データ転送信号線18に対応したセンス回路、減算回路を含むデータ出力回路17(デジタル信号処理回路)が配置される。
このとき、カウンタ152の初期値は、AD変換の階調の任意の値、たとえば、0とする。このリセットカウント期間は、単位画素111のリセット成分ΔVを読み出している。
カウンタ152は、その後、ダウンカウント(またはアップカウント)状態となり、入射光量に対応したデータカウントを行い、対応する比較器151の出力COMPOUTiが反転すると、比較期間に応じたカウント値が保持される。
保持されたカウンタ値は、列走査回路13により走査され、デジタル信号として、データ転送信号線18を経てデータ出力回路17に入力される。
すなわち、1H内において、任意の行Hxの単位画素111から列線V0、V1…への1回目の読み出しをP相読み出しPR、比較器151における1回目の比較をP相比較PC、2回目の読み出しをD相読み出しDR、比較器151における比較をD相比較DC、D相の処理後の後処理をD相後処理DAPとして、各動作が連続的に行われる。
図5は、図4の回路の制御信号のタイミングチャートである。
各列において、各カウンタ152は各ビット間でカスケード接続されている。
そして、各カウンタ152のビット出力部にスイッチ211が設けられ、各スイッチ211の接続先が列信号転送線212に共通に接続されている。
換言すれば、スイッチ211の出力先が他の各ビットと共有されている。
スイッチ211は、タイミング制御回路14によるカラム内の第1データ転送制御信号CDT1A,CDT2A,CDT3A、・・・によりオンオフが制御される。
あわせて、水平転送用のデジタルデータを記憶するメモリ(ラッチ回路)155の入力とも図3に示すように、列信号転送線212が共有されている。
各ビット対応のメモリ155の出力はスイッチ154を介して、列信号転送線212と直交するように配線されたデータ転送信号線18−1,18−2,18−3・・・に接続されている。
各メモリ155のデータ転送制御は、タイミング制御回路14によるカラム内の第2データ転送制御信号CDT1B,CDT2B,CDT3B、・・・により行われる。
まず、カウンタ152の出力部の第1スイッチ211とラッチ制御パルスであるカラム内第1データ転送制御信号CDT1A,CDT2A,CDT3A、・・・、第2データ転送制御信号CDT1B,CDT2B,CDT3B、・・・を、各ビット個別で制御できるようにし、出力側(カウンタ)と入力側(メモリ、ラッチ)各ビットでペアを組み、ペア同士の制御信号を、図5に示すようにほぼ同時にパルス制御しデータを転送する。
その際、他のペアの制御信号は駆動しないようにし、出力衝突を避ける。
これをその他の各ビットそれぞれ別々に、順次行うことでカウンタ152からをメモリ(ラッチ回路)155にデータを転送する。
これにより、従来例で挙げた問題である、カウンタ各ビット間の配線長を抑えられ、低消費電力駆動、および、カウンタの高速動作マージンが向上する。
あわせて、メモリ(ラッチ回路)が孤立された領域に配置されるため、データ転送信号線18へのカウンタ152の駆動によるクロストークノイズを激減できる。
また、領域をわけることによって、カウンタ部とメモリ部(ラッチ回路部)で、ウェル(Well)から分離できることになり、あわせて電源・グランドGNDを分離することができ、カウンタ駆動ノイズの電源・グランドGNDからの回りこみも減らせることになる。
そこで、図6に示すように、共有ラインである列信号転送線レイアウト領域が許容できる範囲で複数(図6の例では2)設けることにより、転送時間をその分短縮できる。
図8は、図7の回路の制御信号のタイミングチャートである。
水平転送時間が、撮像装置としての読み出しスピードの律速条件になっている場合、このカラム内データ転送が、撮像装置としての読み出しスピードを制限する要因となる。
これを解決するには図7に示すような構成を採用することができる。
そして、カラム内データ転送を行う制御信号を、カラム回路左右のブロックに分離し、図8に示すように、カラム内データ転送制御信号をその左右で別のタイミングに行う。
データ転送が開始される側のカラムを仮に左側のカラムとすると、左側のカラム内データ転送を先に行い、続いて、右側のデータ転送にさしかかる前までに、右側のカラム内データ転送を終わらせるように、転送制御信号を左右で遅延を持った制御をする。
左カラム用のデータ転送制御信号CDT1AL,CDT2AL,CDT3AL,・・・、CDT1BL、CDT2BL、CDT3BL、・・・により左側のカラム内データ転送を先に行う。
続いて、右カラム用のデータ転送制御信号CDT1AR,CDT2AR,CDT3AR,・・・、CDT1BR、CDT2BR、CDT3BR、・・・により左側のカラム内データ転送を先に行う。
図10は、図9の回路の制御信号のタイミングチャートである。
これは図9(A)や図9(B)に示すように、LSB側のメモリの配置場所は、カウンタの終端位置や、カウンタの中間位置など、複数のパターンが考えられる。
図10に示すとおり、垂直転送制御はLSBの数ビットに削減され、かつ、その他のメモリ転送制御(カラム内データ転送制御信号CDTCによる転送制御)は、同じタイミングで実行可能のため、転送にかかる時間が削減される。
また先に述べたように、低消費電流化、高速動作マージンの向上が実現する。ただしこの場合、カウンタ152とメモリ155の出力部であるデータ転送信号線が交錯する部分が存在することになり、カウンタのノイズが水平転送に影響するおそれがある。
ランプ波形RAMPの階段波入力と並行して、カウンタ152で1回目のカウントがなされる。
ここで、RAMPとVxの電圧が等しくなったとき比較器151の出力は反転し、これによりカウンタ152のカウント動作が停止し、比較期間に応じたカウント値が保持される。
この1回目の読み出し時は、単位画素111のリセット成分ΔVを読み出しており、リセット成分ΔV内には、単位画素111毎にばらつく雑音がオフセットとして含まれている。
しかし、このリセット成分ΔVのばらつきは一般に小さく、またリセットレベルは全画素共通なため、任意の列線Vxの出力はおおよそ既知である。
したがって、1回目のリセット成分ΔV読み出し時には、ランプ波形(RAMP)電圧を調整することにより比較期間を短くすることが可能である。この場合、たとえば7ビット分のカウント期間(128クロック)でΔVの比較が行われる。
すなわち、任意の行Hxの単位画素111から列線V0、V1…への2回目の読み出しが安定した後、DAC16により比較器151に対して、参照電圧を時間変化させた階段状のランプ波形RAMPを入力し、任意の列線Vxの電圧との比較を比較器151にて行う。
ランプ波形RAMPの階段波入力と並行して、カウンタ152で2回目のカウントがなされる。
ここで、RAMPとVxの電圧が等しくなったとき比較器151の出力は反転し、同時に比較期間に応じたカウント値が保持される。
この時、1回目のカウントと2回目のカウントとでは異なった場所に保持される。
以上のAD変換期間終了後、列走査回路4により、保持された1回目と2回目のそれぞれnビットのデジタル信号がデータ転送信号線18を経て、データ出力回路17で検出され、順次減算回路で、(2回目の信号)−(1回目の信号)がなされた後、外部に出力され、その後、順次行毎に同様の動作が繰り返され、2次元画像が生成される。
そして、1H内において、任意の行Hxの単位画素111から列線V0、V1…への1回目の読み出しをP相読み出しPR、比較器151における1回目の比較をP相比較PC、2回目の読み出しをD相読み出しDR、比較器151における比較をD相比較DC、D相の処理後の後処理をD相後処理DAPとして、各動作が連続的に行われる。
また、そのA/D回路部がカウンタなどの高速駆動する回路を使用していた場合、駆動線の配線長が短くなることで、低消費電力駆動となり、あわせて、高速動作マージンが向上することが期待される。
信号処理回路340で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路340で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。
Claims (7)
- 光電変換を行う複数の画素が行列状に配列された画素部と、
上記画素部から複数の画素単位で画素信号の読み出しを行う画素信号読み出し部と、を有し、
上記画素信号読み出し回路は、
画素の列配列に対応して配置され、読み出し信号電位と参照電圧とを比較判定し、その判定信号を出力する複数の比較器と、
上記比較器の出力により動作が制御され、対応する上記比較器の比較時間をカウント、カウント値を保持するラッチを備えた複数のカウンタラッチと、を含み、
上記カウンタラッチは、
各列でカウンタグループと、ラッチグループとに区分けされ、
各列において、各カウンタは各ビット間でカスケード接続され、各カウンタのビット出力部に第1スイッチが設けられ、
各第1スイッチの接続先が列信号転送線に共通に接続されて第1スイッチの出力先が他の各ビットと共有されており、
列方向に転送するデジタルデータを記憶するラッチの入力とも上記列信号転送線が共有され、
各ビット対応のラッチの出力は第2スイッチを介して、上記列信号転送線と直交するように配線されたデータ転送信号線に接続される
固体撮像素子。 - 上記ラッチグループは、上記カウンタグループにより上記データ転送信号線の配線領域側に配置されている
請求項1記載の固体撮像素子。 - 上記列信号転送線が、列で複数に分割されて共有されている
請求項1記載の固体撮像素子。 - 上記画素信号読み出し回路の処理を制御するタイミング制御部を有し、
上記タイミング制御部は、
上記第1スイッチのオンオフは第1データ転送制御信号により制御し、ラッチのデータ転送制御は第2データ転送制御信号により制御し、
対をなすカウンタの出力部に接続されたスイッチの第1データ転送制御信号とラッチの第2のデータ転送制御信号は同じタイミングで供給する
請求項1記載の固体撮像素子。 - 上記カウンタグループと、ラッチグループとが列方向において複数のグループに分割され、
上記タイミング制御部は、
上記分割グループごとに上記第1データ転送制御信号および第2データ転送制御信号によりデータ転送制御を行う
請求項4記載の固体撮像素子。 - 上位ビット側においては、上記カウンタとラッチとが隣接して配置され接続されている
請求項1記載の固体撮像素子。 - 固体撮像素子と、
上記撮像素子に被写体像を結像する光学系と、を有し、
上記固体撮像素子は、
光電変換を行う複数の画素が行列状に配列された画素部と、
上記画素部から複数の画素単位で画素信号の読み出しを行う画素信号読み出し部と、を有し、
上記画素信号読み出し回路は、
画素の列配列に対応して配置され、読み出し信号電位と参照電圧とを比較判定し、その判定信号を出力する複数の比較器と、
上記比較器の出力により動作が制御され、対応する上記比較器の比較時間をカウントし、カウント値を保持するラッチを備えた複数のカウンタラッチと、を含み、
上記カウンタラッチは、
各列でカウンタグループと、ラッチグループとに区分けされ、
各列において、各カウンタは各ビット間でカスケード接続され、各カウンタのビット出力部に第1スイッチが設けられ、
各第1スイッチの接続先が列信号転送線に共通に接続されて第1スイッチの出力先が他の各ビットと共有されており、
列方向に転送するデジタルデータを記憶するラッチの入力とも上記列信号転送線が共有され、
各ビット対応のラッチの出力は第2スイッチを介して、上記列信号転送線と直交するように配線されたデータ転送信号線に接続される
カメラシステム。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007256377A JP4946761B2 (ja) | 2007-09-28 | 2007-09-28 | 固体撮像素子およびカメラシステム |
CN201110257615.9A CN102307283B (zh) | 2007-09-28 | 2008-09-24 | 固态图像拾取装置和相机系统 |
TW097136730A TWI392353B (zh) | 2007-09-28 | 2008-09-24 | Solid-state imaging elements and camera systems |
KR1020097010966A KR101521950B1 (ko) | 2007-09-28 | 2008-09-24 | 고체 촬상 소자 및 카메라 시스템 |
PCT/JP2008/067152 WO2009041413A1 (ja) | 2007-09-28 | 2008-09-24 | 固体撮像素子およびカメラシステム |
EP08834054.2A EP2117228B1 (en) | 2007-09-28 | 2008-09-24 | Solid state imaging element and camera system |
CN200880001211XA CN101569179B (zh) | 2007-09-28 | 2008-09-24 | 固态图像拾取装置和相机系统 |
US12/470,636 US8035717B2 (en) | 2007-09-28 | 2009-05-22 | Solid-state image pickup device and camera system |
US13/237,366 US8890990B2 (en) | 2007-09-28 | 2011-09-20 | Solid-state image pickup device and camera system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007256377A JP4946761B2 (ja) | 2007-09-28 | 2007-09-28 | 固体撮像素子およびカメラシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009089050A true JP2009089050A (ja) | 2009-04-23 |
JP4946761B2 JP4946761B2 (ja) | 2012-06-06 |
Family
ID=40511297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007256377A Expired - Fee Related JP4946761B2 (ja) | 2007-09-28 | 2007-09-28 | 固体撮像素子およびカメラシステム |
Country Status (7)
Country | Link |
---|---|
US (2) | US8035717B2 (ja) |
EP (1) | EP2117228B1 (ja) |
JP (1) | JP4946761B2 (ja) |
KR (1) | KR101521950B1 (ja) |
CN (2) | CN101569179B (ja) |
TW (1) | TWI392353B (ja) |
WO (1) | WO2009041413A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296466A (ja) * | 2008-06-06 | 2009-12-17 | Canon Inc | 固体撮像装置 |
JP2011029835A (ja) * | 2009-07-23 | 2011-02-10 | Sony Corp | 固体撮像装置とその駆動方法、及び電子機器 |
JP2015136016A (ja) * | 2014-01-16 | 2015-07-27 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
US9609257B2 (en) | 2013-02-13 | 2017-03-28 | Olympus Corporation | Solid-state imaging device |
JP2019017064A (ja) * | 2017-07-03 | 2019-01-31 | パナソニックIpマネジメント株式会社 | 撮像装置及びカメラシステム |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DK1534511T3 (da) | 2002-07-16 | 2012-07-09 | Hardie James Technology Ltd | Emballage til præfabrikerede fibercementprodukter |
US8281535B2 (en) | 2002-07-16 | 2012-10-09 | James Hardie Technology Limited | Packaging prefinished fiber cement articles |
JP4853445B2 (ja) * | 2007-09-28 | 2012-01-11 | ソニー株式会社 | A/d変換回路、固体撮像素子、およびカメラシステム |
TWI417624B (zh) * | 2009-11-19 | 2013-12-01 | Innolux Display Corp | 觸控顯示裝置 |
CN102073402B (zh) * | 2009-11-20 | 2013-10-30 | 群康科技(深圳)有限公司 | 触控显示装置 |
JP2012019410A (ja) * | 2010-07-08 | 2012-01-26 | Toshiba Corp | 固体撮像装置 |
JP2012065032A (ja) * | 2010-09-14 | 2012-03-29 | Sony Corp | パワーゲート回路、固体撮像素子、およびカメラシステム |
JP5734121B2 (ja) * | 2011-07-15 | 2015-06-10 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
KR101326989B1 (ko) * | 2011-12-21 | 2013-11-13 | 엘지이노텍 주식회사 | 이미지 센서 및 그 구동 방법 |
JP5980080B2 (ja) * | 2012-10-02 | 2016-08-31 | キヤノン株式会社 | 光電変換装置、撮像システム、光電変換装置の検査方法および撮像システムの製造方法 |
JP6132506B2 (ja) * | 2012-10-05 | 2017-05-24 | キヤノン株式会社 | 光電変換装置および撮像システム |
KR102075093B1 (ko) | 2013-08-14 | 2020-03-03 | 삼성전자주식회사 | 이미지 센서, 아날로그-디지털 컨버터 및 아날로그-디지털 변환 방법 |
KR102105362B1 (ko) | 2013-09-17 | 2020-04-28 | 삼성전자주식회사 | 집적 회로 및 이를 포함하는 이미지 센서 |
KR102123432B1 (ko) | 2013-11-04 | 2020-06-16 | 삼성전자주식회사 | 카운터 회로 및 이를 포함하는 이미지 센서 |
JP6274898B2 (ja) * | 2014-02-17 | 2018-02-07 | キヤノン株式会社 | 固体撮像装置及びカメラ |
KR102108322B1 (ko) * | 2014-02-25 | 2020-05-28 | 삼성전자주식회사 | 이미지 센서에서의 데이터 이송 장치 및 데이터 이송 방법 |
US9247162B2 (en) * | 2014-06-27 | 2016-01-26 | Omnivision Technologies, Inc. | System and method for digital correlated double sampling in an image sensor |
JP6579744B2 (ja) * | 2014-11-28 | 2019-09-25 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法 |
KR102332942B1 (ko) * | 2015-11-27 | 2021-12-01 | 에스케이하이닉스 주식회사 | 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
JP6704944B2 (ja) * | 2018-02-09 | 2020-06-03 | キヤノン株式会社 | 撮像装置、撮像システム、移動体 |
CN108900789A (zh) * | 2018-08-23 | 2018-11-27 | Oppo广东移动通信有限公司 | 一种图像传感器、摄像头模组及电子设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002027331A (ja) * | 2000-07-03 | 2002-01-25 | Canon Inc | 信号処理装置、撮像装置及び撮像システム |
JP2005311933A (ja) * | 2004-04-26 | 2005-11-04 | Sony Corp | カウンタ回路、ad変換方法およびad変換装置、並びに物理量分布検知の半導体装置および電子機器 |
JP2006080861A (ja) * | 2004-09-09 | 2006-03-23 | Micron Technol Inc | オンチップ半列並列パイプラインアナログ‐デジタル変換器を具えるイメージセンサ |
JP2006303752A (ja) * | 2005-04-19 | 2006-11-02 | Sony Corp | 撮像装置 |
JP2007243619A (ja) * | 2006-03-08 | 2007-09-20 | Toshiba Corp | アナログデジタル変換器およびそれを用いた半導体集積装置 |
WO2008032496A1 (fr) * | 2006-09-14 | 2008-03-20 | Panasonic Corporation | Convertisseur a/n |
JP2008301221A (ja) * | 2007-05-31 | 2008-12-11 | Fujitsu Microelectronics Ltd | 固体撮像素子および固体撮像素子を用いた信号処理方法 |
JP2009060545A (ja) * | 2007-09-03 | 2009-03-19 | Panasonic Corp | 固体撮像装置、カメラおよび固体撮像装置の駆動方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5827445B2 (ja) * | 1978-07-14 | 1983-06-09 | タケダ理研工業株式会社 | アナログ↓−デイジタル変換器 |
TW269744B (en) * | 1994-08-08 | 1996-02-01 | Matsushita Electron Co Ltd | Solid-state imaging device and method of manufacturing the same |
KR100399954B1 (ko) * | 2000-12-14 | 2003-09-29 | 주식회사 하이닉스반도체 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 |
KR20040017862A (ko) * | 2002-08-22 | 2004-03-02 | 삼성전자주식회사 | 이미지 센서를 위한 아날로그-디지털 변환기 |
JP2004264063A (ja) * | 2003-02-20 | 2004-09-24 | Ihi Aerospace Co Ltd | 撮像装置 |
CN100430816C (zh) * | 2003-08-09 | 2008-11-05 | 上海复旦聚升信息科技有限公司 | 采用cmos图像传感器的摄像机自动光圈镜头控制电路 |
JP4470700B2 (ja) | 2004-02-23 | 2010-06-02 | ソニー株式会社 | Ad変換方法およびad変換装置並びに物理量分布検知の半導体装置および電子機器 |
US7129883B2 (en) * | 2004-02-23 | 2006-10-31 | Sony Corporation | Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
JP4655500B2 (ja) | 2004-04-12 | 2011-03-23 | ソニー株式会社 | Ad変換装置並びに物理量分布検知の半導体装置および電子機器 |
JP4449565B2 (ja) * | 2004-05-12 | 2010-04-14 | ソニー株式会社 | 物理量分布検知の半導体装置 |
EP1655840B1 (en) | 2004-11-08 | 2009-03-25 | Sony Corporation | Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
JP4311482B2 (ja) * | 2007-05-17 | 2009-08-12 | ソニー株式会社 | 撮像回路、cmosセンサ、および撮像装置 |
JP5251778B2 (ja) * | 2009-08-03 | 2013-07-31 | ソニー株式会社 | 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器 |
-
2007
- 2007-09-28 JP JP2007256377A patent/JP4946761B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-24 EP EP08834054.2A patent/EP2117228B1/en active Active
- 2008-09-24 CN CN200880001211XA patent/CN101569179B/zh active Active
- 2008-09-24 KR KR1020097010966A patent/KR101521950B1/ko active IP Right Grant
- 2008-09-24 TW TW097136730A patent/TWI392353B/zh not_active IP Right Cessation
- 2008-09-24 CN CN201110257615.9A patent/CN102307283B/zh active Active
- 2008-09-24 WO PCT/JP2008/067152 patent/WO2009041413A1/ja active Application Filing
-
2009
- 2009-05-22 US US12/470,636 patent/US8035717B2/en active Active
-
2011
- 2011-09-20 US US13/237,366 patent/US8890990B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002027331A (ja) * | 2000-07-03 | 2002-01-25 | Canon Inc | 信号処理装置、撮像装置及び撮像システム |
JP2005311933A (ja) * | 2004-04-26 | 2005-11-04 | Sony Corp | カウンタ回路、ad変換方法およびad変換装置、並びに物理量分布検知の半導体装置および電子機器 |
JP2006080861A (ja) * | 2004-09-09 | 2006-03-23 | Micron Technol Inc | オンチップ半列並列パイプラインアナログ‐デジタル変換器を具えるイメージセンサ |
JP2006303752A (ja) * | 2005-04-19 | 2006-11-02 | Sony Corp | 撮像装置 |
JP2007243619A (ja) * | 2006-03-08 | 2007-09-20 | Toshiba Corp | アナログデジタル変換器およびそれを用いた半導体集積装置 |
WO2008032496A1 (fr) * | 2006-09-14 | 2008-03-20 | Panasonic Corporation | Convertisseur a/n |
JP2008301221A (ja) * | 2007-05-31 | 2008-12-11 | Fujitsu Microelectronics Ltd | 固体撮像素子および固体撮像素子を用いた信号処理方法 |
JP2009060545A (ja) * | 2007-09-03 | 2009-03-19 | Panasonic Corp | 固体撮像装置、カメラおよび固体撮像装置の駆動方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296466A (ja) * | 2008-06-06 | 2009-12-17 | Canon Inc | 固体撮像装置 |
JP2011029835A (ja) * | 2009-07-23 | 2011-02-10 | Sony Corp | 固体撮像装置とその駆動方法、及び電子機器 |
US9609257B2 (en) | 2013-02-13 | 2017-03-28 | Olympus Corporation | Solid-state imaging device |
JP2015136016A (ja) * | 2014-01-16 | 2015-07-27 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP2019017064A (ja) * | 2017-07-03 | 2019-01-31 | パナソニックIpマネジメント株式会社 | 撮像装置及びカメラシステム |
JP7113368B2 (ja) | 2017-07-03 | 2022-08-05 | パナソニックIpマネジメント株式会社 | 撮像装置及びカメラシステム |
Also Published As
Publication number | Publication date |
---|---|
CN102307283B (zh) | 2014-11-26 |
US20120008033A1 (en) | 2012-01-12 |
KR101521950B1 (ko) | 2015-05-20 |
EP2117228A1 (en) | 2009-11-11 |
CN101569179A (zh) | 2009-10-28 |
US8035717B2 (en) | 2011-10-11 |
CN102307283A (zh) | 2012-01-04 |
TW200926792A (en) | 2009-06-16 |
TWI392353B (zh) | 2013-04-01 |
CN101569179B (zh) | 2011-11-09 |
KR20100054113A (ko) | 2010-05-24 |
WO2009041413A1 (ja) | 2009-04-02 |
EP2117228B1 (en) | 2016-11-23 |
EP2117228A4 (en) | 2011-12-21 |
JP4946761B2 (ja) | 2012-06-06 |
US20090278969A1 (en) | 2009-11-12 |
US8890990B2 (en) | 2014-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4946761B2 (ja) | 固体撮像素子およびカメラシステム | |
US9479189B2 (en) | A/D converter, solid-state imaging device and camera system | |
JP4661891B2 (ja) | Ad変換装置、固体撮像素子、およびカメラシステム | |
JP5531797B2 (ja) | 固体撮像素子およびカメラシステム | |
JP4569647B2 (ja) | Ad変換装置、ad変換方法、固体撮像素子、およびカメラシステム | |
JP4442669B2 (ja) | 固体撮像素子およびカメラシステム | |
JP2010251957A (ja) | Ad変換装置、固体撮像素子、およびカメラシステム | |
JP2010147684A (ja) | 固体撮像装置及び固体撮像装置を用いた撮像システム | |
JP5620652B2 (ja) | 固体撮像装置および駆動方法 | |
JP2009089085A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
JP2008098722A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
KR20100112076A (ko) | 고체 촬상 소자 및 카메라 시스템 | |
JP2010258806A (ja) | バイナリ値変換回路およびその方法、ad変換装置、固体撮像素子、並びにカメラシステム | |
JP4978795B2 (ja) | 固体撮像装置、駆動制御方法、および撮像装置 | |
JP2010057019A (ja) | 撮像素子及び撮像装置 | |
JP2011259016A (ja) | 固体撮像素子及び撮像装置 | |
JP5340373B2 (ja) | 固体撮像装置及び固体撮像装置を用いた撮像システム | |
JP2009089049A (ja) | 半導体装置、固体撮像素子、およびカメラシステム | |
JP2010011056A (ja) | 固体撮像素子およびカメラシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |