JP2009054996A - 表示装置の作製方法 - Google Patents

表示装置の作製方法 Download PDF

Info

Publication number
JP2009054996A
JP2009054996A JP2008172141A JP2008172141A JP2009054996A JP 2009054996 A JP2009054996 A JP 2009054996A JP 2008172141 A JP2008172141 A JP 2008172141A JP 2008172141 A JP2008172141 A JP 2008172141A JP 2009054996 A JP2009054996 A JP 2009054996A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
plasma
microcrystalline semiconductor
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008172141A
Other languages
English (en)
Other versions
JP2009054996A5 (ja
JP5216446B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuyuki Arai
康行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008172141A priority Critical patent/JP5216446B2/ja
Publication of JP2009054996A publication Critical patent/JP2009054996A/ja
Publication of JP2009054996A5 publication Critical patent/JP2009054996A5/ja
Application granted granted Critical
Publication of JP5216446B2 publication Critical patent/JP5216446B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Plasma Technology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】堆積法で形成される微結晶半導体層の成膜速度を向上させ、微結晶半導体ＴＦＴにより構成される表示装置の生産性を向上させることを目的とする。
【解決手段】並置された複数の導波管と、壁面で囲まれた処理室にヘリウムを含む反応性気体を供給し、処理室内の圧力を大気圧若しくは準大気圧に保持しつつ、並置された導波管で挟まれた空間にマイクロ波を供給してプラズマを生成し、処理室内に載置された基板上に微結晶半導体でなる微結晶半導体層を堆積する。プラズマは、並置された複数の導波管の対向する面にスリットが設けられ、該スリットを介して処理室内にマイクロ波が供給されることにより生成され高密度化が図られる。プラズマを生成するときの圧力は大気圧若しくは準大気圧であり、代表的には、１×１０２Ｐａ以上１×１０５Ｐａ以下の圧力が適用される。
【選択図】図３

Description

本発明は、微結晶半導体の作製方法、微結晶半導体薄膜トランジスタにより構成される表示装置の作製方法に関する。
既に液晶ディスプレイの用途において、薄膜トランジスタ（以下、「ＴＦＴ」とも記す。）は広く用いられている。ＴＦＴは電界効果トランジスタの一種であり、チャネルを形成する半導体が薄膜で形成される。チャネルを形成する半導体層がアモルファスシリコンで形成されるものと多結晶シリコンで形成されるものがあり、前者は液晶テレビジョンなどの大画面パネルにおいて、後者は携帯電話機のモニタ画面など小型高精細の用途において使われている。
ところで、微結晶シリコンはアモルファスシリコンと並び、古くから知られた材料であり、電界効果型トランジスタに関するものについては１９８０年代に報告されている（例えば、特許文献１参照）。しかしながら、今日に至るまで微結晶シリコンを用いたＴＦＴは、アモルファスシリコントランジスタと多結晶シリコントランジスタの間に埋もれて実用化が遅れている。微結晶シリコンは、学会レベルで報告されている（例えば、非特許文献１参照）。
米国特許第５，５９１，９８７号 トシアキ・アライ（Ｔｏｓｈｉａｋｉ Ａｒａｉ）他、エス・アイ・ディー ０７ ダイジェスト（ＳＩＤ ０７ ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３
微結晶シリコン膜は、シランなどの水素化珪素気体を水素で多量希釈して、プラズマを利用した化学的気相成長法（プラズマＣＶＤ法）により形成される。この場合、成膜条件を最適化しても微結晶シリコン膜を成膜する速度は０．１ｎｍ／秒以下であった。概略１００ｎｍ以上の膜厚を必要とするＴＦＴにおいて、このような成膜速度の遅いプロセスを採用することは実用的でなかった。即ち、アモルファスシリコンＴＦＴと比べて生産性が悪いという問題があった。
本発明はこのような問題を解決するものであり、気相成長法で形成される微結晶半導体層の成膜速度を向上させ、微結晶半導体のＴＦＴにより構成される表示装置の生産性を向上させることを目的とする。また本発明は、微結晶半導体のＴＦＴを生産する製造装置を提供することを目的とする。
並置された複数の導波管と、壁面とで囲まれた処理室にヘリウムを含む反応性気体を供給する手段等を備えた製造装置において、ヘリウムを含む反応性気体を供給し、処理室内の圧力を大気圧若しくは準大気圧に保持しつつ、並置された導波管で挟まれた空間にマイクロ波を供給してプラズマを生成し、処理室内に載置された基板上に微結晶半導体でなる微結晶半導体層を堆積する。反応性気体はヘリウムに加えて、半導体材料ガスや希釈ガスが含まれる。
並置された複数の導波管の対向する面にスリットが設けられ、該スリットを介して処理室内にマイクロ波が供給されることによりプラズマが生成される。このように生成されたプラズマは安定したものである。プラズマを生成するとき処理室の圧力は大気圧若しくは準大気圧であり、代表的には、１×１０２Ｐａ以上１×１０５Ｐａ以下（１Ｔｏｒｒ以上７６０Ｔｏｒｒ以下）の圧力が適用される。安定化が図られたプラズマを用いることで、１×１０２Ｐａ以上１×１０５Ｐａ以下（１Ｔｏｒｒ以上７６０Ｔｏｒｒ以下）の圧力で水素と水素化珪素気体若しくはハロゲン化珪素気体を反応せしめ、微結晶半導体層を形成する。並置された導波管で挟まれた空間に安定して高密度なプラズマを生成することができるため、本発明の微結晶半導体層を概略１×１０２Ｐａ以上１×１０５Ｐａ以下の圧力であっても安定して形成することができる。
微結晶半導体層は微小な結晶構造を半導体膜中に含み、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものである。当該結晶は概略２ｎｍ〜１００ｎｍのサイズを有している。電子顕微鏡では当該結晶は柱状若しくは錐形状の形状で観測することができる。微結晶半導体層は格子歪みを有し、例えば微結晶シリコン膜をラマン分光法で観測すると、単結晶シリコンの５２０．７ｃｍ−１と非晶質シリコンの４８０ｃｍ−１の間であって、代表的には５１４ｃｍ−１から５１９ｃｍ−１の間にラマンピークがみられ、格子歪みを有することがわかる。また、未結合手（ダングリングボンド）を補償するものとして水素またはハロゲンを含ませるとよい。水素又はハロゲンは、少なくとも１原子％またはそれ以上含ませる。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガスを含ませて格子歪みをさらに助長させた微結晶半導体もある。
微結晶半導体の成膜時の圧力を大気圧若しくは準大気圧として、安定なマイクロ波プラズマを生成することにより、成膜速度を低下させずに微結晶半導体を作製することができる。そのような微結晶半導体層でＴＦＴを作製することが可能である。微結晶半導体層でチャネルが形成されるＴＦＴはアモルファスシリコンＴＦＴに比べ電気的特性が優れている。この発明によれば、微結晶半導体層でチャネルが形成されるＴＦＴで表示装置を製造する際にも、生産性を損なうことがない。本発明の微結晶半導体層は、従来と比較して、５０倍程度の堆積速度で形成することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（マルチ・チャンバ・マイクロ波プラズマＣＶＤ装置の一構成例）
微結晶半導体層はプラズマＣＶＤ法により作製する。本形態では微結晶半導体層の成膜条件として、大気圧若しくは準大気圧の圧力が適用される。この圧力として代表的な範囲は１×１０２Ｐａ以上１×１０５Ｐａ以下（１Ｔｏｒｒ以上７６０Ｔｏｒｒ以下）である。この圧力で生成されるプラズマは、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、電子温度が０．２ｅＶ以上２．０ｅＶ以下（より好ましくは０．５ｅＶ以上１．５ｅＶ以下）程度であるものを用いることが好ましい。電子密度が高く、電子温度が低いプラズマを利用するとプラズマダメージが少ないため、欠陥が少ない良質な微結晶半導体層を形成することができる。
このようなプラズマを生成するために、好適にはマイクロ波電力がプラズマＣＶＤ装置の処理室に供給される。液晶用のガラス基板のような大面積のマザーガラス基板に対しても、高密度のプラズマを作用させるために、処理室へは導波管によってマイクロ波電力が供給されるとよい。処理室の構成として、導波管は複数並置され、導波管にはスリットが設けられる。スリットは、互いに隣接した導波管が対向する面にマイクロ波が漏洩するよう設けられる。並置された導波管で挟まれた空間にマイクロ波を供給してプラズマを生成し、水素と、希釈された水素化珪素気体若しくはハロゲン化珪素気体とに作用させることで微結晶半導体層を成膜することができる。以下に微結晶半導体層を成膜するのに適した装置の一例を示す。
図１は複数の処理室を備えたマルチ・チャンバ・マイクロ波プラズマＣＶＤ装置の一例を示す。この装置は共通室３０６と、ロード／アンロード室３０１、第１処理室３０２、第２処理室３０３、第３処理室３０４を備えた構成となっている。ロード／アンロード室３０１のカセット３０８に装填される素子基板は、共通室３０６の搬送機構３０９によって各処理室に搬出入され、プラズマＣＶＤ装置は枚葉式の構成となる。共通室３０６と各室の間にはゲートバルブ３０７が備えられ、各処理室で行われる処理が、相互に干渉しないように構成されている。各処理室は形成する薄膜の種類によって区分されている。例えば、第１処理室３０２ではゲート絶縁膜などの絶縁膜を成膜し、第２処理室３０３ではチャネルを形成する微結晶半導体層を成膜し、第３処理室３０４ではソース及びドレインを形成する一導電型の不純物半導体層を成膜する。勿論、処理室の数はこれに限定されるわけではなく、必要に応じて任意に増減することができる。また、上述のように一の処理室で一の膜を成膜するようにしても良いし、一の処理室で複数の膜を成膜するように構成しても良い。
各処理室内は不活性ガス又は窒素ガスで置換され、概略１×１０２Ｐａ以上１×１０５Ｐａ以下の圧力で反応ガスを流すことができるように、ガス供給手段３１２、排気手段３１０が接続されている。本装置による成膜は大気圧若しくは準大気圧で行われるので、排気手段３１０は吸引排気能力が高いものが好ましい。排気手段３１０と各処理室との間には開閉制御バルブ３１１が設けられており、これによって排気速度を制御することもできる。
ガス供給手段３１２はシリンダ３１３、バルブ３１４、流量制御機器３１５などで構成されており、シリンダ３１３には半導体材料ガス若しくは希ガスなどプロセスに用いる処理用ガス等が充填されている。希ガスとしてヘリウムを用いた場合、プラズマを安定に発生させることもできる。ガス供給手段３１２ｇは第１処理室３０２に接続され、ゲート絶縁膜を成膜するための処理用ガスを供給する。ガス供給手段３１２ｉは第２処理室３０３に接続され、チャネルを形成するｉ型半導体層用のガスを供給する。ガス供給手段３１２ｎは第３処理室３０４に接続され、ソース及びドレインを形成するｎ型半導体層用のガスを供給する。ガス供給手段３１２ｈは水素を供給し、ガス供給手段３１２ｆは処理室内のクリーニングに用いるエッチングガスを供給する系統であり、これらは各処理室共通のラインとして構成されている。
各処理室にはプラズマ発生手段３０５が設けられている。プラズマ発生手段３０５は処理室内でプラズマを発生させる発振器が含まれる。例えば、マイクロ波電源、マイクロ波増幅器とマイクロ波を処理室まで誘導する導波管などで構成される。プラズマ発生手段３０５は各処理室において一又は複数設けられている。プラズマ発生手段３０５は、被処理基板の面積に対して成膜される被膜の均一性を維持するために必要な数だけ設ければ良い。
図２は処理室の一例を説明する断面図である。処理室は処理容器３１６と蓋体３１７とからなる。処理容器３１６は壁面を有しており、蓋体３１７は並置された複数の導波管３２１を有している。処理容器３１６と、蓋体３１７との密閉構造により圧力を概略１×１０２Ｐａ以上１×１０５Ｐａ以下に保持できる。処理容器３１６は、例えば、ステンレス鋼、アルミニウムなどの金属で形成されている。蓋体３１７と処理容器３１６で密閉空間が形成される処理室内は不活性ガス又は窒素ガスで置換可能となるようにガス供給手段３１２が設けられている。この処理室に接続される排気手段３１０によって処理室に供給したガスを排出することができる。処理室内は雰囲気を置換するために真空排気するようにしても良く、その場合、排気手段３１０を真空ポンプで構成しても良い。
処理容器３１６の内部には基板など被処理体を載置するサセプタ３１８が設けられている。サセプタ３１８は窒化アルミニウム、窒化シリコン、シリコンカーバイトなどのセラミックス材で構成されている。サセプタ３１８の内部には、ヒータ３１９が設けられている。ヒータ３１９はヒータ電源３２０に接続されている。ヒータ３１９はサセプタ３１８に埋め込まれており、ヒータ電源３２０から電力が供給されることにより発熱し、サセプタ３１８に載置された基板を所定の温度に保持する。
蓋体３１７は処理容器３１６の上部を密閉する。蓋体３１７が有する導波管３２１は、複数が並置され、櫛歯状に突出している。導波管３２１はマイクロ波電源３２２と連結されている。導波管３２１にはスリット３２３が設けられ、そこからマイクロ波が漏洩するようになっている。洩するとは、スリット３２３はマイクロ波を透過する誘電体板３２４で塞がれており、誘電体板３２４を介してマイクロ波が供給される状態を示す。誘電体板３２４は、導波管３２１の中に処理用ガスが流れ込まないようにスリット３２３を塞いでおり、石英などから形成される。誘電体板３２４は、プラズマを均一に発生させるため、導波管３２１の中央に配置されている。スリット３２３の位置は、導波管３２１の側面、つまり並置された導波管が互いに対向する側に設けられており、スリットも互いに対向している。
ガス供給手段３１２は、処理用ガス（反応性気体）が充填されたシリンダ３１３、バルブ３１４、流量制御機器３１５などで構成されている。流量制御機器３１５で流量が調整された処理用ガスは処理容器３１６内に供給される。シリンダ３１３は微結晶半導体の成膜に必要な処理用ガスが充填されている。成膜に必要な処理用ガスとしては、水素若しくはフッ素、又はヘリウム若しくはアルゴンなどの希ガスと、シラン若しくはジシランなどの半導体材料ガスとが含まれる。処理容器３１６にはガス供給ノズル３２５、ガス供給ノズル３２６があり、当該ノズルから処理用ガスが処理容器３１６内に流れ出す構成となっている。例えば、ガス供給ノズル３２５には水素若しくはフッ素、又はヘリウム若しくはアルゴンなどの希ガスを供給し、マイクロ波が供給される誘電体板３２４の近傍で高密度のラジカルを生成させる。高密度のラジカルによって、被処理基板上で微結晶半導体の成長表面における表面反応を促進させる。ガス供給ノズル３２６には被膜堆積用の半導体材料ガスを供給する。このように、ガスの供給経路を分離することで、誘電体板３２４への被膜の堆積を抑えることができる。成膜の段階では、ガス供給ノズル３２５から水素若しくはフッ素、又はヘリウム若しくはアルゴンなどの希ガスを供給し続けても良い。
マイクロ波は誘電体板３２４を通して処理室内に供給される。導波管３２１を２ｍｍ以上１０ｍｍ以下といった狭い間隔で並置してスリット３２３を対向する面に設けることにより、導波管３２１で挟まれた空間に高密度のプラズマを生成することができる。例えば、誘電体板３２４の表面を伝搬する表面波を利用して表面波プラズマを形成すると、高密度で均一なプラズマを形成することができる。この場合、導波管３２１で挟まれた狭い空間、つまり上記狭い間隔にプラズマを形成するので、概略１×１０２Ｐａ以上１×１０５Ｐａ以下の圧力であっても安定してプラズマを形成することができる。導波管の間隔は２ｍｍ以上１０ｍｍ以下の範囲で、上記圧力が高いほど狭く、上記圧力が低いほど広くすることができる。
導波管３２１で挟まれた空間には、プラズマ発生器３２７が設けられている。プラズマ発生器３２７は、導波管３２１で挟まれた空間に、導波管３２１に沿って複数備えられている。プラズマ発生器３２７は、導波管３２１に接続されるものとは別のマイクロ波電源３２８に接続されている。マイクロ波電源３２８とプラズマ発生器３２７の間には電力増幅器３２９が設けられている。プラズマ発生器３２７は、導波管３２１へマイクロ波電力を投入して放電を開始するときに動作させ、プラズマ生成のきっかけをつくるために用いる。
プラズマ発生器３２７にはプラズマの状態を診断するプラズマモニタ機能が備えられており、その出力値が電力増幅器３２９に入力される。プラズマの状態を診断する方法としては、例えばラングミュアプローブなどが用いられ、電子密度や電子温度などを検出する。制御回路３３０には、処理室に設置された複数のプラズマ発生器３２７によりモニタされたプラズマの測定値が入力され、その値から処理室内のプラズマの密度が均一になるように、電力増幅器３２９のそれぞれに、増幅率を変える個別の制御信号を出力する。プラズマのジャンピング現象と呼ばれ、プラズマの高密度領域が放電空間内を遊動する現象を抑制するために有効である。
本形態のマイクロ波プラズマＣＶＤ装置は、導波管を複数に分割して並置することで、基板サイズの大型化に対しても均一なプラズマを生成することができる。基板サイズとしては、液晶ガラスで第１世代と呼ばれる３００ｍｍ×４００ｍｍから、第３世代の５５０ｍｍ×６５０ｍｍ、第４世代の７３０ｍｍ×９２０ｍｍ、第５世代の１０００ｍｍ×１２００ｍｍ、第６世代の２４５０ｍｍ×１８５０ｍｍ、第７世代の１８７０ｍｍ×２２００ｍｍ、第８世代の２０００ｍｍ×２４００ｍｍなどで代表される各種の基板サイズに柔軟に対応することができる。
図３はこのような処理室の蓋体３１７と導波管３２１の構成を示す斜視図である。
導波管が２ｍｍ以上１０ｍｍ以下といった狭い間隔で並置されることにより、これらに挟まれた細溝状の空間が形成されている。並置される導波管３２１の対向する面にスリット３２３を塞ぐ誘電体板３２４が設けられ、そこからマイクロ波が漏洩してプラズマを生成する。プラズマ発生器３２７は、並置される導波管３２１の細溝状の空間に沿って複数設けられている。
図４は蓋体３１７の構成を示す平面図である。蓋体３１７には導波管３２１が複数並置されている。導波管３２１にはスリット３２３が設けられ、そこからマイクロ波が漏洩するようになっている。スリット３２３の位置は並置される導波管３２１が対向する側に設けられている。スリット３２３は、導波管３２１の中に処理用ガスが流れ込まないように、マイクロ波を透過する誘電体板３２４で塞がれている。被処理基板の面積が大きい場合であっても、複数の導波管３２１を並置させ、その挟まれた空間にマイクロ波放電を生成することでプラズマ密度の均一化を図ることができる。さらに、当該空間には、並置された導波管３２１の間隔よりも広い間隔となるようにプラズマ発生器３２７を複数設け、電力増幅器３２９及び制御回路３３０によりプラズマ発生器３２７を制御してプラズマの安定化とプラズマ密度の均一化を図っている。このような構成により、本装置では７３０ｍｍ×９２０ｍｍのガラス基板、若しくは一辺が１ｍを超えるサイズのガラス基板に対して処理を行うことができる。
図５はプラズマ発生器３２７の一構成例を示す。ガスノズル３３１はガス供給手段３１２に接続されている。ガスノズル３３１の外側にはマイクロ波電力が供給される放電用電極３３２が設けられている。石英等でなるガスノズル３３１にはヘリウムなど放電開始電圧の低い非堆積性ガスが供給され、放電用電極３３２に電力が印加されることにより無電極放電が行われる。ガスノズル３３１の中で生成したプラズマは、ノズルの外側まで拡散する。このプラズマ発生器３２７を処理室に設けることで、ここで生成されたプラズマが放電開始のきっかけとなる。プローブ３３３はプラズマ診断用に用意されているものであり、例えばラングミュアプローブが適用される。このモニタ値は、電力増幅器３２９を介して制御回路３３０に入力される。
図６は単室でゲート絶縁層から半導体層までを連続して成膜するマイクロ波プラズマＣＶＤ装置の一例を示す。第１処理室３０２とロード／アンロード室３０１等のその他の構成は図１と同様である。
第１処理室３０２は不活性ガス又は窒素ガスで置換され、概略１×１０２Ｐａ以上１×１０５Ｐａ以下の圧力で反応ガスを流すことができるように、ガス供給手段３１２と排気手段３１０が接続されている。ガス供給手段３１２は、シリンダ３１３、バルブ３１４、流量制御機器３１５などで構成されている。シリンダ３１３は、半導体材料ガス若しくは希ガスなどが充填されている。ガス供給手段３１２ｇは第１処理室３０２に接続され、ゲート絶縁層形成用のガスを供給する。ガス供給手段３１２ｉも第１処理室３０２に接続され、チャネル形成領域を構成するｉ型半導体層用のガスを供給する。ガス供給手段３１２ｎも第１処理室３０２に接続され、ソース及びドレインを構成するｎ型半導体層用のガスを供給する。ガス供給手段３１２ｈは水素を供給し、ガス供給手段３１２ｆは処理室内のクリーニングに用いるエッチングガスを供給する系統であり、これらは各処理室共通のラインとして構成されている。
処理室にはプラズマ発生手段３０５が設けられている。プラズマ発生手段３０５は処理室内でプラズマを発生させる発振器が含まれる。例えば、マイクロ波電源、マイクロ波増幅器とマイクロ波を処理室まで誘導する導波管などで構成される。プラズマ発生手段３０５は処理室において一又は複数設けられている。プラズマ発生手段３０５は、被処理基板の面積に対して成膜される被膜の均一性を維持するために必要な数だけ設ければ良い。
このような構成のプラズマＣＶＤ装置によっても、基板が載置された処理室内に反応性気体を供給し、基板と略平行に対向配置された導波管に設けられたスリットを介して処理室内にマイクロ波を供給する。そしてプラズマが生成され、基板上に微結晶半導体層を形成することができる。一つの処理室でゲート絶縁層と微結晶半導体層を積層形成する場合には、微結晶半導体層の形成前に放電を止めてＳｉＨ４ガスによる処理室内洗浄（フラッシング）を行っても良い。フラッシングにより、処理室内に残留する酸素、Ｎ２Ｏなどの残留不純物を効果的に除去することができる。
上記構成のプラズマＣＶＤ装置を用いて微結晶半導体の成膜をする場合には、処理室内でプラズマを発生させるときにヘリウムを用いることが好ましい。つまりプラズマを発生させる電力を供給する前にヘリウムを供給すると好ましい。ヘリウムは２４．５ｅＶとすべての気体中で最も高いイオン化エネルギーを持つが、そのイオン化エネルギーよりも少し低い、約２０ｅＶの準位に準安定状態があるので、放電持続中においては、イオン化するエネルギーには、差分となる約４ｅＶしか必要とせず、安定した放電が持続できる。また放電開始電圧も全ての気体中最も低い値を示す。このような特性から、大気圧若しくは準大気圧における放電で、ヘリウムはプラズマを安定的に維持することができる。また、均一なプラズマを形成することができるので、微結晶半導体層を堆積する基板の面積が大きくなっても均一な膜を堆積することができる。
微結晶半導体層は、シラン（不純物を有する微結晶半導体とする場合には、シランに加えドーピングガスを用いる）と水素及び／又は希ガスを混合して高密度プラズマにより成膜する。シランは水素及び／又は希ガスで１０倍から２０００倍に希釈される。このような希釈に用いるガスを希釈ガスともよぶ。そのため多量の水素及び／又は希ガスが必要とされるため、微結晶半導体の成膜時に供給したガスは回収して再利用するとよい。図７はプラズマＣＶＤ装置に適用するガス精製循環装置３３４の一例を示す。
ガス精製循環装置３３４としては、シランなどの半導体材料ガスを回収精製するもの、ヘリウムなどの希ガスを回収精製するものがある。ガス精製循環装置３３４は第１処理室３０２、第２処理室３０３、第３処理室３０４のそれぞれに設けることができる。第１処理室３０２にガス精製循環装置３３４が接続する場合で説明すると、第１処理室３０２の処理用ガスはサーキュレータ（循環機）等で構成される排気手段３１０から使用済みガスとして排出される。排気手段３１０から排出される使用済みガスはフィルタ３３５により微粒子が除去されて回収ガス容器３３６に蓄積される。回収ガス容器３３６に蓄積された後は、昇圧器３３７により昇圧され、分離器３３８によりヘリウムなどの希ガスのみを分離する。分離器３３８の構成としては、膜分離、吸着分離、吸収分離、深冷分離方式などが適用される。分離精製されたガスは充填容器３３９に蓄積される。充填容器３３９に蓄積されたガスは、圧力調整器３４０で所定の圧力に調整され、ガス供給手段３１２の流量制御機器３１５の上流側に供給される。このようにしてガスを再利用することで、微結晶半導体に必要なガスの消費量を削減することができる。すなわち、ヘリウムなどの希ガスを再利用することにより表示装置の製造に係る全エネルギー消費量を低減することができ、二酸化炭素の排出量を削減することができる。
本形態のマイクロ波プラズマＣＶＤ装置によれば、微結晶半導体層を大面積基板に均質に堆積することが可能である。以下、表示装置の製造工程の概略について説明する。
（実施の形態１）
微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を図面を参照して説明する。図８、図９、図１０、図１１は画素の平面図を示し、当該図中に示すＡ−Ｂ切断線に対応する断面図を図１２、図１３、図１４、図１５、図１６に示す。以下の説明ではこれら平面図と断面図を適宜参照しながら説明する。
（１）ゲート電極及び容量電極の形成
ＴＦＴが作製される素子基板１００は、ガラス基板等の絶縁表面を有する平板状の基板が適用される。素子基板１００には、ゲート電極層１０２、容量電極層１０４が形成される（図８、図１２）。
ゲート電極層１０２と容量電極層１０４は金属材料で形成される。金属材料としてはアルミニウム、クロム、チタン、タンタル、モリブデン、銅などが適用される。ゲート電極層１０２と容量電極層１０４の好適例は、アルミニウム又はアルミニウムとバリア金属の積層構造体によって形成される。バリア金属としては、チタン、モリブデン、クロムなどの高融点金属が適用される。バリア金属はアルミニウムのヒロック防止、酸化防止のために設けることが好ましい。
（２）ゲート絶縁層、微結晶半導体層、不純物半導体層の形成
ゲート電極層１０２と容量電極層１０４を形成した後、ゲート絶縁層１０６、微結晶半導体層１０８、不純物半導体層１１０を素子基板１００上に形成する（図１３）。これらの層は、図１乃至図７で説明するプラズマＣＶＤ装置を用いることで、各層界面を大気に触れさせることなく連続して積層させることが可能である。
ゲート絶縁層１０６は、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの絶縁材料で形成する。まず、図１で示すような構成の処理室にゲート電極層１０２と容量電極層１０４が形成された素子基板１００を搬送する。そして、該処理室にヘリウムを含む反応性気体を供給し、処理室内の圧力を大気圧若しくは準大気圧に保持しつつ、大気圧若しくは準大気圧においてマイクロ波電力の供給により生成されるプラズマによりゲート絶縁層１０６の形成を行う。なお、処理室の内側には、窒化シリコン膜又は酸化シリコン膜などゲート絶縁層１０６と同じ種類若しくは類似する種類の膜をコーティングしておいても良い。それにより、処理室内壁からの脱ガスの割合が低減し、金属不純物などの汚染を防ぐことができる。
このように作製されるゲート絶縁層１０６としては、例えば、ゲート電極層１０２及び容量電極層１０４上に第１ゲート絶縁層１０６ａとして窒化シリコン層（又は窒化酸化シリコン層）を設け、その上に第２ゲート絶縁層１０６ｂとして酸化シリコン層（又は酸化窒化シリコン層）を設ける。このようにゲート絶縁層１０６を複数の層で形成することで、複数の機能をゲート絶縁層１０６に付与することができる。すなわち、第１ゲート絶縁層１０６ａとして窒化シリコン層（又は窒化酸化シリコン層）を設けることで、素子基板１００からの不純物拡散を防止し、ゲート電極層１０２などの酸化防止を図ることができる。また、ゲート電極層１０２としてアルミニウムを使用する場合には、アルミニウムのヒロックを防止することができる。第２ゲート絶縁層１０６ｂとして酸化シリコン層（又は酸化窒化シリコン層）を設けることで、半導体層との密着性を高め、第１ゲート絶縁層１０６ａの応力歪みの影響を緩和する。第１ゲート絶縁層１０６ａは１０ｎｍ〜１００ｎｍ、第２ゲート絶縁層１０６ｂは５０ｎｍ〜１５０ｎｍの厚さで形成することが好ましい。
なお、酸化窒化シリコン膜とは、窒素よりも酸素の含有量が多いものであって、例えば濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素（及び／又はＯＨ基）が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として酸素よりも窒素の含有量が多いものであって、例えば濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素（及び／又はＯＨ基）が１５〜２５原子％の範囲で含まれるものをいう。
微結晶半導体層１０８は、処理室内に載置された素子基板１００のゲート絶縁層１０６上に形成する。その際、処理室にヘリウムを含む反応性気体を供給し、処理室内の圧力を大気圧若しくは準大気圧に保持しつつ、並置された導波管で挟まれた空間にマイクロ波を供給してプラズマを生成させる。反応性気体には、水素と水素化珪素気体若しくはハロゲン化珪素気体とが含まれる。
微結晶半導体層１０８は反応性気体に含まれる水素化珪素気体であるシランをマイクロ波（代表的には２．４５ＧＨｚ）の電磁エネルギーによりプラズマ化して、反応生成物を堆積させることにより形成される。代表的な水素化珪素気体としては、ＳｉＨ４若しくはＳｉ２Ｈ６である。その他、ハロゲン化珪素気体若しくはハロゲン水素化珪素気体としてＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。基板の加熱温度は１００℃から４００℃（好ましくは２００℃から３５０℃）とすれば良い。微結晶半導体層１０８の厚さは５０ｎｍ〜５００ｎｍ（好ましくは１００ｎｍ〜２５０ｎｍ）の厚さとすれば良い。なお、処理室の内側には、微結晶半導体層１０８と同じ種類若しくは類似する種類の膜をコーティングしておいても良い。微結晶半導体層１０８をシリコンで形成する場合、シリコン膜などをコーティングする。それにより、処理室内壁からの脱ガスの割合が低減し、金属をはじめとする不純物などの汚染を防ぐことができる。また、プラズマを生成する前に、微結晶半導体層の半導体材料ガス、例えばＳｉＨ４ガスを流して処理室中の残留酸素、水分等と反応させて、清浄度を高める処置を行うことが望ましい。
この水素化珪素気体などを、希釈ガスで希釈して用いることで微結晶の形成を容易なものとすることができる。希釈ガスには、水素、希ガス（ヘリウム、アルゴン、クリプトン、ネオン）、及びハロゲン気体（フッ素、塩素など）のいずれか一、又はこれらを組み合わせて用いることができ、さらに希ガスであるヘリウム、アルゴン、クリプトン、ネオンは複数組み合わせて用いることもできる。希釈率は１０倍〜２０００倍の範囲で半導体材料ガスを希釈することが好ましい。プラズマを生成する圧力は、大気圧若しくは準大気圧（１×１０２Ｐａ以上１×１０５Ｐａ以下）で行えば良い。このような圧力でプラズマを生成すると、気相中でラジカル反応が進み、微結晶半導体層における表面反応と相まって成膜速度が向上する。また、気相中でのラジカル反応により微結晶核が生成されることにより、初期段階であるゲート絶縁層１０６上の被形成面から微結晶性の層を堆積することができる。すなわち、微結晶半導体層１０８の堆積初期段階において非晶質層が形成されてしまうことを極力防ぐことが可能となる。成膜中に、マイクロ波を１ｋＨｚ〜１００ｋＨｚのパルス放電にすることで、気相中でのラジカル反応は制御され気相中で粒子が生成されるなどの異常成長を抑えることができ、好ましい。このように形成される微結晶半導体層は、従来と比較して、５０倍程度の堆積速度を達成することができる。
プラズマを生成するためには１ＧＨｚ〜５ＧＨｚ、代表的には２．４５ＧＨｚの電磁波を供給すれば良い。基板加熱温度は５００℃以下が好ましく、１００℃〜４００℃の基板加熱温度が推奨される。また、半導体材料ガス中にＣＨ４、Ｃ２Ｈ６などの炭素の水素化物、ＧｅＨ４、ＧｅＦ４などの水素化ゲルマニウム、フッ化ゲルマニウムを混合して、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。微結晶半導体層を構成するシリコンに、炭素又はゲルマニウムを加えるとＴＦＴの温度特性を変えることができる。
不純物半導体層（不純物を有する半導体層）１１０は、価電子制御を目的とした一導電型不純物が添加されている。不純物半導体層１１０をｎ型とする場合にはリン又は砒素が添加され、ｐ型の場合には硼素が添加される。不純物半導体層１１０は非晶質半導体又は微結晶半導体で構成される。
（３）半導体層の加工
素子基板１００上に形成された微結晶半導体層１０８と不純物半導体層１１０は所定のパターンにエッチング加工される。表示装置の画素領域においては、ゲート電極層１０２と少なくとも一部、又は全部が重畳するように微結晶半導体層１０８及び不純物半導体層１１０をエッチング加工する（図９、図１４参照）。このような構造とすることで、ＴＦＴのチャネル部の遮光を行うことができ、光の影響を受けることがなく、ゲート電圧を微結晶半導体層１０８に均一に作用させることができる。微結晶半導体層１０８及び不純物半導体層１１０の端部はテーパ状に加工することで、この上層に形成する配線層の段差被覆性を改善し、また半導体層の端部を流れるリーク電流を低減する効果がある。なお、ゲート電極層１０２及び容量電極層１０４と、後の工程で作製される配線層との交差部に相当する位置に、ゲート電極層１０２及び容量電極層１０４に重ねて半導体層１０９を設けておくことで、当該交差部における配線層の段差被覆性を改善することができる（図９参照）。半導体層１０９は、微結晶半導体層１０８と同じように形成することができる。
（４）配線層と保護層の形成
ゲート電極層１０２と交差する方向に延びた配線層及び保護絶縁層１１６を形成する（図１０、図１５参照）。配線層は、ＴＦＴのソース若しくはドレイン側の電位が付与される配線層１１２ａ、画素電極と接続しＴＦＴのドレイン若しくはソース側の電位が付与される配線層１１２ｂ、容量電極層１１２ｃを有している。
配線層１１２ａ、配線層１１２ｂ、容量電極層１１２ｃは、アルミニウム、若しくは銅、耐熱性向上元素若しくはヒロック防止元素（シリコン、チタン、ネオジム、スカンジウムなど）が添加されたアルミニウムを用いて形成することが好ましい。アルミニウムなどをスパッタリング法若しくは蒸着法で形成し、フォトリソグラフィーにより所定のレジストマスクを形成し、エッチングを行うことにより形成される。エッチングはドライエッチング又はウエットエッチングにより行うことができる。このとき作製したレジストマスクを利用して、不純物半導体層１１０をエッチングする。このエッチングにより微結晶半導体層１０８の一部は食刻されても良い。配線層１１２ａと配線層１１２ｂは、不純物半導体層１１０と接し、微結晶半導体層１０８上で離間している。配線層１１２ａと配線層１１２ｂの間にある不純物半導体層１１０をエッチングで除去することにより、ＴＦＴのチャネル形成領域が形成される。
また配線層１１２ａ、配線層１１２ｂ、容量電極層１１２ｃは、銀、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法、ナノインプリント法を用いて形成しても良い。
配線層１１２ａ、配線層１１２ｂ、容量電極層１１２ｃは上述のアルミニウム、銅などで形成すれば良いが、下地との密着性向上と拡散を防ぐバリア層として機能する導電性材料を組み合わせた積層構造としても良い。例えば、バリア層として機能する第１導電層１１３をモリブデン、クロム、チタン、タンタル、窒化チタン等の高融点金属で形成し、第２導電層１１４を上述のアルミニウム等で形成し、第３導電層１１５を第１導電層１１３と同等の高融点金属で形成することができる。
保護絶縁層１１６は、微結晶半導体層１０８、配線層１１２ａ、配線層１１２ｂ、容量電極層１１２ｃなどを被覆するように形成する。保護絶縁層１１６は、窒化シリコン、窒化酸化シリコンで形成することが好ましい。保護絶縁層１１６には配線層１１２ｂを開口するコンタクトホール１１７、容量電極層１１２ｃを開口するコンタクトホール１１８を形成する。
（５）画素電極の形成
画素電極１２０を保護絶縁層１１６上に形成する（図１１、図１６）。画素電極１２０はコンタクトホール１１７で配線層１１２ｂと、コンタクトホール１１８で容量電極層１１２ｃと接続する。画素電極１２０は酸化インジウムスズ、酸化亜鉛、酸化スズなどの透明電極材料で形成する。また有機導電性材料で形成しても良い。
画素電極１２０にはスリットを設けることで液晶の配向を制御することができる。このような構成は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型液晶において適用される。ＶＡ型液晶とは、液晶パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型液晶は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。素子基板１００に対向基板を貼り合わせ、その間に液晶層を設けることで液晶表示装置を完成させることができる。
このようにして、素子基板１００上にＴＦＴとそれに接続する画素電極１２０、及び保持容量部が形成される。本形態によれば、ＴＦＴのチャネルが微結晶半導体で形成されることにより、ＴＦＴのしきい値電圧の変動が抑えられ、表示装置の動作安定性を確保することができる。微結晶半導体層はプラズマＣＶＤ法により作製可能であり、ポリシリコンのようにレーザ結晶化のような工程が必要ないので生産性を損なうことがない。
（実施の形態２）
本実施の形態ではＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型液晶であって、画素（ピクセル）をいくつかの領域（サブピクセル）に分けた所謂マルチドメイン設計が考慮された液晶パネルの画素について例示する。図１７は、その画素の平面図を示し、当該図中に示すＣ−Ｄ切断線に対応する断面図を図１８に示す。
素子基板１００、ゲート電極層１０２、容量電極層１０４、ゲート絶縁層１０６、微結晶半導体層１０８、不純物半導体層１１０、配線層１１２ａ、１１２ｂ、容量電極層１１２ｃの構成は実施の形態１と同様である。保護絶縁層１１６の上には層間絶縁層１２２が形成され、それらを貫通するコンタクトホール１１７が形成されている。層間絶縁層１２２は酸化シリコンなどの無機絶縁材料、ポリイミド、アクリルなどで代表される有機絶縁材料で形成される。
画素電極１２０は層間絶縁層１２２上に設けられている。画素電極１２０には液晶の配向を制御するためにスリットが設けられている。画素電極１２０に隣接する画素電極１２１は、画素電極１２０に接続するＴＦＴと同じタイミングでゲート電位が印加される別のＴＦＴと接続している。本形態では１画素（ピクセル）は、画素電極１２０と画素電極１２１により構成されている。すなわち、画素電極１２０と画素電極１２１はそれぞれ画素のサブピクセルを構成する。この場合、容量電極層１０４と容量電極層１０５との電位を異ならせることで、画素電極１２０と画素電極１２１との電位を異ならせることができる。すなわち、容量電極層１０４と容量電極層１０５との電位を個別に制御することにより液晶の配向を精密に制御して視野角を広げることができる。
図１９は素子基板１００と対向基板１０１を重ね合わせ、液晶を注入した状態を示している。対向基板１０１においてスペーサ１３６が形成される位置には、遮光層１２６、第１着色層１２８、第２着色層１３０、第３着色層１３２、対向電極１３４が形成されている。この構造により、液晶の配向を制御するための突起状のリブ１３８とスペーサ１３６の高さを異ならせている。画素電極１２０と対向電極１３４には配向膜１２４が形成されている。この間に液晶層１４０が形成されている。
本形態によれば、ＴＦＴのチャネルが微結晶半導体で形成されることにより、ＴＦＴのしきい値電圧の変動が抑えられ、マルチドメイン型の液晶表示装置の動作安定性を確保することができる。微結晶半導体層はプラズマＣＶＤ法により作製可能であり、ポリシリコンのようにレーザ結晶化のような工程が必要ないので生産性を損なうことがない。
（実施の形態３）
微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を、図面を参照して説明する。本形態では画素に発光素子を設けた構成の表示装置について示す。図２０、図２１、図２２、図２３は画素の平面図を示し、断面図を図２４、図２５、図２６、図２７、図２８、図２９、図３０に示す。図２４、図２５、図２６、図２７、図２８、図２９、図３０において、平面図に示すＥ−Ｆ切断線に対応する断面図をそれぞれ（Ａ）に、Ｇ−Ｈ切断線に対応する断面図をそれぞれ（Ｂ）に示す。以下の説明ではこれら平面図と断面図を適宜参照しながら説明する。
（１）ゲート電極及び容量電極の形成
ＴＦＴが作製される素子基板１００は、ガラス基板等の絶縁表面を有する平板状の基板が適用される。素子基板１００には、ゲート電極層１０２、ゲート電極層１０３、容量電極層１０４が形成される（図２０、図２４（Ａ）（Ｂ）参照）。
（２）ゲート絶縁層、微結晶半導体層の形成
ゲート電極層１０２、ゲート電極層１０３、容量電極層１０４を形成した後、ゲート絶縁層１０６、微結晶半導体層１０８を素子基板１００上に形成する（図２５（Ａ）（Ｂ）参照）。これらの層は、図１乃至図７で説明するプラズマＣＶＤ装置を用いることで、各層界面を大気に触れさせることなく連続して積層させることが可能である。成膜方法については実施の形態１と同様である。
（３）半導体層の加工
素子基板１００上に形成された微結晶半導体層１０８は所定のパターンにエッチング加工する。その後チャネル保護絶縁層１１１ａ、チャネル保護絶縁層１１１ｂを形成する。（図２１、図２６（Ａ）（Ｂ）参照）。チャネル保護絶縁層１１１ａは微結晶半導体層１０８ａがゲート電極層１０２と重なるように形成し、チャネル保護絶縁層１１１ｂは微結晶半導体層１０８ｂがゲート電極層１０３と重なるように形成する。チャネル保護絶縁層１１１ａ、チャネル保護絶縁層１１１ｂは微結晶半導体層１０８ａ、微結晶半導体層１０８ｂの酸化を防止するために窒化シリコンで形成することが好ましい。ゲート絶縁層１０６には下層のゲート電極層１０３を露出させるコンタクトホール１０７を形成する。
（４）不純物半導体層と配線層の形成
不純物半導体層１１０ａと配線層１１２ａ、不純物半導体層１１０ｂと配線層１１２ｂ、不純物半導体層１１０ｃと容量電極層１１２ｃ、及び不純物半導体層１１０ｄと容量電極層１１２ｄは同じレジストマスクパターンを使って形成する（図２２、図２７（Ａ）（Ｂ）参照）。配線層１１２ａはゲート電極層１０２と交差する配線でありソース線若しくはデータ線とも呼ばれる。配線層１１２ｂは画素電極とトランジスタを接続する配線である。容量電極層１１２ｃは画素に設けられる２つのトランジスタを接続する配線であり、コンタクトホール１０７でゲート電極層１０３と接続する。また、容量電極層１１２ｃと容量電極層１０４との重畳領域にはゲート絶縁層１０６が介在し、この領域に保持容量が形成される。
（５）保護絶縁層と層間絶縁層の形成
配線層１１２ａ、１１２ｂと容量電極層１１２ｃ、１１２ｄの上層に保護絶縁層１１６と層間絶縁層１２２を形成する。そして、配線層１１２ｂを開口するコンタクトホール１１９を形成する（図２８（Ａ）（Ｂ）参照）。
（６）画素電極と隔壁絶縁層の形成
画素電極１２０を層間絶縁層１２２上に形成する（図２３、図２９（Ａ）（Ｂ）参照）。画素電極１２０はコンタクトホール１１９で配線層１１２ｂと接続する。画素電極１２０上に絶縁層１２３を形成する。絶縁層１２３は画素電極１２０の周辺を覆い内側を開口する絶縁層であり、隣接する画素を区分けしている。
（７）ＥＬ層と対向電極層の形成
その後、ＥＬ層１４２と対向電極層１４４を形成する（図３０（Ａ）（Ｂ）参照）。ＥＬ層１４２はエレクトロルミネセンス材料を含んで形成される層である。ＥＬ層１４２を画素電極１２０と対向電極層１４４で挟むことにより発光素子が形成され、当該発光素子が各画素に設けられることとなる。画素電極１２０を非透光性の電極で形成し、対向電極層１４４を透光性の電極とすることにより、発光素子からの光が対向電極層１４４側に出るトップエミッション型の表示装置を構成することができる。また、画素電極１２０を透光性の電極とし、対向電極層１４４を非透光性の電極とすることにより、発光素子からの光が画素電極１２０側に出るボトムエミッション型の表示装置を構成することができる。
本形態によれば、ＴＦＴのチャネルが微結晶半導体で形成されることにより、ＴＦＴのしきい値電圧の変動が抑えられ、発光素子を各画素に設ける表示装置の動作安定性を確保することができる。微結晶半導体層はプラズマＣＶＤ法により作製可能であり、ポリシリコンのようにレーザ結晶化のような工程が必要ないので生産性を損なうことがない。レーザ結晶化は結晶化斑が生じやすい場合があり、それがＴＦＴ特性に影響を与え発光素子の輝度バラツキの原因となる。しかし、本形態によれば微結晶半導体層を均一に形成することができるので、発光素子の輝度バラツキによる表示斑の影響を受けにくいという特性がある。
（実施の形態４）
実施の形態１乃至３で例示される表示装置は様々な用途に適用することができる。図３１はその一例であり、インターネットに代表される情報ネットワークに接続される表示装置の一例を示す。この表示装置２００は微結晶半導体層でチャネルが形成されるＴＦＴにより画素が構成される表示パネル２０１を有している。表示装置２００は、例えばネットワーク接続アダプタ２０６を介して通信ネットワークと接続される。表示装置２００は操作ボード２０３によって表示画像等の選択をすることができる。操作ボード２０３は入力部２０５を有する。入力部２０５はキーボードの他、マウスなどのポインティングデバイス、図示するようなペン２０４により情報を入力する方式としても良い。また音声入力部２０７を設けてペン入力や音声認識機能といった直感的な操作方式とすることもできる。操作ボード２０３は赤外線若しくは電波を使った無線通信方式２０２により表示装置２００と接続可能とされる。送受信される情報を表示装置２００に表示させながら操作ボード２０３により情報の受信及び送信を行うことができる。微結晶半導体層でチャネルが形成されるＴＦＴにより画素が構成される表示パネル２０１を有しているので、高精細画面を構成することが可能であり、情報密度の高い画像を自在に取捨選択して楽しむことができる。
複数の処理室を備えたマルチ・チャンバ・マイクロ波プラズマＣＶＤ装置の構成を示す図。 複数の処理室を備えたマルチ・チャンバ・マイクロ波プラズマＣＶＤ装置における処理室の構成を説明する図。 複数の処理室を備えたマルチ・チャンバ・マイクロ波プラズマＣＶＤ装置における処理室の蓋体部の詳細を示す図。 複数の処理室を備えたマルチ・チャンバ・マイクロ波プラズマＣＶＤ装置の処理室の構成を示す平面図。 プラズマ発生器の構成を示す図。 単室成膜式のマイクロ波プラズマＣＶＤ装置の一例を示す図。 プラズマＣＶＤ装置におけるガス精製循環装置の構成を示す図。 実施の形態１における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態１における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態１における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態１における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態１における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態１における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態１における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態１における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態１における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態２における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一例を示す平面図。 実施の形態２における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一例を示す断面図。 実施の形態２における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一例を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 表示装置の利用形態の一態様を示す図。
符号の説明
１００ 素子基板
１０１ 対向基板
１０２、１０３ ゲート電極層
１０４、１０５ 容量電極層
１０６ ゲート絶縁層
１０７ コンタクトホール
１０８ 微結晶半導体層
１０９ 半導体層
１１０ 不純物半導体層
１１３〜１１５ 導電層
１１６ 保護絶縁層
１１７〜１１９ コンタクトホール
１２０、１２１ 画素電極
１２２ 層間絶縁層
１２３ 絶縁層
１２４ 配向膜
１２６ 遮光層
１２８〜１３２ 着色層
１３４ 対向電極
１３６ スペーサ
１３８ リブ
１４０ 液晶層

Claims (5)

  1. 櫛歯状に突出して並置された複数の導波管と、壁面とで囲まれた処理室に、ヘリウムを含む反応性気体を供給し、前記処理室内の圧力を１×１０２Ｐａ以上１×１０５Ｐａ以下に保持しつつ、前記並置された導波管で挟まれた空間にマイクロ波を供給してプラズマを生成し、前記処置室内に載置された基板上に微結晶半導体層を形成することを特徴とする表示装置の作製方法。
  2. 櫛歯状に突出して並置された複数の導波管と、壁面とで囲まれた処理室に、ヘリウムを含む反応性気体を供給し、前記処理室内の圧力を１×１０２Ｐａ以上１×１０５Ｐａ以下に保持しつつ、前記並置された導波管で挟まれた空間にマイクロ波を供給してプラズマを生成し、前記処置室内に載置された基板上にゲート電極層側から、ゲート絶縁層、微結晶半導体層及び不純物半導体層の各層表面を大気に触れさせることなく連続して形成することを特徴とする表示装置の作製方法。
  3. 請求項１又は２において、
    前記プラズマは電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、電子温度が０．２ｅＶ以上２．０ｅＶ以下であることを特徴とする表示装置の作製方法。
  4. 請求項１又は２において、
    前記導波管は、前記基板の一に対して複数が並置され、
    前記複数の導波管はそれぞれスリットを有し、
    前記スリットは、前記並置された複数の導波管同士が対向する側にそれぞれ設けられ、
    前記スリットから供給されるマイクロ波によりプラズマを生成することを特徴とする表示装置の作製方法。
  5. 請求項１又は２において、
    前記ヘリウムを含む反応性気体は、ヘリウムと半導体材料ガスとを含み、
    前記処理室には複数のノズルが設けられ、
    前記複数のノズルの一から前記ヘリウムを流し、前記複数のノズルの他の一から前記半導体材料ガスを流すことを特徴とする表示装置の作製方法。
JP2008172141A 2007-07-27 2008-07-01 プラズマｃｖｄ装置及び表示装置の作製方法 Expired - Fee Related JP5216446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008172141A JP5216446B2 (ja) 2007-07-27 2008-07-01 プラズマｃｖｄ装置及び表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007196189 2007-07-27
JP2007196189 2007-07-27
JP2008172141A JP5216446B2 (ja) 2007-07-27 2008-07-01 プラズマｃｖｄ装置及び表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009054996A true JP2009054996A (ja) 2009-03-12
JP2009054996A5 JP2009054996A5 (ja) 2011-08-04
JP5216446B2 JP5216446B2 (ja) 2013-06-19

Family

ID=40295760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008172141A Expired - Fee Related JP5216446B2 (ja) 2007-07-27 2008-07-01 プラズマｃｖｄ装置及び表示装置の作製方法

Country Status (3)

Country Link
US (1) US8178398B2 (ja)
JP (1) JP5216446B2 (ja)
KR (1) KR101512758B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009734A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2018181633A (ja) * 2017-04-14 2018-11-15 東京エレクトロン株式会社 プラズマ処理装置及び制御方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4719184B2 (ja) * 2007-06-01 2011-07-06 株式会社サイアン 大気圧プラズマ発生装置およびそれを用いるワーク処理装置
JP5058084B2 (ja) * 2007-07-27 2012-10-24 株式会社半導体エネルギー研究所 光電変換装置の作製方法及びマイクロ波プラズマｃｖｄ装置
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US8803245B2 (en) * 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
JP5752447B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
US20120175667A1 (en) * 2011-10-03 2012-07-12 Golle Aaron J Led light disposed on a flexible substrate and connected with a printed 3d conductor
KR102377794B1 (ko) * 2015-07-06 2022-03-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP2023033720A (ja) * 2021-08-30 2023-03-13 東京エレクトロン株式会社 成膜方法および成膜装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241921A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd プラズマ処理装置
JPH02192720A (ja) * 1989-01-20 1990-07-30 Sanyo Electric Co Ltd 薄膜形成方法
JPH0613329A (ja) * 1992-06-25 1994-01-21 Canon Inc 半導体装置及び半導体製造装置及び製造方法
US5591987A (en) * 1980-03-03 1997-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor MIS field effect transistor with semi-amorphous semiconductor material
JP2001313257A (ja) * 2000-04-28 2001-11-09 Mitsubishi Heavy Ind Ltd 高品質シリコン系薄膜の製造方法
JP2003303698A (ja) * 2002-04-09 2003-10-24 Ntt Afty Corp Ｅｃｒプラズマ源およびｅｃｒプラズマ装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029295B2 (ja) * 1979-08-16 1985-07-10 舜平 山崎 非単結晶被膜形成法
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5771126A (en) 1980-10-21 1982-05-01 Semiconductor Energy Lab Co Ltd Semiamorhous semiconductor
JPS5972781A (ja) 1982-10-20 1984-04-24 Semiconductor Energy Lab Co Ltd 光電変換半導体装置
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
US4760008A (en) * 1986-01-24 1988-07-26 Semiconductor Energy Laboratory Co., Ltd. Electrophotographic photosensitive members and methods for manufacturing the same using microwave radiation in magnetic field
US4988642A (en) * 1988-05-25 1991-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method, and system
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5946587A (en) * 1992-08-06 1999-08-31 Canon Kabushiki Kaisha Continuous forming method for functional deposited films
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US6171674B1 (en) * 1993-07-20 2001-01-09 Semiconductor Energy Laboratory Co., Ltd. Hard carbon coating for magnetic recording medium
JPH11103082A (ja) 1997-09-26 1999-04-13 Canon Inc 光起電力素子及びその作製方法
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
EP1879213B1 (en) * 1999-05-26 2012-03-14 Tokyo Electron Limited Plasma processing apparatus
JP2000353666A (ja) 1999-06-11 2000-12-19 Matsushita Electric Ind Co Ltd 半導体薄膜およびその製造方法
JP2002033307A (ja) 2000-07-17 2002-01-31 Shibaura Mechatronics Corp プラズマ発生装置及び同装置を備えたプラズマ処理装置
JP2002371357A (ja) * 2001-06-14 2002-12-26 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置
TW521540B (en) * 2001-10-03 2003-02-21 Hau-Ran Ni An ECR plasma reactor system with multiple exciters
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP2004336019A (ja) * 2003-04-18 2004-11-25 Advanced Lcd Technologies Development Center Co Ltd 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
KR101195165B1 (ko) * 2003-11-14 2012-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
JP4393844B2 (ja) * 2003-11-19 2010-01-06 東京エレクトロン株式会社 プラズマ成膜装置及びプラズマ成膜方法
JP4659377B2 (ja) 2004-03-19 2011-03-30 株式会社 液晶先端技術開発センター 絶縁膜の形成方法
JP5013393B2 (ja) * 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
JP2006294422A (ja) * 2005-04-11 2006-10-26 Tokyo Electron Ltd プラズマ処理装置およびスロットアンテナおよびプラズマ処理方法
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4597792B2 (ja) 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
JP4777717B2 (ja) 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
US7301215B2 (en) * 2005-08-22 2007-11-27 Canon Kabushiki Kaisha Photovoltaic device
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5068458B2 (ja) * 2006-01-18 2012-11-07 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4978985B2 (ja) * 2006-03-30 2012-07-18 東京エレクトロン株式会社 プラズマ処理方法
JP5364293B2 (ja) * 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
US8207010B2 (en) * 2007-06-05 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591987A (en) * 1980-03-03 1997-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor MIS field effect transistor with semi-amorphous semiconductor material
JPS61241921A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd プラズマ処理装置
JPH02192720A (ja) * 1989-01-20 1990-07-30 Sanyo Electric Co Ltd 薄膜形成方法
JPH0613329A (ja) * 1992-06-25 1994-01-21 Canon Inc 半導体装置及び半導体製造装置及び製造方法
JP2001313257A (ja) * 2000-04-28 2001-11-09 Mitsubishi Heavy Ind Ltd 高品質シリコン系薄膜の製造方法
JP2003303698A (ja) * 2002-04-09 2003-10-24 Ntt Afty Corp Ｅｃｒプラズマ源およびｅｃｒプラズマ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009734A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2018181633A (ja) * 2017-04-14 2018-11-15 東京エレクトロン株式会社 プラズマ処理装置及び制御方法

Also Published As

Publication number Publication date
US8178398B2 (en) 2012-05-15
US20090029498A1 (en) 2009-01-29
KR20090012094A (ko) 2009-02-02
JP5216446B2 (ja) 2013-06-19
KR101512758B1 (ko) 2015-04-16

Similar Documents

Publication Publication Date Title
JP5216446B2 (ja) プラズマｃｖｄ装置及び表示装置の作製方法
US8368075B2 (en) Plasma CVD apparatus
TWI793890B (zh) 液晶顯示裝置
JP5542277B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
TWI447915B (zh) 半導體裝置的製造方法
JP5478380B2 (ja) プラズマ成膜装置
TWI601188B (zh) 製造微晶半導體膜的方法及製造半導體裝置的方法
TWI437642B (zh) 半導體裝置的製造方法
US8525170B2 (en) Thin film transistor and manufacturing method thereof
US9935183B2 (en) Multilayer passivation or etch stop TFT
US20070105402A1 (en) Film-forming method, method of manufacturing semiconductor device, semiconductor device, method of manufacturing display device, and display device
JP4018625B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
KR101752646B1 (ko) 미결정 반도체막 및 박막 트랜지스터의 제작 방법
KR20090054902A (ko) 반도체장치의 제조 방법
TWI497724B (zh) 薄膜電晶體及其製造方法
TW201001562A (en) Manufacturing method of thin film transistor
US9136354B2 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
JP2005252012A (ja) 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
CN111883582B (zh) 一种栅极、薄膜晶体管的制作方法和显示面板
WO2013132937A1 (ja) 薄膜トランジスタの製造方法、及び表示装置の製造方法
WO2012176410A1 (ja) 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板、並びに半導体膜の製造方法
JP2014011298A (ja) 表示素子の製造方法及び表示素子の製造装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

R150 Certificate of patent or registration of utility model

Ref document number: 5216446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees