KR101512758B1 - 표시장치 제조방법 - Google Patents

표시장치 제조방법 Download PDF

Info

Publication number
KR101512758B1
KR101512758B1 KR1020080070707A KR20080070707A KR101512758B1 KR 101512758 B1 KR101512758 B1 KR 101512758B1 KR 1020080070707 A KR1020080070707 A KR 1020080070707A KR 20080070707 A KR20080070707 A KR 20080070707A KR 101512758 B1 KR101512758 B1 KR 101512758B1
Authority
KR
South Korea
Prior art keywords
waveguide
semiconductor layer
plasma
microcrystalline semiconductor
layer
Prior art date
Application number
KR1020080070707A
Other languages
English (en)
Other versions
KR20090012094A (ko
Inventor
순페이 야마자키
야스유키 아라이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090012094A publication Critical patent/KR20090012094A/ko
Application granted granted Critical
Publication of KR101512758B1 publication Critical patent/KR101512758B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Plasma Technology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

퇴적법에 의해 형성되는 미(微)결정 반도체층의 성막 속도를 향상시키고, 미결정 반도체 TFT에 의해 구성되는 표시장치의 생산성을 향상시키는 것을 목적으로 한다. 병설된 다수의 도파관과 벽면으로 둘러싸인 처리실에 헬륨을 함유하는 반응성 기체를 공급하고, 처리실 내의 압력을 대기압 혹은 준대기압으로 유지하면서, 병설된 도파관 사이에 끼어진 공간에 마이크로파를 공급하여 플라즈마를 생성하고, 처리실 내에 배치된 기판 위에 미결정 반도체로 이루어지는 미결정 반도체층을 퇴적한다. 플라즈마는, 병설된 다수의 도파관의 대향하는 면에 슬릿을 형성하고, 이 슬릿을 통하여 처리실 내에 마이크로파를 공급하는 것에 의해 생성되어, 고밀도화를 도모할 수 있다. 플라즈마를 생성할 때의 압력은 대기압 혹은 준대기압이고, 대표적으로는, 1×102 Pa 이상 1×105 Pa 이하의 압력이 적용된다.
표시장치, 미결정 반도체층, 도파관, 처리실, 반응성 기체, 플라즈마

Description

표시장치 제조방법{Manufacturing method of display device}
본 발명은, 미(微)결정 반도체의 제조방법, 미결정 반도체 박막트랜지스터에 의해 구성되는 표시장치의 제조방법에 관한 것이다.
액정 디스플레이의 용도에서, 박막트랜지스터(이하, TFT라고도 기재한다)는 이미 널리 사용되고 있다. TFT는 전계효과 트랜지스터의 일종으로서, 채널을 형성하는 반도체가 박막으로 형성된다. 채널을 형성하는 반도체층이 아모르퍼스(amorphous) 실리콘으로 형성되는 것과 다결정 실리콘으로 형성되는 것이 있고, 전자(前者)는 액정 텔레비전 등의 대화면 패널에서 사용되고, 후자는 휴대 전화기의 모니터 화면 등 소형 고정밀의 용도로 사용되고 있다.
그런데, 미결정 실리콘은 아모르퍼스 실리콘과 함께, 예전부터 알려진 재료이고, 전계효과형 트랜지스터에 관한 것에 대해서는 1980년대에 보고되어 있다(예를 들어, 문헌 1 참조). 그러나, 오늘에 이르기까지 미결정 실리콘을 사용한 TFT는 아모르퍼스 실리콘 트랜지스터와 다결정 실리콘 트랜지스터 사이에 묻혀 실용화가 늦어지고 있다. 미결정 실리콘은, 학회 레벨에서 보고되어 있다(예를 들어, 문헌 2 참조).
[문헌 1] 미국 특허 제5,591,987호
[문헌 2] 토시아키 아라이(Toshiaki Arai) 외, SID 07 다이제스트(SID 07 DIGEST), 2007, p. 1370∼1373
미결정 실리콘막은, 실란 등의 수소화 규소 기체를 수소로 다량 희석하여, 플라즈마를 이용한 화학적 기상 성장법(플라즈마 CVD법)에 의해 형성된다. 이 경우, 성막 조건을 최적화하여도 미결정 실리콘막을 성막하는 속도는 0.1 nm/초 이하였다. 대략 100 nm 이상의 막 두께를 필요로 하는 TFT에서, 이러한 성막 속도가 늦은 공정을 채용하는 것은 실용적이지 않았다. 즉, 아모르퍼스 실리콘 TFT에 비하여 생산성이 나쁘다는 문제가 있었다.
본 발명은 이와 같은 문제를 해결하는 것으로서, 기상 성장법으로 형성되는 미결정 반도체층의 성막 속도를 향상시카고, 미결정 반도체로 형성된 TFT에 의해 구성되는 표시장치의 생산성을 향상시키는 것을 목적으로 한다. 또한, 본 발명은, 미결정 반도체로 형성된 TFT를 생산하는 제조장치를 제공하는 것을 목적으로 한다.
병설된 다수의 도파관과 벽면으로 둘러싸인 처리실에 헬륨을 함유하는 반응성 기체를 공급하는 수단 등을 구비한 제조장치에 있어서, 헬륨을 함유하는 반응성 기체를 공급하고, 처리실 내의 압력을 대기압 혹은 준대기압으로 유지하면서, 병설된 도파관 사이에 끼어진 공간에 마이크로파를 공급하여 플라즈마를 생성하고, 처리실 내에 배치된 기판 위에 미결정 반도체로 이루어지는 미결정 반도체층을 퇴적한다. 반응성 기체에는, 헬륨에 더하여, 반도체 재료 가스나 희석 가스가 포함된다.
병설된 다수의 도파관의 대향하는 면에 슬릿이 형성되고, 이 슬릿을 통하여 처리실 내에 마이크로파가 공급됨으로써 플라즈마가 생성된다. 이와 같이 생성된 플라즈마는 안정한 것이다. 플라즈마를 생성할 때 처리실의 압력은 대기압 혹은 준대기압이고, 대표적으로는, 1×102 Pa 이상 1×105 Pa 이하(1 Torr 이상 760 Torr 이하)의 압력이 적용된다. 안정화를 도모한 플라즈마를 사용함으로써, 1×102 Pa 이상 1×105 Pa 이하(1 Torr 이상 760 Torr 이하)의 압력으로 수소와 수소화 규소 기체 혹은 할로겐화 규소 기체를 반응시켜, 미결정 반도체층을 형성한다. 병설된 도파관 사이에 끼어진 공간에 안정적으로 고밀도의 플라즈마를 생성할 수 있기 때문에, 본 발명의 미결정 반도체층을 대략 1×102 Pa 이상 1×105 Pa 이하의 압력이어도 안정적으로 형성할 수 있다.
미결정 반도체층은 반도체막 중에 미소한 결정 구조를 포함하고, 자유 에너지적으로 안정한 제3 상태를 가지는 반도체이고, 단거리 질서와 격자 왜곡을 가지는 결정질의 것이다. 이 결정은 대략 2 nm∼100 nm의 사이즈를 가지고 있다. 이 결정은 전자 현미경에서는 기둥 형상 혹은 원추 형상으로 관측될 수 있다. 미결정 반도체층은 격자 왜곡을 가지고, 예를 들어, 미결정 실리콘막을 라만 분광법으로 관측하면, 단결정 실리콘의 520.7 cm-1과 비정질 실리콘의 480 cm-1 사이이고, 대표적으로는 514 cm-1과 519 cm-1 사이에 라만 피크가 보이고, 격자 왜곡을 가지는 것을 알 수 있다. 또한, 미결합수(댕글링 본드(dangling bond))를 보상하도록 수소 또는 할로겐을 포함시키면 좋다. 수소 또는 할로겐은 적어도 1 원자% 또는 그 이상 포함시킨다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스를 포함시켜 격자 왜곡을 더욱 조장시킨 미결정 반도체도 있다.
미결정 반도체의 성막시의 압력을 대기압 혹은 준대기압으로 하여 안정한 마이크로파 플라즈마를 생성함으로써, 성막 속도를 저하시키지 않고 미결정 반도체를 제조할 수 있다. 그와 같은 미결정 반도체층으로 TFT를 제조할 수 있다. 미결정 반도체층으로 채널이 형성되는 TFT는 아모르퍼스 실리콘 TFT에 비해 전기적 특성이 우수하다. 본 발명에 의하면, 미결정 반도체층으로 채널이 형성되는 TFT로 표시장치를 제조할 때에도, 생산성을 해치지 않는다. 본 발명의 미결정 반도체층은 종래와 비교하여 50배 정도의 퇴적 속도로 형성할 수 있다.
본 발명의 실시형태에 대하여 도면을 사용하여 이하에 설명한다. 그러나, 본 발명은 이하의 설명에 한정되는 것은 아니고, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그의 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 이하에 설명하는 본 발명의 구성에서, 같은 것을 가리키는 부호는 다른 도면 간에 공통으로 사용한다.
(멀티체임버(multi-chamber) 마이크로파 플라즈마 CVD 장치의 일 구성례)
미(微)결정 반도체층은 플라즈마 CVD법에 의해 형성된다. 본 실시형태에서는, 미결정 반도체층의 성막 조건으로서, 대기압 혹은 준대기압의 압력이 적용된다. 이 압력으로서 대표적인 범위는 1×102 Pa 이상 1×105 Pa 이하(1 Torr 이상 760 Torr 이하)이다. 이 압력으로 생성되는 플라즈마는 전자 밀도가 1×1011 cm-3 이상 1×1013 cm-3 이하이고, 전자 온도가 O.2 eV 이상 2.0 eV 이하(보다 바람직하게는 0.5 eV 이상 1.5 eV 이하) 정도인 것을 사용하는 것이 바람직하다. 전자 밀도가 높고 전자 온도가 낮은 플라즈마를 이용하면 플라즈마 데미지(damage)가 적기 때문에, 결함이 적은 양질의 미결정 반도체층을 형성할 수 있다.
이와 같은 플라즈마를 생성하기 위하여, 바람직하게는 마이크로파 전력이 플라즈마 CVD 장치의 처리실에 공급된다. 액정용의 유리 기판과 같은 대면적의 마더(mother) 유리 기판에 대해서도, 고밀도의 플라즈마를 작용시키기 위하여, 처리실에는 도파관에 의해 마이크로파 전력이 공급되면 좋다. 처리실의 구성으로서, 도파관은 다수 병설되고, 도파관에는 슬릿이 형성된다. 슬릿은 서로 인접한 도파관이 대향하는 면에 마이크로파가 누설하도록 형성된다. 병설된 도파관 사이에 끼어진 공간에 마이크로파를 공급하여 플라즈마를 생성하고, 수소와, 희석된 수소화 규소 기체 혹은 할로겐화 규소 기체에 작용시킴으로써 미결정 반도체층을 성막할 수 있다. 이하에 미결정 반도체층을 성막하는데 적합한 장치의 일례를 나타낸다.
도 1은 다수의 처리실을 구비한 멀티체임버 마이크로파 플라즈마 CVD 장치의 일례를 나타낸다. 이 장치는 공통실(306)과, 로드(load)/언로드(unload)실(301), 제1 처리실(302), 제2 처리실(303), 제3 처리실(304)을 구비한 구성으로 되어 있다. 플라즈마 CVD 장치는, 로드/언로드실(301)의 카세트(308)에 장전된 소자 기판이 공통실(306)의 반송 기구(309)에 의해 각 처리실에 반출입되는 매엽(枚葉)식의 구성으로 된다. 공통실(306)과 각 실 사이에는 게이트 밸브(307)가 구비되어, 각 처리실에서 행해지는 처리가 서로 간섭하지 않도록 구성되어 있다. 각 처리실은 형성하는 박막의 종류에 따라 구분되어 있다. 예를 들어, 제1 처리실(302)에서는 게이트 절연막 등의 절연막을 성막하고, 제2 처리실(303)에서는 채널을 형성하는 미결정 반도체층을 성막하고, 제3 처리실(304)에서는 소스 및 드레인을 형성하는 일 도전형의 불순물 반도체층을 성막한다. 물론, 처리실의 수는 이것에 한정되는 것은 아니고, 필요에 따라 임의로 증감할 수 있다. 또한, 상술한 바와 같이, 하나의 처리실에서 하나의 막을 성막하도록 해도 좋고, 하나의 처리실에서 다수의 막을 성막하도록 구성하여도 좋다.
각 처리실 내는 불활성 가스 또는 질소 가스로 치환되고, 대략 1×102 Pa 이상 1×105 Pa 이하의 압력으로 반응 가스가 흐를 수 있게 하도록, 가스 공급 수단(312)과 배기 수단(310)이 접속되어 있다. 본 장치에 의한 성막은 대기압 혹은 준대기압에서 행해지므로, 배기 수단(310)은 흡인 배기 능력이 높은 것이 바람직하다. 배기 수단(310)과 각 처리실과의 사이에는 개폐 제어 밸브(311)가 설치되어 있고, 이것에 의해 배기 속도를 제어할 수도 있다.
가스 공급 수단(312)은 실린더(313), 밸브(314), 유량 제어 기기(315) 등으 로 구성되어 있고, 실린더(313)에는 반도체 재료 가스 혹은 희가스 등 공정에 사용하는 처리용 가스 등이 충전되어 있다. 희가스로서 헬륨을 사용한 경우, 플라즈마를 안정하게 발생시킬 수도 있다. 가스 공급 수단(312g)은 제1 처리실(302)에 접속되고, 게이트 절연막을 성막하기 위한 처리용 가스를 공급한다. 가스 공급 수단(312i)은 제2 처리실(303)에 접속되고, 채널을 형성하는 i형 반도체층용의 가스를 공급한다. 가스 공급 수단(312n)은 제3 처리실(304)에 접속되고, 소스 및 드레인을 형성하는 n형 반도체층용의 가스를 공급한다. 가스 공급 수단(312h)은 수소를 공급하고, 가스 공급 수단(312f)은 처리실 내의 세정에 사용하는 에칭 가스를 공급하는 계통이며, 이들은 각 처리실 공통의 라인으로서 구성되어 있다.
각 처리실에는 플라즈마 발생 수단(305)이 설치되어 있다. 플라즈마 발생 수단(305)은 처리실 내에서 플라즈마를 발생시키는 발진기를 포함한다. 예를 들어, 마이크로파 전원, 마이크로파 증폭기, 마이크로파를 처리실까지 유도하는 도파관 등으로 구성된다. 플라즈마 발생 수단(305)은 각 처리실에서 하나 또는 다수 설치되어 있다. 플라즈마 발생 수단(305)은, 피처리 기판의 면적에 대하여 성막되는 피막의 균일성을 유지하기 위해 필요한 수만큼 설치하면 좋다.
도 2는 처리실의 일례를 설명하는 단면도이다. 처리실은 처리 용기(316)와 덮개(317) 등으로 이루어진다. 처리 용기(316)는 벽면을 가지고 있고, 덮개(317)는 병설된 다수의 도파관(321)을 가지고 있다. 처리 용기(316)와 덮개(317)와의 밀폐 구조에 의해 압력을 대략 1×102 Pa 이상 1×105 Pa 이하로 유지할 수 있다. 처리 용기(316)는, 예를 들어, 스텐인리스 강(剛), 알루미늄 등의 금속으로 형성되어 있다. 덮개(317)와 처리 용기(316)에 의해 밀폐 공간이 형성되는 처리실 내는 불활성 가스 또는 질소 가스로 치환 가능하게 되도록 가스 공급 수단(312)이 설치되어 있다. 이 처리실에 접속되는 배기 수단(310)에 의해 처리실에 공급한 가스를 배출할 수 있다. 처리실 내는 분위기를 치환하기 위해 진공 배기하도록 하여도 좋고, 그 경우, 배기 수단(310)을 진공 펌프로 구성하여도 좋다.
처리 용기(316)의 내부에는, 기판 등의 피처리체를 배치하는 서셉터(susceptor)(318)가 설치되어 있다. 서셉터(318)는 질화알루미늄, 질화규소, 탄화규소 등의 세라믹스재로 구성되어 있다. 서셉터(318)의 내부에는, 히터(319)가 설치되어 있다. 히터(319)는 히터 전원(320)에 접속되어 있다. 히터(319)는 서셉터(318)에 묻혀 있고, 히터 전원(320)으로부터 전력이 공급됨으로써 발열하고, 서셉터(318)에 배치된 기판을 소정의 온도로 유지한다.
덮개(317)는 처리 용기(316)의 상부를 밀폐한다. 덮개(317)에 포함되는 도파관(321)은 다수가 나란히 설치되고, 빗살 형상으로 돌출하여 있다. 도파관(321)은 마이크로파 전원(322)에 연결되어 있다. 도파관(321)에는 슬릿(323)이 마련되에, 거기로부터 마이크로파가 누설하도록 되어 있다. 누설한다는 것은, 슬릿(323)이 마이크로파를 투과하는 유전체판(324)으로 막혀 있고, 그 유전체판(324)을 통하여 마이크로파가 공급되는 상태를 말한다. 유전체판(324)은 도파관(321) 내로 처리용 가스가 흘러 들어가지 않도록 슬릿(323)을 막고 있고, 석영 등으로 형성되어 있다. 유전체판(324)은, 플라즈마를 균일하게 발생시키기 위해 도파관(321)의 중 앙에 배치되어 있다. 슬릿(323)의 위치는 도파관(321)의 측면, 즉, 병설된 도파관이 서로 대향하는 측에 마련되어 있고, 슬릿도 서로 대향하고 있다.
가스 공급 수단(312)은, 처리용 가스(반응성 기체)가 충전된 실린더(313), 밸브(314), 유량 제어 기기(315) 등으로 구성되어 있다. 유량 제어 기기(315)로 유량이 조정된 처리용 가스는 처리 용기(316) 내에 공급된다. 실린더(313)는 미결정 반도체의 성막에 필요한 처리용 가스가 충전되어 있다. 성막에 필요한 처리용 가스로서는, 수소 혹은 불소, 또는 헬륨 혹은 아르곤 등의 희가스와, 실란 혹은 디실란 등의 반도체 재료 가스가 포함된다. 처리 용기(316)에는 가스 공급 노즐(325)과 가스 공급 노즐(326)이 있고, 이들 노즐로부터 처리용 가스가 처리 용기(316) 내로 흐르는 구성으로 되어 있다. 예를 들어, 가스 공급 노즐(325)에는 수소 혹은 불소, 또는 헬륨 혹은 아르곤 등의 희가스를 공급하여, 마이크로파가 공급되는 유전체판(324)의 근방에서 고밀도 라디칼을 생성시킨다. 고밀도 라디칼에 의해, 피처리 기판의 미결정 반도체 성장 표면에서의 표면 반응을 촉진시킨다. 가스 공급 노즐(326)에는 피막 퇴적용의 반도체 재료 가스를 공급한다. 이와 같이, 가스의 공급 경로를 분리함으로써, 유전체판(324)에의 피막의 퇴적을 억제할 수 있다. 성막 단계에서는, 가스 공급 노즐(325)로부터 수소 혹은 불소, 또는 헬륨 혹은 아르곤 등의 희가스를 계속 공급하여도 좋다.
마이크로파는 유전체판(324)을 통하여 처리실 내에 공급된다. 도파관(321)들을 2 mm 이상 10 mm 이하의 좁은 간격으로 병설하고, 도파관들의 대향하는 면에 슬릿(323)을 마련함으로써, 도파관(321)들 사이에 끼어진 공간에 고밀도 플라즈마 를 생성할 수 있다. 예를 들어, 유전체판(324)의 표면에서 전파하는 표면파를 이용하여 표면파 플라즈마를 형성하면, 고밀도로 균일한 플라즈마를 형성할 수 있다. 이 경우, 도파관(321)들 사이에 끼어진 좁은 공간, 즉, 상기 좁은 간격에 플라즈마를 형성하므로, 대략 1×102 Pa 이상 1×105 Pa 이하의 압력에서도 안정적으로 플라즈마를 형성할 수 있다. 도파관의 간격은 2 mm 이상 10 mm 이하의 범위에서, 상기 압력이 높을수록 좁고, 상기 압력이 낮을수록 넓게 할 수 있다.
도파관(321)들 사이에 끼어진 공간에는, 플라즈마 발생기(327)가 설치되어 있다. 플라즈마 발생기(327)는 도파관(321)들 사이에 끼어진 공간에 도파관(321)을 따라 다수 구비되어 있다. 플라즈마 발생기(327)는, 도파관(321)에 접속되는 것과는 다른 마이크로파 전원(328)에 접속되어 있다. 마이크로파 전원(328)과 플라즈마 발생기(327) 사이에는 전력 증폭기(329)가 설치되어 있다. 플라즈마 발생기(327)는 도파관(321)에 마이크로파 전력을 투입하여 방전을 개시할 때 작동되고, 플라즈마 생성의 계기를 만들기 위해 사용된다.
플라즈마 발생기(327)에는 플라즈마 상태를 진단하는 플라즈마 모니터 기능이 구비되어 있고, 그의 출력값이 전력 증폭기(329)에 입력된다. 플라즈마 상태를 진단하는 방법으로서는, 예를 들어, 랭뮤어 프로브(Langmuir probe) 등이 사용되고, 전자 밀도나 전자 온도 등을 검출한다. 제어 회로(330)에는, 처리실에 설치된 다수의 플라즈마 발생기(327)에 의해 모니터된 플라즈마의 측정값이 입력되고, 그 값으로부터 처리실 내의 플라즈마의 밀도가 균일하게 되도록, 전력 증폭기(329) 각 각에 증폭율을 바꾸는 개별의 제어 신호를 출력한다. 따라서, 플라즈마 점핑(jumping) 현상이라고 불리고, 플라즈마의 고밀도 영역이 방전 공간 내에서 유동(遊動)하는 현상을 억제하는데 유효하다.
본 실시형태의 마이크로파 플라즈마 CVD 장치는, 도파관을 다수로 분할하여 병설함으로써 기판 사이즈의 대형화에 대해서도 균일한 플라즈마를 생성할 수 있다. 기판 사이즈로서는, 액정 유리로 제1 세대라고 불리는 300 mm×400 mm로부터, 제3 세대의 550 mm×650 mm, 제4 세대의 730 mm×920 mm, 제5 세대의 1000 mm×1200 mm, 제6 세대의 2450 mm×1850 mm, 제7 세대의 1870 mm×2200 mm, 제8 세대의 2000 mm×2400 mm 등으로 대표되는 각종 기판 사이즈에 유연하게 대응할 수 있다.
도 3은 이와 같은 처리실의 덮개(317)와 도파관(321)의 구성을 나타내는 사시도이다. 도파관들이 2 mm 이상 10 mm 이하의 좁은 간격으로 나란히 설치됨으로써, 이들 사이에 끼어진 가는 홈 형상의 공간이 형성되어 있다. 병설되는 도파관(321)들의 대향하는 면에 슬릿(323)을 막는 유전체판(324)이 설치되고, 거기로부터 마이크로파가 누설하여 플라즈마를 생성한다. 플라즈마 발생기(327)는 병설되는 도파관(321)들 사이의 가는 홈 형상의 공간을 따라 다수 설치되어 있다.
도 4는 덮개(317)의 구성을 나타내는 평면도이다. 덮개(317)에는 도파관(321)이 다수 병설되어 있다. 도파관(321)에는 슬릿(323)이 마련되고, 거기로부터 마이크로파가 누설하도록 되어 있다. 슬릿(323)의 위치는 병설되는 도파관(321)들이 대향하는 측에 마련되어 있다. 슬릿(323)은 도파관(321) 내로 처리용 가스가 흘러 들어가지 않도록, 마이크로파를 투과하는 유전체판(324)에 의해 막혀 있다. 피처리 기판의 면적이 큰 경우에도, 다수의 도파관(321)을 병설시키고, 그들 사이에 끼어진 공간에 마이크로파 방전을 생성함으로써 플라즈마 밀도의 균일화를 도모할 수 있다. 또한, 이 공간에는, 병설된 도파관(321)의 간격보다 넓은 간격이 되도록 플라즈마 발생기(327)를 다수 설치하고, 전력 증폭기(329) 및 제어 회로(330)에 의해 플라즈마 발생기(327)를 제어하여 플라즈마 안정화와 플라즈마 밀도의 균일화를 도모하고 있다. 이러한 구성에 의해, 본 장치에서는 730 mm×920 mm의 유리 기판, 혹은 한 변이 1 m를 넘는 사이즈의 유리 기판에 대하여 처리를 행할 수 있다.
도 5는 플라즈마 발생기(327)의 일 구성예를 나타낸다. 가스 노즐(331)이 가스 공급 수단(312)에 접속되어 있다. 가스 노즐(331)의 외측에는, 마이크로파 전력이 공급되는 방전용 전극(332)이 설치되어 있다. 석영 등으로 된 가스 노즐(331)에는 헬륨 등, 방전 개시 전압이 낮은 비퇴적성 가스가 공급되고, 방전용 전극(332)에 전력이 인가됨으로써, 무전극 방전이 행해진다. 가스 노즐(331) 중에서 생성한 플라즈마는 노즐의 외측까지 확산된다. 이 플라즈마 발생기(327)를 처리실에 설치함으로써, 여기서 생성된 플라즈마가 방전 개시의 계기가 된다. 프로브(333)는 플라즈마 진단용으로 준비되어 있는 것이고, 예를 들어, 랭뮤어 프로브가 적용된다. 이 모니터값은 전력 증폭기(329)를 통하여 제어 회로(330)에 입력된다.
도 6은, 단일 체임버에서 게이트 절연층으로부터 반도체층까지를 연속하여 성막하는 마이크로파 플라즈마 CVD 장치의 일례를 나타낸다. 제1 처리실(302)과 로드/언로드실(301) 등의 다른 구성은 도 1과 같다.
제1 처리실(302)은 불활성 가스 또는 질소 가스로 치환되고, 대략 1×102 Pa 이상 1×105 Pa 이하의 압력으로 반응 가스가 흐르게 될 수 있도록 가스 공급 수단(312)과 배기 수단(310)이 접속되어 있다. 가스 공급 수단(312)은 실린더(313), 밸브(314), 유량 제어 기기(315) 등으로 구성되어 있다. 실린더(313)에는, 반도체 재료 가스 혹은 희가스 등이 충전되어 있다. 가스 공급 수단(312g)은 제1 처리실(302)에 접속되고, 게이트 절연층 형성용의 가스를 공급한다. 가스 공급 수단(312i)도 제1 처리실(302)에 접속되고, 채널 형성 영역을 구성하는 i형 반도체층용의 가스를 공급한다. 가스 공급 수단(312n)도 제1 처리실(302)에 접속되고, 소스 및 드레인을 구성하는 n형 반도체층용의 가스를 공급한다. 가스 공급 수단(312h)은 수소를 공급하고, 가스 공급 수단(312f)은 처리실 내의 클리닝에 사용하는 에칭 가스를 공급하는 계통이며, 이들은 각 처리실 공통의 라인으로서 구성되어 있다.
처리실에는 플라즈마 발생 수단(305)이 제공되어 있다. 플라즈마 발생 수단(305)은 처리실 내에서 플라즈마를 발생시키는 발진기를 포함한다. 예를 들어, 마이크로파 전원, 마이크로파 증폭기, 마이크로파를 처리실까지 유도하는 도파관 등으로 구성된다. 플라즈마 발생 수단(305)은 처리실에 하나 또는 다수 설치되어 있다. 플라즈마 발생 수단(305)은 피처리 기판의 면적에 대하여 성막되는 피막의 균일성을 유지하기 위해 필요한 수만큼 설치하면 좋다.
이와 같은 구성의 플라즈마 CVD 장치에 의해서도, 기판이 배치된 처리실 내에 반응성 기체를 공급하고, 기판과 대략 평행하게 대향 배치된 도파관에 마련된 슬릿을 통하여 처리실 내에 마이크로파를 공급한다. 그리고, 플라즈마가 생성되어, 기판 위에 미결정 반도체층을 형성할 수 있다. 하나의 처리실에서 게이트 절연층과 미결정 반도체층을 적층 형성하는 경우에는, 미결정 반도체층의 형성 전에 방전을 멈추고 SiH4 가스에 의한 처리실 내 세정(플러싱(flushing))을 행하여도 좋다. 플러싱에 의해, 처리실 내에 잔류하는 산소, N2O 등의 잔류 불순물을 효과적으로 제거할 수 있다.
상기 구성의 플라즈마 CVD 장치를 사용하여 미결정 반도체의 성막을 하는 경우에는, 처리실 내에서 플라즈마를 발생시킬 때 헬륨을 사용하는 것이 바람직하다. 즉, 플라즈마를 발생시키는 전력을 공급하기 전에 헬륨을 공급하는 것이 바람직하다. 헬륨은 모든 기체 중에서 가장 높은 24.5 eV의 이온화 에너지를 가지지만, 그 이온화 에너지보다 조금 낮은 약 20 eV의 준위에서 준안정 상태를 가지므로, 방전 지속 중에 이온화하는 에너지에는 그 차이인 약 4 eV만이 필요하게 되어, 안정한 방전을 지속할 수 있다. 또한, 방전 개시 전압도 모든 기체 중에서 헬륨이 가장 낮은 값을 나타낸다. 이러한 특성으로부터, 대기압 혹은 준대기압에서의 방전으로, 헬륨은 플라즈마를 안정적으로 유지할 수 있다. 또한, 균일한 플라즈마를 형성할 수 있으므로, 미결정 반도체층을 퇴적하는 기판의 면적이 커지더라도 균일한 막을 퇴적할 수 있다.
미결정 반도체층은 실란(불순물을 가지는 미결정 반도체로 하는 경우에는, 실란에 더하여 도핑 가스를 사용한다)과 수소 및/또는 희가스를 혼합하여 고밀도 플라즈마에 의해 성막한다. 실란은 수소 및/또는 희가스로 10배에서 2000배로 희석된다. 이와 같은 희석에 사용하는 가스를 희석 가스라고도 부른다. 따라서, 다량의 수소 및/또는 희가스가 필요하게 되기 때문에, 미결정 반도체의 성막시에 공급한 가스는 회수하여 재이용하면 좋다. 도 7은 플라즈마 CVD 장치에 적용하는 가스 정제 순환 장치(334)의 일례를 나타낸다.
가스 정제 순환 장치(334)로서는, 실란 등의 반도체 재료 가스를 회수 정제 하는 것과, 헬륨 등의 희가스를 회수 정제하는 것이 있다. 가스 정제 순환 장치(334)는 제1 처리실(302), 제2 처리실(303), 제3 처리실(304) 각각에 설치될 수 있다. 제1 처리실(302)에 가스 정제 순환 장치(334)가 접속되는 경우를 설명하면, 제1 처리실(302)의 처리용 가스는 순환기(circulator) 등으로 구성되는 배기 수단(310)으로부터, 사용이 끝난 가스로서 배출된다. 배기 수단(310)으로부터 배출되는 사용이 끝난 가스는, 그 가스에 포함된 미립자가 필터(335)에 의해 제거된 후 회수 가스 용기(336)에 축적된다. 회수 가스 용기(336)에 축적된 후에는, 그 가스가 승압기(337)에 의해 승압되고, 분리기(338)에 의해 헬륨 등의 희가스만을 분리한다. 분리기(338)의 구성으로서는, 막 분리, 흡착 분리, 흡수 분리, 심랭(cryogenic) 분리 방식 등이 적용된다. 분리 정제된 가스는 충전 용기(339)에 축적된다. 충전 용기(339)에 축적된 가스는 압력 조정기(340)에 의해 소정의 압력으로 조정되고, 가스 공급 수단(312)의 유량 제어 기기(315)의 상류 측에 공급된 다. 이와 같이 하여 가스를 재이용함으로써, 미결정 반도체에 필요한 가스의 소비량을 삭감할 수 있다. 즉, 헬륨 등의 희가스를 재이용함으로써, 표시장치의 제조에 관한 전(全) 에너지의 소비량을 저감할 수 있고, 이산화탄소의 배출량을 삭감할 수 있다.
본 형태의 마이크로파 플라즈마 CVD 장치에 의하면, 미결정 반도체층을 대면적 기판에 균질하게 퇴적하는 것이 가능하다. 이하, 표시장치의 제조공정의 대략에 대하여 설명한다.
[실시형태 1]
미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 도면을 참조하여 설명한다. 도 8, 도 9, 도 10, 도 11은 화소의 평면도를 나타내고, 이들 도면 중에 나타내는 A-B 절단선에 대응하는 단면도를 도 12, 도 13, 도 14, 도 15, 도 16에 나타낸다. 이하의 설명에서는 이들 평면도와 단면도를 적절히 참조하면서 설명한다.
(1) 게이트 전극 및 용량 전극의 형성
TFT가 제조되는 소자 기판(100)으로는, 유리 기판 등의, 절연 표면을 가지는 평판 형상의 기판이 적용된다. 소자 기판(100)에는, 게이트 전극층(102)과 용량 전극층(104)이 형성된다(도 8, 도 12).
게이트 전극층(102)과 용량 전극층(104)은 금속재료로 형성된다. 금속재료로서는, 알루미늄, 크롬, 티탄, 탄탈, 몰리브덴, 구리 등이 적용된다. 게이트 전극층(102)과 용량 전극층(104)의 바람직한 예는, 알루미늄 또는 알루미늄과 배리어 금속의 적층 구조체에 의해 형성된다. 배리어 금속으로서는, 티탄, 몰리브덴, 크롬 등의 고융점 금속이 적용된다. 배리어 금속은 알루미늄의 힐록 방지, 산화 방지를 위해 제공하는 것이 바람직하다.
(2) 게이트 절연층, 미(微)결정 반도체층, 불순물 반도체층의 형성
게이트 전극층(102)과 용량 전극층(104)을 형성한 후, 게이트 절연층(106), 미결정 반도체층(108), 불순물 반도체층(110)을 소자 기판(100) 위에 형성한다(도 13). 이들 층은, 도 1 내지 도 7에서 설명한 플라즈마 CVD 장치를 사용함으로써, 각층 계면을 대기에 노출시키지 않고 연속하여 적층시키는 것이 가능하다.
게이트 절연층(106)은, 질화규소, 산화규소, 질화산화규소, 산화질화규소, 질화알루미늄, 질화산화알루미늄 등의 절연 재료로 형성한다. 먼저, 도 1에서 나타내는 바와 같은 구성의 처리실에, 게이트 전극층(102)과 용량 전극층(104)이 형성된 소자 기판(100)을 반송한다. 그리고, 이 처리실에 헬륨을 함유하는 반응성 기체를 공급하고, 처리실 내의 압력을 대기압 혹은 준대기압으로 유지하면서, 대기압 혹은 준대기압에서 마이크로파 전력의 공급에 의해 생성되는 플라즈마에 의해 게이트 절연층(106)의 형성을 행한다. 또한, 처리실의 내측에는, 질화규소막 또는 산화규소막 등, 게이트 절연층(106)과 같은 종류 혹은 유사한 종류의 막을 코팅해 두어도 좋다. 그것에 의해, 처리실 내벽으로부터의 탈가스의 비율이 저감하여, 금속 불순물 등의 오염을 방지할 수 있다.
이와 같이 형성되는 게이트 절연층(106)으로서는, 예를 들어, 게이트 전극층(102) 및 용량 전극층(104) 위에 제 1 게이트 절연층(106a)으로서 질화규소층(또 는 질화산화규소층)을 형성하고, 그 위에 제2 게이트 절연층(106b)으로서 산화규소층(또는 산화질화규소층)을 형성한다. 이와 같이 게이트 절연층(106)을 다수의 층에서 형성함으로써, 다수의 기능을 게이트 절연층(106)에 부여할 수 있다. 즉, 제1 게이트 절연층(106a)으로서 질화규소층(또는 질화산화규소층)을 형성함으로써, 소자 기판(100)으로부터의 불순물 확산을 방지하고, 게이트 전극층(102) 등의 산화 방지를 도모할 수 있다. 또한, 게이트 전극층(102)으로서 알루미늄을 사용하는 경우에는, 알루미늄의 힐록을 방지할 수 있다. 제2 게이트 절연층(106b)으로서 산화규소층(또는 산화질화규소층)을 형성함으로써, 반도체층과의 밀착성을 높이고, 제1 게이트 절연층(106a)의 응력 왜곡의 영향을 완화한다. 제1 게이트 절연층(106a)은 10 nm∼100 nm, 제2 게이트 절연층(106b)은 50 nm∼150 nm의 두께로 형성하는 것이 바람직하다.
또한, 산화질화규소막이란, 질소보다 산소의 함유량이 많은 것으로서, 예를 들어, 농도 범위로서 산소가 55∼65 원자%, 질소가 1∼20 원자%, Si가 25∼35 원자%, 수소(및/또는 OH기)가 0.1∼10 원자%의 범위로 포함되는 것을 말한다. 또한, 질화산화규소막이란, 그의 조성으로서 산소보다 질소의 함유량이 많은 것으로서, 예를 들어, 농도 범위로서 산소가 15∼30 원자%, 질소가 20∼35 원자%, Si가 25∼35 원자%, 수소(및/또는 OH기)가 15∼25 원자%의 범위로 포함되는 것을 말한다.
미결정 반도체층(108)은 처리실 내에 배치된 소자 기판(100)의 게이트 절연층(106) 위에 형성된다. 그때, 처리실에 헬륨을 함유하는 반응성 기체를 공급하고, 처리실 내의 압력을 대기압 혹은 준대기압으로 유지하면서, 병설된 도파관들 사이에 끼어진 공간에 마이크로파를 공급하여 플라즈마를 생성시킨다. 반응성 기체에는, 수소와 수소화 규소 기체 혹은 할로겐화 규소 기체가 포함된다.
미결정 반도체층(108)은, 반응성 기체에 포함되는 수소화 규소 기체인 실란을 마이크로파(대표적으로는 2.45 GHz)의 전자(電磁) 에너지에 의해 플라즈마화하여, 반응 생성물을 퇴적시킴으로써 형성된다. 대표적인 수소화 규소 기체로서는, SiH4 또는 Si2H6가 있다. 그 외에, 할로겐화 규소 기체 혹은 할로겐 수소화 규소 기체로서 SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용할 수 있다. 기판의 가열 온도는 100℃∼400℃(바람직하게는, 200℃∼350℃)로 하면 좋다. 미결정 반도체층(108)의 두께는 50 nm∼500 nm(바람직하게는 100 nm∼250 nm)의 두께로 하면 좋다. 또한, 처리실의 내측에는, 미결정 반도체층(108)과 같은 종류 혹은 유사한 종류의 막을 코팅하여 두어도 좋다. 미결정 반도체층(108)을 규소로 형성하는 경우, 규소막 등을 코팅한다. 그것에 의해, 처리실의 내벽으로부터의 탈가스의 비율이 저감하여, 금속 등의 불순물에 의한 오염을 방지할 수 있다. 또한, 플라즈마를 생성하기 전에, 미결정 반도체층의 반도체 재료 가스, 예를 들어, SiH4 가스를 흘려 처리실 내의 잔류 산소, 수분 등과 반응시켜, 청정도를 높이는 처치를 행하는 것이 바람직하다.
이 수소화 규소 기체 등을 희석 가스로 희석하여 사용함으로써, 미결정의 형성을 용이한 것으로 할 수 있다. 희석 가스에는, 수소, 희가스(헬륨, 아르곤, 크립톤, 네온), 및 할로겐 기체(불소, 염소 등) 중 어느 하나, 또는 이들을 조합하여 사용할 수 있고, 또한, 희가스인 헬륨, 아르곤, 크립톤, 네온은 다수 조합하여 사용할 수도 있다. 희석율은 10배∼2000배의 범위에서 반도체 재료 가스를 희석하는 것이 바람직하다. 플라즈마를 생성하는 압력은 대기압 혹은 준대기압(1×102 Pa 이상 1×105 Pa 이하)에서 행하면 좋다. 이와 같은 압력에서 플라즈마를 생성하면, 기상(氣相) 중에서 라디칼 반응이 진행하고, 미결정 반도체층에서의 표면 반응과 더불어 성막 속도가 향상된다. 또한, 기상 중에서의 라디칼 반응에 의해 미결정핵이 생성됨으로써, 초기 단계인 게이트 절연층(106) 위의 피형성면으로부터 미결정성 층을 퇴적할 수 있다. 즉, 미결정 반도체층(108)의 퇴적 초기 단계에서 비정질층이 형성되는 것을 극력 방지하는 것이 가능하게 된다. 성막 중에, 마이크로파를 1 kHz∼100 kHz의 펄스 방전으로 함으로써, 기상 중에서의 라디칼 반응은 제어되고 기상 중에서 입자가 생성되는 등의 이상(異常) 성장을 억제할 수 있어 바람직하다. 이와 같이 형성되는 미결정 반도체층은 종래와 비교하여 50배 정도의 퇴적 속도를 달성할 수 있다.
플라즈마를 생성하기 위해서는 1 GHz∼5 GHz, 대표적으로는 2.45 GHz의 전자파를 공급하면 좋다. 기판 가열 온도는 500℃ 이하가 바람직하고, 100℃∼400℃의 기판 가열 온도가 추천된다. 또한, 반도체 재료 가스 중에 CH4, C2H6 등의 탄소의 수소화물, GeH4, GeF4 등의 수소화 게르마늄, 불화 게르마늄을 혼합하여, 에너지 밴드폭을 1.5∼2.4 eV, 또는 0.9∼1.1 eV로 조절하여도 좋다. 미결정 반도체층을 구 성하는 규소에 탄소 또는 게르마늄을 더하면 TFT의 온도 특성을 바꿀 수 있다.
불순물 반도체층(불순물을 가지는 반도체층)(110)에는, 가(價)전자 제어를 목적으로 한 일 도전형 불순물이 첨가된다. 불순물 반도체층(110)을 n형으로 하는 경우에는 인 또는 비소가 첨가되고, p형의 경우에는 붕소가 첨가된다. 불순물 반도체층(110)은 비정질 반도체 또는 미결정 반도체로 구성된다.
(3) 반도체층의 가공
소자 기판(100) 위에 형성된 미결정 반도체층(108)과 불순물 반도체층(110)은 소정의 패턴으로 에칭 가공된다. 표시장치의 화소 영역에서는, 게이트 전극층(102)과 적어도 일부 또는 전부가 중첩하도록 미결정 반도체층(108) 및 불순물 반도체층(110)을 에칭 가공한다(도 9, 도 14 참조). 이와 같은 구조로 함으로써, TFT의 채널부의 차광을 행할 수 있고, 광의 영향을 받지 않아, 게이트 전압을 미결정 반도체층(108)에 균일하게 작용시킬 수 있다. 미결정 반도체층(108) 및 불순물 반도체층(110)의 단부는 테이퍼 형상으로 가공함으로써, 그의 상층에 형성하는 배선층의 단차 피복성을 개선하고, 또한, 반도체층의 단부를 통해 흐르는 누설 전류를 저감하는 효과가 있다. 또한, 게이트 전극층(102) 및 용량 전극층(104)과, 후의 공정에서 형성되는 배선층과의 교차부에 상당하는 위치에, 게이트 전극층(102) 및 용량 전극층(104)과 겹쳐 반도체층(109)을 형성해 둠으로써, 이 교차부에서의 배선층의 단차 피복성을 개선할 수 있다(도 9 참조). 반도체층(109)은 미결정 반도체층(108)과 같이 형성할 수 있다.
(4) 배선층과 보호층의 형성
게이트 전극층(102)과 교차하는 방향으로 연장한 배선층 및 보호 절연층(116)을 형성한다(도 10, 도 15 참조). 배선층은 TFT의 소스 또는 드레인측의 전위가 부여되는 배선층(112a), 화소 전극에 접속하여 TFT의 드레인 또는 소스측의 전위가 부여되는 배선층(112b), 용량 전극층(112c)을 가지고 있다.
배선층(112a), 배선층(112b), 용량 전극층(112c)은, 알루미늄, 구리, 또는 내열성 향상 원소 또는 힐록 방지 원소(규소, 티탄, 네오디뮴, 스칸듐 등)가 첨가된 알루미늄을 사용하여 형성하는 것이 바람직하다. 알루미늄 등을 스퍼터링법 또는 증착법으로 성막하고, 포토리소그래피에 의해 소정의 레지스트 마스크를 형성하고, 에칭을 행함으로써 형성된다. 에칭은 건식 에칭 또는 습식 에칭에 의해 행할 수 있다. 이때 형성한 레지스트 마스크를 이용하여, 불순물 반도체층(110)을 에칭 한다. 이 에칭에 의해 미결정 반도체층(108)의 일부는 식각되어도 좋다. 배선층(112a)과 배선층(112b)은 불순물 반도체층(110)과 접하고, 미결정 반도체층(108) 위에서 이간(離間)되어 있다. 배선층(112a)과 배선층(112b) 사이에 있는 불순물 반도체층(110)을 에칭으로 제거함으로써, TFT의 채널 형성 영역이 형성된다.
또한, 배선층(112a), 배선층(112b), 용량 전극층(112c)은 은, 구리 등의 도전성 나노페이스트(nanopaste)를 사용하여 스크린 인쇄법, 잉크젯법, 나노임프린팅(nano-imprinting)법을 이용하여 형성해도 좋다.
배선층(112a), 배선층(112b), 용량 전극층(112c)은 상술한 알루미늄, 구리 등으로 형성하면 좋지만, 하지와의 밀착성 향상과 확산을 방지하는 배리어층으로서 기능하는 도전성 재료를 조합한 적층 구조로 하여도 좋다. 예를 들어, 배리어층으 로서 기능하는 제1 도전층(113)을 몰리브덴, 크롬, 티탄, 탄탈, 질화티탄 등의 고융점 금속으로 형성하고, 제2 도전층(114)을 상술한 알루미늄 등으로 형성하고, 제3 도전층(115)을 제1 도전층(113)과 동등한 고융점 금속으로 형성할 수 있다.
보호 절연층(116)은 미결정 반도체층(108), 배선층(112a), 배선층(112b), 용량 전극층(112c) 등을 피복하도록 형성된다. 보호 절연층(116)은 질화규소 또는 질화산화규소로 형성하는 것이 바람직하다. 보호 절연층(116)에는, 배선층(112b)을 개구하는 콘택트 홀(117), 용량 전극층(112c)을 개구하는 콘택트 홀(118)을 형성한다.
(5) 화소 전극의 형성
화소 전극(120)을 보호 절연층(116) 위에 형성한다(도 11, 도 16). 화소 전극(120)은 콘택트 홀(117)을 통하여 배선층(112b)과, 콘택트 홀(118)을 통하여 용량 전극층(112c)과 접속한다. 화소 전극(120)은 산화인듐주석, 산화아연, 산화주석 등의 투명 전극 재료로 형성한다. 또한, 유기 도전성 재료로 형성하여도 좋다.
화소 전극(120)에는 슬릿을 형성함으로써 액정의 배향을 제어할 수 있다. 이러한 구성은 VA(Vertical Alignment)형 액정에서 적용된다. VA형 액정이란, 액정 패널의 액정 분자의 배열을 제어하는 방식의 일종이다. VA형 액정은 전압이 인가되어 있지 않을 때 패널면에 대하여 액정 분자가 수직 방향을 향하는 방식이다. 소자 기판(100)에 대향 기판을 부착하고, 그 사이에 액정층을 마련함으로써 액정표시장치를 완성시킬 수 있다.
이와 같이 하여, 소자 기판(100) 위에, TFT와 그 TFT에 접속하는 화소 전 극(120), 및 보유 용량부가 형성된다. 본 실시형태에 의하면, TFT의 채널이 미결정 반도체로 형성됨으로써, TFT의 스레시홀드 전압의 변동이 억제되어, 표시장치의 동작 안정성을 확보할 수 있다. 미결정 반도체층은 플라즈마 CVD법에 의해 형성할 수 있고, 폴리실리콘과 같이 레이저 결정화와 같은 공정이 필요 없기 때문에 생산성을 해치는 일이 없다.
[실시형태 2]
본 실시형태에서는, VA(Vertical Alignment)형 액정이고, 화소(픽셀)를 몇 개의 영역(서브 픽셀)으로 나눈 소위 멀티도메인(multi-domain) 설계가 고려된 액정 패널의 화소에 대하여 예시한다. 도 17은 그 화소의 평면도를 나타내고, 이 도면 중에 나타내는 C-D 절단선에 대응하는 단면도를 도 18에 나타낸다.
소자 기판(100), 게이트 전극층(102), 용량 전극층(104), 게이트 절연층(106), 미결정 반도체층(108), 불순물 반도체층(110), 배선층(112a, 112b), 용량 전극층(112c)의 구성은 실시형태 1과 마찬가지이다. 보호 절연층(116) 위에는 층간절연층(122)이 형성되고, 그들을 관통하는 콘택트 홀(117)이 형성되어 있다. 층간절연층(122)은 산화규소 등의 무기 절연 재료, 또는 폴리이미드, 아크릴 등으로 대표되는 유기 절연 재료에 의해 형성된다.
화소 전극(120)은 층간절연층(122) 위에 형성되어 있다. 화소 전극(120)에는 액정의 배향을 제어하기 위해 슬릿이 형성되어 있다. 화소 전극(120)에 인접하는 화소 전극(121)은, 화소 전극(120)에 접속하는 TFT와 같은 타이밍에서 게이트 전위가 인가되는 다른 TFT와 접속하여 있다. 본 실시형태에서는, 1 화소(픽셀)는 화소 전극(120)과 화소 전극(121)에 의해 구성되어 있다. 즉, 화소 전극(120)과 화소 전극(121)은 각각 화소의 서브 픽셀을 구성한다. 이 경우, 용량 전극층(104)과 용량 전극층(105)과의 전위를 다르게 함으로써, 화소 전극(120)과 화소 전극(121)과의 전위를 다르게 할 수 있다. 즉, 용량 전극층(104)과 용량 전극층(105)과의 전위를 개별적으로 제어함으로써 액정의 배향을 정밀하게 제어하여 시야각을 넓힐 수 있다.
도 19는 소자 기판(100)과 대향 기판(101)을 중첩시키고 액정을 주입한 상태를 나타내고 있다. 대향 기판(101)에서 스페이서(136)가 형성되는 위치에는, 차광층(126), 제1 착색층(128), 제2 착색층(130), 제3 착색층(132), 대향 전극(134)이 형성되어 있다. 이 구조에 의해, 액정의 배향을 제어하기 위한 돌기 형상의 리브(138)와 스페이서(136)의 높이를 다르게 하고 있다. 화소 전극(120)과 대향 전극(134)에는 배향막(124)이 형성되어 있다. 이들 사이에 액정층(140)이 형성되어 있다.
본 실시형태에 의하면, TFT의 채널이 미결정 반도체로 형성됨으로써, TFT의 스레시홀드 전압의 변동이 억제되어, 멀티도메인형의 액정표시장치의 동작 안정성을 확보할 수 있다. 미결정 반도체층은 플라즈마 CVD법에 의해 형성할 수 있고, 폴리실리콘과 같이 레이저 결정화와 같은 공정이 필요 없기 때문에 생산성을 해치는 일이 없다.
[실시형태 3]
미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제 조공정을 도면을 참조하여 설명한다. 본 실시형태에서는, 화소에 발광소자를 마련한 구성의 표시장치에 대하여 설명한다. 도 20, 도 21, 도 22, 도 23은 화소의 평면도를 나타내고, 단면도를 도 24, 도 25, 도 26, 도 27, 도 28, 도 29, 도 30에 나타낸다. 도 24, 도 25, 도 26, 도 27, 도 28, 도 29, 도 30에서, 평면도에 나타내는 E-F 절단선에 대응하는 단면도를 각각 (A)에, G-H 절단선에 대응하는 단면도를 각각 (B)에 나타낸다. 이하의 설명에서는 이들 평면도와 단면도를 적절히 참조하면서 설명한다.
(1) 게이트 전극 및 용량 전극의 형성
TFT가 제조되는 소자 기판(100)으로는, 유리 기판 등의, 절연 표면을 가지는 평판 형상의 기판이 적용된다. 소자 기판(100)에는, 게이트 전극층(102), 게이트 전극층(103), 용량 전극층(104)이 형성된다(도 20, 도 24(A), 도 24(B) 참조).
(2) 게이트 절연층 및 미결정 반도체층의 형성
게이트 전극층(102), 게이트 전극층(103), 용량 전극층(104)을 형성한 후, 게이트 절연층(106) 및 미결정 반도체층(108)을 소자 기판(100) 위에 형성한다(도 25(A), 도 25(B) 참조). 이들 층은 도 1 내지 도 7에서 설명한 플라즈마 CVD 장치를 사용함으로써, 각층 계면을 대기에 노출시키지 않고 연속하여 적층시키는 것이 가능하다. 성막 방법에 대해서는 실시형태 1과 마찬가지이다.
(3) 반도체층의 가공
소자 기판(100) 위에 형성된 미결정 반도체층(108)은 소정의 패턴으로 에칭 가공한다. 그 후, 채널 보호 절연층(111a) 및 채널 보호 절연층(111b)을 형성한 다(도 21, 도 26(A), 도 26(B) 참조). 채널 보호 절연층(111a)은 미결정 반도체층(108a)이 게이트 전극층(102)과 겹치도록 형성하고, 채널 보호 절연층(111b)은 미결정 반도체층(108b)이 게이트 전극층(103)과 겹치도록 형성한다. 채널 보호 절연층(111a) 및 채널 보호 절연층(111b)은 미결정 반도체층(108a) 및 미결정 반도체층(108b)의 산화를 방지하기 위해 질화규소로 형성하는 것이 바람직하다. 게이트 절연층(106)에는 하층의 게이트 전극층(103)을 노출시키는 콘택트 홀(107)을 형성한다.
(4) 불순물 반도체층과 배선층의 형성
불순물 반도체층(110a)과 배선층(112a), 불순물 반도체층(110b)과 배선층(112b), 불순물 반도체층(110c)과 용량 전극층(112c), 및 불순물 반도체층(110d)과 용량 전극층(112d)은 같은 레지스트 마스크 패턴을 사용하여 형성한다(도 22, 도 27(A), 도 27(B) 참조). 배선층(112a)은 게이트 전극층(102)과 교차하는 배선이고, 소스선 또는 데이터선이라고도 불린다. 배선층(112b)은 화소 전극과 트랜지스터를 접속하는 배선이다. 용량 전극층(112c)은 화소에 마련되는 2개의 트랜지스터를 접속하는 배선이고, 콘택트 홀(107)에서 게이트 전극층(103)과 접속한다. 또한, 용량 전극층(112c)과 용량 전극층(104)과의 중첩 영역에는 게이트 절연층(106)이 개재되고, 이 영역에 보유 용량이 형성된다.
(5) 보호 절연층과 층간절연층의 형성
배선층(112a, 112b)과 용량 전극층(112c, 112d)의 상층에 보호 절연층(116)과 층간절연층(122)을 형성한다. 그리고, 배선층(112b)을 개구하는 콘택트 홀(119)을 형성한다(도 28(A), 도 28(B) 참조).
(6) 화소 전극과 격벽 절연층의 형성
화소 전극(120)을 층간절연층(122) 위에 형성한다(도 23, 도 29(A), 도 29(B) 참조). 화소 전극(120)은 콘택트 홀(119)에서 배선층(112b)과 접속한다. 화소 전극(120) 위에 절연층(123)을 형성한다. 절연층(123)은 화소 전극(120)의 주변을 덮고 화소 전극(120)의 내측을 개구하는 절연층이고, 인접하는 화소를 구분하고 있다.
(7) EL 층과 대향 전극층의 형성
그 후, EL 층(142)과 대향 전극층(144)을 형성한다(도 30(A), 도 30(B) 참조). EL 층(142)은 일렉트로루미네슨스(electroluminescence) 재료를 포함하여 형성되는 층이다. EL 층(142)을 화소 전극(120)과 대향 전극층(144) 사이에 끼움으로써 발광소자가 형성되고, 이 발광소자가 각 화소에 제공되게 된다. 화소 전극(120)을 비투광성의 전극으로 형성하고, 대향 전극층(144)을 투광성의 전극으로 함으로써, 발광소자로부터의 광이 대향 전극층(144)측으로 나오는 상향 사출(top-emission)형의 표시장치를 구성할 수 있다. 또한, 화소 전극(120)을 투광성의 전극으로 하고, 대향 전극층(144)을 비투광성의 전극으로 함으로써, 발광소자로부터의 광이 화소 전극(120)측으로 나오는 하향 사출(bottom-emission)형의 표시장치를 구성할 수 있다.
본 실시형태에 의하면, TFT의 채널이 미결정 반도체로 형성됨으로써, TFT의 스레시홀드 전압의 변동이 억제되어, 발광소자를 각 화소에 형성한 표시장치의 동 작 안정성을 확보할 수 있다. 미결정 반도체층은 플라즈마 CVD법에 의해 형성할 수 있고, 폴리실리콘과 같이 레이저 결정화와 같은 공정이 필요 없기 때문에 생산성을 해치는 일이 없다. 레이저 결정화는 결정화 얼룩이 생기기 쉬운 경우가 있고, 그것이 TFT 특성에 영향을 주어, 발광소자의 휘도 편차의 원인이 된다. 그러나, 본 실시형태에 의하면 미결정 반도체층을 균일하게 형성할 수 있으므로, 발광소자의 휘도 편차에 의한 표시 얼룩의 영향을 받기 어렵다고 하는 특성이 있다.
[실시형태 4]
실시형태 1 내지 실시형태 3에서 예시되는 표시장치는 다양한 용도에 적용할 수 있다. 도 31은 그의 일례이고, 인터넷으로 대표되는 정보 네트워크에 접속되는 표시장치의 일례를 나타낸다. 이 표시장치(200)는 미결정 반도체층으로 채널이 형성되는 TFT에 의해 화소가 구성되는 표시 패널(201)을 가지고 있다. 표시장치(200)는, 예를 들어, 네트워크 접속 어댑터(206)를 통하여 통신 네트워크와 접속된다. 표시장치(200)는 조작 보드(203)에 의해 표시 화상 등의 선택을 할 수 있다. 조작 보드(203)는 입력부(205)를 가진다. 입력부(205)는 키보드 외에, 마우스 등의 포인팅 디바이스, 도시하는 바와 같은 펜(204)에 의해 정보를 입력하는 방식으로 하여도 좋다. 또한, 음성 입력부(207)를 제공하여 펜 입력이나 음성 인식 기능과 같은 직감적인 조작 방식으로 할 수도 있다. 조작 보드(203)는 적외선 혹은 전파를 사용한 무선 통신 방식(202)에 의해 표시장치(200)와 접속 가능하다고 생각된다. 송수신되는 정보를 표시장치(200)에 표시시키면서 조작 보드(203)에 의해 정보의 수신 및 송신을 행할 수 있다. 미결정 반도체층으로 채널이 형성되는 TFT에 의해 화소가 구성되는 표시 패널(201)을 가지고 있으므로, 고정세한 화면을 구성하는 것이 가능하고, 정보 밀도가 높은 화상을 자유롭게 취사 선택하여 즐길 수 있다.
도 1은 다수의 처리실을 구비한 멀티체임버 마이크로파 플라즈마 CVD 장치의 구성을 나타내는 도면.
도 2는 다수의 처리실을 구비한 멀티체임버 마이크로파 플라즈마 CVD 장치에 있어서의 처리실의 구성을 설명하는 도면.
도 3은 다수의 처리실을 구비한 멀티체임버 마이크로파 플라즈마 CVD 장치에 있어서의 처리실의 덮개부의 상세를 나타내는 도면.
도 4는 다수의 처리실을 구비한 멀티체임버 마이크로파 플라즈마 CVD 장치의 처리실의 구성을 나타내는 평면도.
도 5는 플라즈마 발생기의 구성을 나타내는 도면.
도 6은 단일 체임버식의 마이크로파 플라즈마 CVD 장치의 일례를 나타내는 도면.
도 7은 플라즈마 CVD 장치에 있어서의 가스 정제 순환 장치의 구성을 나타내는 도면.
도 8은 실시형태 1에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 평면도.
도 9는 실시형태 1에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 평면도.
도 10은 실시형태 1에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 평면도.
도 11은 실시형태 1에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 평면도.
도 12는 실시형태 1에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 13은 실시형태 1에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 14는 실시형태 1에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 15는 실시형태 1에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 16은 실시형태 1에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 17은 실시형태 2에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일례를 나타내는 평면도.
도 18은 실시형태 2에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일례를 나타내는 단면도.
도 19는 실시형태 2에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일례를 나타내는 단면도.
도 20은 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 평면도.
도 21은 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 평면도.
도 22는 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 평면도.
도 23은 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 평면도.
도 24는 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 25는 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 26은 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 27은 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 28은 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 29는 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 30은 실시형태 3에 있어서의 미결정 반도체층으로 채널을 형성한 TFT에 의해 구성되는 표시장치의 일 제조공정을 나타내는 단면도.
도 31은 표시장치의 이용 형태의 일 양태를 나타내는 도면.

Claims (26)

  1. 표시장치를 제조하는 방법으로서,
    처리실에 기판을 제공하는 단계;
    상기 처리실에, 반응성 기체를 공급하는 단계;
    제 1 도파관의 측면에 형성된 제 1 슬릿과 제 2 도파관의 측면에 형성된 제 2 슬릿으로부터, 상기 제 1 도파관과 상기 제 2 도파관 사이의 영역으로 마이크로파를 공급하는 단계;
    상기 제 1 도파관과 상기 제 2 도파관 사이에 제공된 플라즈마 생성기를 사용하여 상기 영역에 플라즈마를 생성하는 단계; 및
    상기 처리실 내에 배치된 상기 기판 위에 미(微)결정 반도체층을 형성하는 단계를 포함하고,
    상기 제 1 도파관과 상기 제 2 도파관은 상기 처리실 내에 제공되고, 서로 나란히 배치되며,
    상기 제 1 슬릿과 상기 제 2 슬릿은 서로 대면하도록 제공되는, 표시장치 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 표시장치를 제조하는 방법으로서,
    처리실에 기판을 제공하는 단계;
    상기 처리실에, 반응성 기체를 공급하는 단계;
    게이트 절연층을 형성하는 단계;
    제 1 도파관의 측면에 형성된 제 1 슬릿과 제 2 도파관의 측면에 형성된 제 2 슬릿으로부터, 상기 제 1 도파관과 상기 제 2 도파관 사이의 영역으로 마이크로파를 공급하는 단계;
    상기 제 1 도파관과 상기 제 2 도파관 사이에 제공된 플라즈마 생성기를 사용하여 상기 영역에 플라즈마를 생성하는 단계;
    상기 처리실 내에 배치된 상기 기판 위에 미(微)결정 반도체층을 형성하는 단계; 및
    불순물 반도체층을 형성하는 단계를 포함하고,
    상기 제 1 도파관과 상기 제 2 도파관은 상기 처리실 내에 제공되고, 서로 나란히 배치되며,
    상기 제 1 슬릿과 상기 제 2 슬릿은 서로 대면하도록 제공되고,
    상기 게이트 절연층, 상기 미결정 반도체층, 및 상기 불순물 반도체층이 게이트 전극 위에 연속하여 형성되고,
    상기 게이트 절연층, 상기 미결정 반도체층, 및 상기 불순물 반도체층 사이의 계면들이 대기에 노출되지 않는, 표시장치 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항 또는 제 7 항에 있어서,
    상기 반응성 기체는 헬륨과 반도체 재료 가스를 포함하고,
    상기 처리실에는 다수의 노즐이 설치되고,
    상기 헬륨이 상기 다수의 노즐 중 하나로부터 흐르고, 상기 반도체 재료 가스가 상기 다수의 노즐 중 다른 하나의 노즐로부터 흐르는, 표시장치 제조방법.
  12. 삭제
  13. 표시장치를 제조하는 방법으로서,
    처리실에 기판을 제공하는 단계;
    상기 처리실에, 희가스를 함유하는 반응성 기체를 공급하는 단계;
    제 1 도파관의 측면에 형성된 제 1 슬릿과 제 2 도파관의 측면에 형성된 제 2 슬릿으로부터, 상기 제 1 도파관과 상기 제 2 도파관 사이의 영역으로 마이크로파를 공급하는 단계;
    상기 제 1 도파관과 상기 제 2 도파관 사이에 제공된 플라즈마 생성기를 사용하여 상기 영역에 플라즈마를 생성하는 단계;
    상기 처리실 내에 배치된 상기 기판 위에 미(微)결정 반도체층을 형성하는 단계; 및
    상기 처리실을 통과한 상기 반응성 기체로부터 상기 희가스를 분리하는 단계를 포함하고,
    상기 제 1 도파관과 상기 제 2 도파관은 상기 처리실 내에 제공되고, 서로 나란히 배치되며,
    상기 제 1 슬릿과 상기 제 2 슬릿은 서로 대면하도록 제공되는, 표시장치 제조방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 표시장치를 제조하는 방법으로서,
    처리실에 기판을 제공하는 단계;
    상기 처리실에, 희가스를 함유하는 반응성 기체를 공급하는 단계;
    게이트 절연층을 형성하는 단계;
    제 1 도파관의 측면에 형성된 제 1 슬릿과 제 2 도파관의 측면에 형성된 제 2 슬릿으로부터, 상기 제 1 도파관과 상기 제 2 도파관 사이의 영역으로 마이크로파를 공급하는 단계;
    상기 제 1 도파관과 상기 제 2 도파관 사이에 제공된 플라즈마 생성기를 사용하여 상기 영역에 플라즈마를 생성하는 단계;
    상기 처리실 내에 배치된 상기 기판 위에 미(微)결정 반도체층을 형성하는 단계;
    불순물 반도체층을 형성하는 단계; 및
    상기 처리실을 통과한 상기 반응성 기체로부터 상기 희가스를 분리하는 단계를 포함하고,
    상기 제 1 도파관과 상기 제 2 도파관은 상기 처리실 내에 제공되고, 서로 나란히 배치되며,
    상기 제 1 슬릿과 상기 제 2 슬릿은 서로 대면하도록 제공되고,
    상기 게이트 절연층, 상기 미결정 반도체층, 및 상기 불순물 반도체층이 게이트 전극 위에 연속하여 형성되고,
    상기 게이트 절연층, 상기 미결정 반도체층, 및 상기 불순물 반도체층 사이의 계면들이 대기에 노출되지 않는, 표시장치 제조방법.
  20. 제 1 항, 제 7 항, 제 13 항 및 제 19 항 중 어느 한 항에 있어서, 상기 플라즈마가 1×1011 cm-3 이상 1×1013 cm-3 이하의 전자 밀도와, 0.2 eV 이상 2.0 eV 이하의 전자 온도를 가지는, 표시장치 제조방법.
  21. 삭제
  22. 제 1 항, 제 7 항, 제 13 항 및 제 19 항 중 어느 한 항에 있어서, 상기 슬릿이 유전체판으로 막혀 있는, 표시장치 제조방법.
  23. 제 13 항 또는 제 19 항에 있어서,
    상기 희가스를 함유하는 반응성 기체는 헬륨과 반도체 재료 가스를 포함하고,
    상기 처리실에는 다수의 노즐이 설치되고,
    상기 헬륨이 상기 다수의 노즐 중 하나로부터 흐르고, 상기 반도체 재료 가스가 상기 다수의 노즐 중 다른 하나의 노즐로부터 흐르는, 표시장치 제조방법,
  24. 제 1 항, 제 7 항, 제 13 항 및 제 19 항 중 어느 한 항에 있어서, 상기 표시장치가 액정 표시장치인, 표시장치 제조방법.
  25. 제 1 항, 제 7 항, 제 13 항 및 제 19 항 중 어느 한 항에 있어서, 상기 처리실의 압력은 1×102 Pa 이상 1×105 Pa 이하의 압력으로 유지되는, 표시장치 제조방법.
  26. 삭제
KR1020080070707A 2007-07-27 2008-07-21 표시장치 제조방법 KR101512758B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00196189 2007-07-27
JP2007196189 2007-07-27

Publications (2)

Publication Number Publication Date
KR20090012094A KR20090012094A (ko) 2009-02-02
KR101512758B1 true KR101512758B1 (ko) 2015-04-16

Family

ID=40295760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080070707A KR101512758B1 (ko) 2007-07-27 2008-07-21 표시장치 제조방법

Country Status (3)

Country Link
US (1) US8178398B2 (ko)
JP (1) JP5216446B2 (ko)
KR (1) KR101512758B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4719184B2 (ja) * 2007-06-01 2011-07-06 株式会社サイアン 大気圧プラズマ発生装置およびそれを用いるワーク処理装置
JP5058084B2 (ja) * 2007-07-27 2012-10-24 株式会社半導体エネルギー研究所 光電変換装置の作製方法及びマイクロ波プラズマｃｖｄ装置
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US8803245B2 (en) * 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
JP5632654B2 (ja) * 2009-05-29 2014-11-26 株式会社半導体エネルギー研究所 表示装置
JP5752447B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
US20120175667A1 (en) * 2011-10-03 2012-07-12 Golle Aaron J Led light disposed on a flexible substrate and connected with a printed 3d conductor
KR102377794B1 (ko) * 2015-07-06 2022-03-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP6899693B2 (ja) * 2017-04-14 2021-07-07 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
JP2023033720A (ja) * 2021-08-30 2023-03-13 東京エレクトロン株式会社 成膜方法および成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353666A (ja) 1999-06-11 2000-12-19 Matsushita Electric Ind Co Ltd 半導体薄膜およびその製造方法
JP2002033307A (ja) 2000-07-17 2002-01-31 Shibaura Mechatronics Corp プラズマ発生装置及び同装置を備えたプラズマ処理装置
JP2005268651A (ja) 2004-03-19 2005-09-29 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の形成方法及び絶縁膜形成装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029295B2 (ja) 1979-08-16 1985-07-10 舜平 山崎 非単結晶被膜形成法
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5771126A (en) 1980-10-21 1982-05-01 Semiconductor Energy Lab Co Ltd Semiamorhous semiconductor
JPS5972781A (ja) 1982-10-20 1984-04-24 Semiconductor Energy Lab Co Ltd 光電変換半導体装置
JPS61241921A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd プラズマ処理装置
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
US4760008A (en) 1986-01-24 1988-07-26 Semiconductor Energy Laboratory Co., Ltd. Electrophotographic photosensitive members and methods for manufacturing the same using microwave radiation in magnetic field
US4988642A (en) 1988-05-25 1991-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method, and system
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
JP2876318B2 (ja) * 1989-01-20 1999-03-31 三洋電機株式会社 薄膜形成方法
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JPH0613329A (ja) * 1992-06-25 1994-01-21 Canon Inc 半導体装置及び半導体製造装置及び製造方法
US5946587A (en) 1992-08-06 1999-08-31 Canon Kabushiki Kaisha Continuous forming method for functional deposited films
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH11103082A (ja) 1997-09-26 1999-04-13 Canon Inc 光起電力素子及びその作製方法
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP3384795B2 (ja) 1999-05-26 2003-03-10 忠弘 大見 プラズマプロセス装置
JP2001313257A (ja) * 2000-04-28 2001-11-09 Mitsubishi Heavy Ind Ltd 高品質シリコン系薄膜の製造方法
JP2002371357A (ja) 2001-06-14 2002-12-26 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置
TW521540B (en) 2001-10-03 2003-02-21 Hau-Ran Ni An ECR plasma reactor system with multiple exciters
JP4173679B2 (ja) * 2002-04-09 2008-10-29 エム・イー・エス・アフティ株式会社 Ｅｃｒプラズマ源およびｅｃｒプラズマ装置
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP2004336019A (ja) * 2003-04-18 2004-11-25 Advanced Lcd Technologies Development Center Co Ltd 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI336921B (en) 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7211454B2 (en) 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
CN100451797C (zh) 2003-11-14 2009-01-14 株式会社半导体能源研究所 显示装置及其制造法
JP4393844B2 (ja) 2003-11-19 2010-01-06 東京エレクトロン株式会社 プラズマ成膜装置及びプラズマ成膜方法
JP5013393B2 (ja) 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
JP2006294422A (ja) * 2005-04-11 2006-10-26 Tokyo Electron Ltd プラズマ処理装置およびスロットアンテナおよびプラズマ処理方法
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4597792B2 (ja) 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
JP4777717B2 (ja) 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
US7301215B2 (en) 2005-08-22 2007-11-27 Canon Kabushiki Kaisha Photovoltaic device
US7692610B2 (en) 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5068458B2 (ja) 2006-01-18 2012-11-07 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4978985B2 (ja) 2006-03-30 2012-07-18 東京エレクトロン株式会社 プラズマ処理方法
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
US8207010B2 (en) 2007-06-05 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353666A (ja) 1999-06-11 2000-12-19 Matsushita Electric Ind Co Ltd 半導体薄膜およびその製造方法
JP2002033307A (ja) 2000-07-17 2002-01-31 Shibaura Mechatronics Corp プラズマ発生装置及び同装置を備えたプラズマ処理装置
JP2005268651A (ja) 2004-03-19 2005-09-29 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の形成方法及び絶縁膜形成装置

Also Published As

Publication number Publication date
KR20090012094A (ko) 2009-02-02
JP2009054996A (ja) 2009-03-12
US20090029498A1 (en) 2009-01-29
JP5216446B2 (ja) 2013-06-19
US8178398B2 (en) 2012-05-15

Similar Documents

Publication Publication Date Title
KR101512758B1 (ko) 표시장치 제조방법
JP7432052B2 (ja) 表示装置
US7842586B2 (en) Plasma CVD apparatus, method for manufacturing microcrystalline semiconductor layer, and method for manufacturing thin film transistor
TWI447915B (zh) 半導體裝置的製造方法
JP5478380B2 (ja) プラズマ成膜装置
JP5530860B2 (ja) 半導体装置の作製方法
TWI484639B (zh) 薄膜電晶體
KR20090003129A (ko) 액정 표시 장치
KR101752646B1 (ko) 미결정 반도체막 및 박막 트랜지스터의 제작 방법
JP2009130229A (ja) 半導体装置の作製方法
JP2009071288A (ja) 半導体装置の作製方法
JP2009127981A (ja) クリーンルーム、成膜方法、および半導体装置の作製方法
JP2013105873A (ja) 薄膜トランジスタ
JP2010251701A (ja) 薄膜トランジスタ
JP2001185546A (ja) プラズマｃｖｄ装置および成膜方法
JP3134824B2 (ja) プラズマｃｖｄ装置および成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal