JP2009054948A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 バリアメタル層や配線材のカバレジの向上する半導体装置を提供する。
【解決手段】 コンタクトホール近傍の材質を単一にすることで、コンタクト側壁の凸凹の発生を防止するにより、バリアメタル層及び配線材のカバレジを良くすることが出来る。加えて、バリアメタル層を安定して作成することが出来るため、バリアメタル層の断線を防止し、配線材の基板への染み出しを防止することができる。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に関する。

近年、半導体装置の高集積化が進み、通常、半導体装置における配線は多層化がなされている。また、半導体装置の微細化に伴い配線や接続孔(コンタクトホールやビアホール)の小サイズ化が進み、接続孔に充分に配線材を埋め込むことが複雑となってきている。充分に埋め込むことが出来ないと、配線の断線やコンタクトピットの発生といった弊害が起こりうる。そのため、Al-SiやAl-Si-Cuといった配線材を堆積させる前に伝導性のあるバリアメタル層を形成する。バリアメタル層はCVD法によりTiやTiとTiNの両方を堆積させて形成することが多い。Tiは耐熱性や自己平坦性が上記Al等より優れているため、上記問題の解決において有効である。

従来の半導体装置における配線や接続孔の製造手順について、図２を用いて説明する。

半導体基板101上に酸化膜102が形成され、その上にCVD法(化学的気相成長法)によって第一の層間絶縁膜103、第二の層間絶縁膜105を形成する。これらの層間絶縁膜はTEOSやボロンやリンを含むシリコン酸化膜(BPSG膜)などが使用される[図２(a)]。

次に、この層間絶縁膜にコンタクトホールを形成する。コンタクトホールの形成の方法としては幾つかあるが、ここでは、配線材のカバレジを良くする方法を示す。まず、レジスト膜107をマスクとし等方性エッチングをある深さ行いコンタクトホールの開口部を広げておき、その後に異方性エッチングを行い、コンタクトホールを形成する[図２(b)]。

次に、この接続孔にバリアメタル層106を形成し、さらにその上に配線材107を堆積させる。さらにこの配線材にフォトリソグラフィー工程によってマスクパターンを形成し、エッチングを施すことによって配線パターンを形成する[図２(c)および図２(d)]。
特開平８−３３０２５２号公報 特開平６−１３５３６３号公報

しかしながら、上記方法でバリアメタル層を形成する場合に、バリアメタル層が断線してしまう可能性がある。層間絶縁膜に使用されるTEOSやBPSGといった別の素材を堆積しているため、エッチレートの違いにより、側壁が滑らかに均一に形成することは難しい。コンタクトホールの側面が滑らかでないと、このバリアメタル層が局所的に薄くなるなど均一に堆積されにくくなる。加えて、配線材を堆積した後のAlloy等の熱処理の影響を受け、層間絶縁膜が熱膨張しさらに側壁の凹凸は顕著になり、このバリアメタル層が断線してしまう恐れがある。このバリアメタル層が断線または局所的に薄膜化すると上層の配線材であるAl-Si-CuやAl-Siからシリコンがバリアメタル層を介して、半導体基板へ染み出すスパイク現象が起こり、配線劣化や局所的な電流増加(リーク)等がおこる。

図３は顕著な不具合を示した図である。エッチングによって侵食されやすい酸化膜108の存在により、第一の層間絶縁膜102との界面に逆テーパー構造が形成される。半導体の製造工程は複雑であり、複数の絶縁膜を積層するものであり、箇所Aのように、断線や薄膜化の起こりやすいところが存在する。

特許文献１や特許文献２には、上記不具合に対応するための施策が示されている。

本発明は、配線の断線を防止できるような構造をもち、かつ配線材の染み出しを防止し、不具合を発生させないような構造をもつ半導体装置の製造方法を提案する。

上記、課題を解決するために本発明では以下の製造方法をとるものとする。

本発明は、半導体基板上に、第一の層間絶縁膜を形成する工程と、コンタクトを形成する第二の層間絶縁膜を埋めるための第一のコンタクトを作成する工程と、さらにその上に第二の相関絶縁膜を形成する工程と、それらの上に形成する配線と基板をつなぐ第一のコンタクトを作成する工程を有し、それらを形成した後にバリアメタル層を堆積し、さらにその上に配線材を堆積する工程と、フォトリソグラフィー技術によって配線マスクパターンを形成しエッチングによって配線パターンを形成する工程からなる、半導体装置におけるコンタクトと配線を形成する製造方法である。

本発明において、第一の配線層の上位にさらに配線層を形成し、それは多層にわたっても構わない。

コンタクトホール近傍の材質を単一にすることで、コンタクト側壁の凸凹の発生を防止し、バリアメタル層及び配線材のカバレジを良くすることが出来る。加えて、バリアメタル層を安定して作成することが出来るため、バリアメタル層の断線を防止し、配線材の基板への染み出しを防止することができる。

本発明を実施する上での最良の形態を、図４および図１を用いて説明する。

以下、第一の実施例について述べる。

はじめに、薄い酸化膜102が形成された半導体基板上に第一の層間絶縁膜103としてCVD法によるシリコン酸化膜を形成する。[図４(a)]。その上にレジスト膜104を形成し、フォトリソグラフィー技術によってフォトマスクを形成する。

次に、第一のコンタクトホールを形成する。第一のコンタクトホールは次工程で作成される第二のコンタクトホールよりも大きく開口する。その際、第二の層間絶縁膜に不純物を含まない薄膜を用いる場合は半導体基板表面まで開口して良いが、BPSG等の不純物を含む薄膜を用いる場合は、不純物の基板への拡散を防ぐために、少なくとも最下層の酸化膜102が残るようにエッチングするのが良い [図４(b)] 。

次に、レジスト膜104を除去してから第二の層間絶縁膜105を形成する［図４(c)］。その上にレジスト膜104を再び形成し、フォトリソグラフィー技術によってフォトマスクを形成する。

次に、第二のコンタクトホールを形成する。この第二のコンタクトホールは第一のコンタクトホールよりも小さいサイズとし、第一のコンタクトホールの内側に形成する。簡単のため同心円状としても良い。配線材のカバレジを向上させるため、まず、等方性エッチングをある深さまで行い、その後に異方性エッチングを行い、コンタクトを形成する。この第二のコンタクトホールの形成は、第二の層間絶縁膜及び最下層の薄い酸化膜のみをエッチングしているため、上記課題で述べた第一の層間絶縁膜と第二の層間絶縁膜のエッチレートの違いによる、コンタクト側壁の凹凸の発生は起こらない。また、配線材のAlloy処理による熱膨張による影響も、単一になるため、側壁の凹凸は発生しにくくなる［図４(d)］。

次に、このコンタクトにバリアメタル層106を形成する。このバリアメタル層106にはTiまたはTiとTiNの積層膜を用いることが多い。これらを、スパッタで形成させる。本発明により、コンタクトの側壁の凹凸の発生は解消されているため、バリアメタル層の形成が断線なく形成される［図４(e)］。

次に、スパッタによってAl−SiやAl-Si-Cu等の配線材107を堆積させる［図４(f)］。そして、その配線材上にレジスト膜を塗布し、マスクパターンを形成した後に、エッチングを施して配線パターンを形成する。

本発明に係る半導体装置の製造方法により製造された半導体装置の例を示す断面模式図である。 従来の半導体装置の製造方法を示す工程順断面模式図である。 従来の半導体装置における不具合を示した断面模式図である。 本発明に係る半導体装置の製造方法の一実施例を示す工程順断面模式図である。

符号の説明

101 半導体基板
102 酸化膜
103 第一の層間絶縁膜
104 レジスト膜
105 第二の層間絶縁膜
106 バリアメタル層
107 配線材
A 課題における、バリアメタル層が薄膜化している個所

Claims (4)

1. 半導体基板の表面上に、酸化膜を形成する工程と、
   前記酸化膜の表面に第一の層間絶縁膜を形成する工程と、
   前記第一の層間絶縁膜表面にレジスト膜にてパターニングを行う工程と、
   前記レジスト膜をマスクとして、前記第一の層間絶縁膜をエッチングして第一のコンタクトホールを形成する工程と、
   前記第一のコンタクトホール、および前記第一の層間絶縁膜表面に第二の層間絶縁膜を形成する工程と、
   前記第二の層間絶縁膜表面に、前記第一のコンタクトホールよりも小さい第二のコンタクトホールを、前記第一のコンタクトホールの内側に形成するためのレジスト膜をパターニングする工程と、
   前記レジスト膜をマスクとして、前記第二の層間絶縁膜をエッチングして第二のコンタクトホールを形成する工程と、
   前記、第二のコンタクトホール、および前記第二の層間絶縁膜表面に配線層を形成する工程と、からなることを特徴とする半導体装置の製造方法。
2. 半導体基板の表面上に、酸化膜を形成する工程と、
   前記酸化膜の表面に第一の層間絶縁膜を形成する工程と、
   前記第一の層間絶縁膜表面にレジスト膜にてパターニングを行う工程と、
   前記レジスト膜をマスクとして、前記第一の層間絶縁膜と前記酸化膜をエッチングして第一のコンタクトホールを形成する工程と、
   前記第一のコンタクトホール、および前記第一の層間絶縁膜表面に第二の層間絶縁膜を形成する工程と、
   前記第二の層間絶縁膜表面に、前記第一のコンタクトホールよりも小さい第二のコンタクトホールを、前記第一のコンタクトホールの内側に形成するためのレジスト膜をパターニングする工程と、
   前記レジスト膜をマスクとして、前記第二の層間絶縁膜をエッチングして第二のコンタクトホールを形成する工程と、
   前記、第二のコンタクトホール、および前記第二の層間絶縁膜表面に配線層を形成する工程と、からなることを特徴とする半導体装置の製造方法。
3. 前記バリアメタル層は、TiNあるいはTiとTiNとの積層膜のいずれかひとつからなることを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. 前記第二のコンタクトホールは、前記前記第一のコンタクトホールの内側に同心円状に形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。

Images