JPH10116902A - 半導体装置の接続孔およびその製造方法 - Google Patents

半導体装置の接続孔およびその製造方法

Info

Publication number
JPH10116902A
JPH10116902A JP27210696A JP27210696A JPH10116902A JP H10116902 A JPH10116902 A JP H10116902A JP 27210696 A JP27210696 A JP 27210696A JP 27210696 A JP27210696 A JP 27210696A JP H10116902 A JPH10116902 A JP H10116902A
Authority
JP
Japan
Prior art keywords
connection hole
insulating film
contact hole
film
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27210696A
Other languages
English (en)
Inventor
Osamu Tateishi
修 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27210696A priority Critical patent/JPH10116902A/ja
Publication of JPH10116902A publication Critical patent/JPH10116902A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 通常のスパッタリングでカバリッジ性に優れ
た膜の形成が可能なように、接続孔の側壁を全域にわた
って緩やかな傾斜面(例えば基板表面に対する傾斜角が
50°〜60°)で形成することは困難であった。 【解決手段】 基板11に形成した導電性パターン12
を覆う状態にして基板11上に第1絶縁膜13が形成さ
れていて、さらにその上に第2絶縁膜14が形成されて
いる。第2絶縁膜14には第1接続孔15が形成されて
いて、第1絶縁膜13には、第1接続孔15に連通する
とともに導電性パターン12に通じ第1接続孔15より
小さい径を有する第2接続孔16が形成され、第1,第
2接続孔15,16の各側壁にはサイドウォール17が
形成されて、接続孔18が構成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の接続
孔およびその製造方法に関するものである。
【0002】
【従来の技術】半導体装置の配線間を接続する接続孔
は、例えば層間絶縁膜がテトラエトキシシラン(TEO
S)を用いたプラズマCVD法により成膜した酸化シリ
コン膜を上層および下層に形成し、その中間に有機SO
G(Spin on glass )膜を形成した構造の層間絶縁膜に
形成される場合には、ほぼ基板の表面に対してほぼ垂直
形状または基板表面からの角度が85°程度のテーパを
有する形状に接続孔が形成されていた。または上層のプ
ラズマ−TEOS−CVD膜にテーパを形成した接続孔
が形成されていた。このように、層間絶縁膜の上層部分
をプラズマ−TEOS−CVD膜で形成することは、有
機SOG膜の上面側から放出される有機物質による汚染
を防止する。さらに、上記接続孔には、SOG膜からの
いわゆるアウトガス(例えば、SOG中に含まれる酸素
やSOG膜をエッチングした際に取り込まれたエッチン
グガスのうちのフッ素)を防止する目的でサイドウォー
ルを形成した接続孔も開示されている。
【0003】
【発明が解決しようとする課題】しかしながら、基板表
面に対してほぼ垂直または86°程度のテーパ形状の接
続孔では、スパッタリングによって金属膜を形成する際
に、いわゆるシャドー効果によって接続孔の底部へのス
パッタリング粒子の進入が妨げられる。そのため、接続
孔の底部における金属膜のカバリッジが悪化して、接続
孔の内部を完全に金属膜で埋め込むことはできない。す
なわち、接続孔の内部にいわゆるボイドが発生する。ま
た、エッチングによって接続孔を形成する際に、接続孔
の上部をテーパ形状に形成することは可能であっても、
接続孔の底部までテーパ形状に形成することは困難であ
る。そのため、接続孔の上部を除く部分は基板表面に対
してほぼ垂直な形状になるので、スパッタリング時に
は、上記同様の課題を生じる。
【0004】また、接続孔内にサイドウォールを形成し
た構成では、サイドウォールの上部、すなわち接続孔の
開口部近傍の側壁はなだらかな斜面で形成されても、接
続孔の底部までサイドウォールの側面をなだらかな斜面
の状態で形成することは困難である。さらにSOG膜を
用いた層間絶縁膜に形成した接続孔にサイドウォールを
形成しない場合には、SOG膜からのいわゆるアウトガ
スによって、スパッタリングによって成膜される金属膜
の膜質を劣化させる。またアウトガスを抑制しようとす
るとスパッタリング温度を高くできない。
【0005】また、プラズマ−TEOS−CVD膜とS
OG膜とではエッチング速度が大きく異なるため、SO
G膜はいわゆるサイドエッチングによってエッチングさ
れ、SOG膜部分のみ接続孔の径が大きくなる。さら
に、良好なカバリッジを得ようとすると、タングステン
のような高融点金属材料で接続孔を埋め込む、いわゆる
ブランケットタングステン技術を用いる必要が生じる。
この技術は製造コストがかかる。
【0006】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の接続孔およびその製
造方法である。
【0007】半導体装置の接続孔は以下のような構成を
成す。すなわち、基板に形成した導電性パターンを覆う
状態にしてこの基板上に第1絶縁膜が形成されている。
さらにこの第1絶縁膜上に第2絶縁膜が形成されてい
る。そして上記導電性パターンに通じる接続孔が第2絶
縁膜から第1絶縁膜に連通した状態に形成されている。
この接続孔は、第2絶縁膜に形成された第1接続孔と、
この第1接続孔に連通するとともに導電性パターンに通
じ第1接続孔より小さい径を有するもので第1絶縁膜に
形成された第2接続孔とからなり、第1接続孔および第
2接続孔の各側壁にはサイドウォールが備えられている
ものである。
【0008】上記半導体装置の接続孔では、第2絶縁膜
に第1接続孔が形成され、第1接続孔より小さい径を有
し第1接続孔に連通する第2接続孔が第1絶縁膜に形成
されていて、第1,第2接続孔の各側壁にサイドウォー
ルが形成されていることから、このサイドウォールによ
って接続孔の側壁は緩やかな傾斜面となる。
【0009】半導体装置の接続孔の製造方法は、初め
に、基板に形成した導電性パターンを覆う状態にしてこ
の基板上に第1絶縁膜を形成する工程を行い、次に第1
絶縁膜上に第2絶縁膜を形成する工程を行う。続いて導
電性パターンの上方における第2絶縁膜に第1接続孔を
形成する工程を行い、さらに第1接続孔に連通するとと
もに導電性パターンに通じ第1接続孔より小さい径を有
する第2接続孔を第1絶縁膜に形成する工程を行う。そ
の後、第1接続孔および第2接続孔の各側壁にサイドウ
ォールを形成する工程を行うという製造方法である。
【0010】上記製造方法では、第2絶縁膜に第1接続
孔を形成した後、この第1接続孔より小さい径を有し第
1接続孔に連通する第2接続孔を第1絶縁膜に形成し、
次いで第1接続孔および第2接続孔の各側壁にサイドウ
ォールを形成することから、サイドウォールは階段状に
形成された接続孔の側壁に形成されることになる。その
ため、サイドウォールによって接続孔の側壁は緩やかな
傾斜を持つ面に形成される。
【0011】
【発明の実施の形態】本発明に係わる接続孔の実施形態
の一例を、図1の概略構成断面図によって説明する。
【0012】図1に示すように、基板11上には導電性
パターン12が形成されている。この導電性パターン1
2は、ここでは配線で表したが、例えば基板11の上層
に形成した拡散層(図示省略)であってもよい。さらに
上記基板11上には上記導電性パターン12を覆う状態
に第1絶縁膜13が形成されている。この第1絶縁膜1
3は例えばテトラエトキシシラン(TEOS)を原料ガ
スに用いたプラズマCVD法によって形成される酸化シ
リコン膜からなる。さらに上記第1絶縁膜13上には第
2絶縁膜14が形成されている。この第2絶縁膜14は
例えば無機SOG膜からなる。上記のように、第1絶縁
膜13と第2絶縁膜14とで層間絶縁膜が構成されてい
る。
【0013】そして上記導電性パターン12の上方の上
記第2絶縁膜には第1接続孔15が形成されている。さ
らに上記第1接続孔15に連通するとともに上記導電性
パターン12に通じるもので、第1接続孔15より小さ
い径を有する第2接続孔16が上記第1絶縁膜13に形
成されている。しかも第2接続孔16は第1接続孔15
の底面内下方に形成されている。また上記第1接続孔1
5および第2接続孔16の各側壁にはサイドウォール1
7が形成されている。このサイドウォール17は、例え
ば酸化シリコン、酸窒化シリコンまたは窒化シリコンか
らなる。さらにこのサイドウォール17の傾斜面17A
は例えば連続的に形成されていて、第1接続孔15およ
び第2接続孔16とで構成される接続孔18の側壁面1
8Aを形成している。なお、上記サイドウォール17の
傾斜面17A(側壁面18A)は不連続な面であっても
差し支えはない。
【0014】また、上記実施形態では、第1絶縁膜13
および第2絶縁膜14の2層を用いて層間絶縁膜を構成
した例を説明したが、例えばこの層間絶縁膜は3層以上
の絶縁膜で構成されていてもよい。そのような層間絶縁
膜では、上層から下層に向かって接続孔の径が小さくな
るように、当該接続孔は形成されている。そして接続孔
の側壁には、上記接続したのと同様のサイドウォールが
形成されている。
【0015】上記半導体装置の接続孔では、第2絶縁膜
14に第1接続孔15が形成され、第1接続孔15より
小さい径を有し第1接続孔15に連通する第2接続孔1
6が第1絶縁膜13に形成されていて、第1,第2接続
孔15,16の各側壁にサイドウォール17が形成され
ていることから、このサイドウォール17によって接続
孔18の側壁面18Aは緩やかな傾斜面となる。
【0016】したがって、スパッタリングによって上記
接続孔18の内部に例えばアルミニウム系金属からなる
金属配線層を形成した場合には、シャドー効果が発生し
にくくなるため、接続孔に対して良好なカバリッジが得
られる。そのため、接続孔18の内部にボイドが発生す
ることがない。このように、金属配線層を成膜する際に
良好なカバリッジ特性が得られる接続孔18が形成され
るため、タングステンのような高融点金属材料で接続孔
を埋め込む必要はない。よって、製造コストを低減でき
る。
【0017】次に本発明に係わる製造方法の実施形態の
一例を、図2の製造工程図によって説明する。
【0018】図2の(1)に示すように、シリコン基板
21上には絶縁膜22が形成され、基板11が構成され
ている。この基板11上には導電性パターン12として
金属配線が形成されている。まず、テトラエトキシシラ
ン(TEOS)を原料ガスに用いたプラズマCVD法に
よって、上記導電性パターン12を覆う状態にして上記
基板11上に第1絶縁膜13を形成する。次いで回転塗
布法によって、上記第1絶縁膜13上に無機SOGを塗
布し、その後キュアーを行って、第2絶縁膜14となる
無機SOG膜を形成する。
【0019】次いで図2の(2)に示すように、回転塗
布法によって上記第2絶縁膜14上にレジスト膜31を
形成した後、リソグラフィー技術(露光、現像、ベーキ
ング等)によって、上記導電性パターン12に接続され
る部分の接続孔の口径に対応する大きさの開口部32を
上記レジスト膜31に形成する。
【0020】その後、上記レジスト膜31をエッチング
マスクに用いて第1段のエッチングを行い、上記第2絶
縁膜14をエッチングして上記開口部32よりも径が大
きい第1接続孔15を形成する。この第1段のエッチン
グは、等方性エッチング成分の強いドライエッチングに
より行い、第2絶縁膜14を貫通するまで行う。この第
1段のエッチングによって形成される第1接続孔15
は、第2絶縁膜14の無機SOGが通例としてポーラス
(多孔質)状であること、および等方性エッチングでエ
ッチングを行うことにより、上記開口部32よりも大き
な開口径を有するものとなる。そして、第1絶縁膜13
がプラズマ−TEOS−CVD法による酸化シリコン膜
からなることから、上記第1段のエッチングでは第2絶
縁膜14は第1絶縁膜13よりもエッチング速度が速く
なる。すなわち、第1段のエッチングでは第1絶縁膜1
3をエッチングストッパとして用いることが可能にな
る。したがって、開口部32よりも大きな開口径の第1
接続孔15が形成される。
【0021】上記第1段のエッチングが終了した後、上
記レジスト膜31をエッチングマスクに用いて異方性の
強い第2段のエッチングを行う。この第2段のエッチン
グでは、上記開口部32の開口形状を転写した状態に、
第1絶縁膜13に第2接続孔15を形成する。その結
果、第2接続孔15は、上記第1接続孔15の底面内の
下方に、この第1接続孔15に連通して上記導電性パタ
ーン12に通じる状態に形成され、しかも第1接続孔1
5より小さい径を有する状態に形成される。したがっ
て、第1,第2接続孔15,16の側壁は階段状に形成
される。
【0022】その後、上記レジスト膜31を例えばアッ
シングおよび洗浄処理によって除去する。その後図2の
(3)に示すように、CVD法によって、上記第1接続
孔15および第2接続孔16の各内部とともに上記第2
絶縁膜14上に、サイドウォールを形成するための膜と
して酸化シリコン膜41を形成する。この酸化シリコン
膜41には、リン、ホウ素等の不純物のドーピングは行
わない。
【0023】続いて図2の(4)に示すように、上記酸
化シリコン膜41をエッチバックして、第1,第2接続
孔15,16の各側壁にサイドウォール17を形成す
る。このとき、第1,第2接続孔15,16は階段状に
形成されているため、上記第1接続孔15の側壁には第
1絶縁膜13上に上記サイドウォール17の上部が形成
され、上記第1絶縁膜13の側壁に上記サイドウォール
17の下部が形成される。そして、上記サイドウォール
17の傾斜面17Aは、例えば連続面で形成される。し
たがって、上記第1接続孔15と第2接続孔16とによ
って接続孔18が構成され、この接続孔18の側壁面1
8Aは上記傾斜面17Aで形成される。
【0024】なお、上記実施形態では、サイドウォール
17を酸化シリコンで形成したが、例えば酸窒化シリコ
ンまたは窒化シリコンで形成することも可能である。
【0025】上記製造方法では、第2絶縁膜14に第1
接続孔15を形成した後、この第1接続孔15より小さ
い径を有し第1接続孔15に連通する第2接続孔16を
第1絶縁膜13に形成し、次いで第1接続孔15および
第2接続孔16の各側壁にサイドウォール17を形成す
ることから、サイドウォール17は階段状に形成された
第1,第2接続孔15,16の側壁に形成される。その
ため、サイドウォール17によって第1,第2接続孔1
5,16からなる接続孔18の側壁面18Aは緩やかな
傾斜を持つ面に形成される。上記側壁面18Aの主要な
部分の傾斜角は基板11の表面からおよそ50°〜60
°程度になる。
【0026】また、上記実施形態による製造方法では、
レジスト膜31の開口部32の径を第2接続孔16の径
とすることが可能になるので、リソグラフィー技術の最
小寸法で第2接続孔16を形成することが可能になる。
さらに、層間絶縁膜の上層の膜となる第2絶縁膜14を
無機SOGで形成したことから、第2絶縁膜14から有
機物質の脱ガスは起きない。さらにまたサイドウォール
17を形成したので、接続孔18側へSOG膜からなる
第2絶縁膜14の露出が防げる。そのため、第2絶縁膜
14から接続孔18側へのいわゆるアウトガスは防止さ
れる。
【0027】次に上記接続孔18に配線層を形成する方
法を、図3の製造工程図によって説明する。
【0028】図3の(1)に示すように、スパッタリン
グによって、上記接続孔18の内部とともに上記第2絶
縁膜14上に金属配線層51を形成する。上記金属配線
層51は、上記接続孔18の側壁面18Aがリフローし
たような緩やかな傾斜面で形成されているため、スパッ
タリングの際にシャドー効果を発生しない。そのため、
カバリッジ性の良い成膜が成される。
【0029】その後、図3の(2)に示すように、通常
のリソグラフィー技術とエッチングとによって、上記金
属配線層51をパターニングして、配線52を形成す
る。
【0030】上記配線52は、傾斜が緩やかな接続孔1
8に形成されるため接続孔18の底部で段切れを起こす
ことはない。そのため、信頼性の高い配線が形成され
る。
【0031】
【発明の効果】以上、説明したように本発明の半導体装
置の接続孔によれば、第1絶縁膜上の第2絶縁膜に第1
接続孔が形成され、第1接続孔より小さい径を有し第1
接続孔に連通する第2接続孔が第1絶縁膜に形成されて
いて、第1,第2接続孔の各側壁にサイドウォールが形
成されているので、このサイドウォールによって第1,
第2接続孔かなる接続孔の側壁は緩やかな傾斜面とな
る。よって、その接続孔に形成される配線層のような膜
のカバリッジ性の向上を図ることができるので、信頼性
の高い成膜が可能になる。
【0032】本発明の接続孔の製造方法によれば、第2
絶縁膜に第1接続孔を形成した後、この第1接続孔より
小さい径を有し第1接続孔に連通する第2接続孔を第1
絶縁膜に形成し、次いで第1接続孔および第2接続孔の
各側壁にサイドウォールを形成するので、サイドウォー
ルは階段状に形成された接続孔の側壁に形成できる。そ
のため、サイドウォールによって接続孔の側壁は緩やか
な傾斜を持つ面に形成することが可能になる。
【図面の簡単な説明】
【図1】本発明の接続孔に係わる実施形態の概略構成断
面図である。
【図2】本発明の接続孔の製造方法に係わる実施形態の
製造工程図である。
【図3】配線層の製造工程図である。
【符号の説明】
11 基板 12 導電性パターン 13 第1絶
縁膜 14 第2絶縁膜 15 第1接続孔 16 第2
接続孔 17 サイドウォール 18 接続孔

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板に形成した導電性パターンを覆う状
    態にして該基板上に形成された第1絶縁膜と該第1絶縁
    膜上に形成された第2絶縁膜とに連通して設けられてい
    るもので該導電性パターンに通じる半導体装置の接続孔
    であって、 前記接続孔は、 前記第2絶縁膜に形成された第1接続孔と、 前記第1接続孔に連通するとともに前記導電性パターン
    に通じ前記第1接続孔より小さい径を有するもので前記
    第1絶縁膜に形成された第2接続孔とからなり、 前記第1接続孔および前記第2接続孔の各側壁にサイド
    ウォールを備えたことを特徴とする半導体装置の接続
    孔。
  2. 【請求項2】 基板に形成した導電性パターンを覆う状
    態にして該基板上に第1絶縁膜を形成する工程と、 前記第1絶縁膜上に第2絶縁膜を形成する工程と、 前記導電性パターンの上方における前記第2絶縁膜に第
    1接続孔を形成する工程と、 前記第1接続孔に連通するとともに前記導電性パターン
    に通じ前記第1接続孔より小さい径を有する第2接続孔
    を前記第1絶縁膜に形成する工程と、 前記第1接続孔および前記第2接続孔の各側壁にサイド
    ウォールを形成する工程とを備えたことを特徴とする半
    導体装置の接続孔の製造方法。
JP27210696A 1996-10-15 1996-10-15 半導体装置の接続孔およびその製造方法 Pending JPH10116902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27210696A JPH10116902A (ja) 1996-10-15 1996-10-15 半導体装置の接続孔およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27210696A JPH10116902A (ja) 1996-10-15 1996-10-15 半導体装置の接続孔およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10116902A true JPH10116902A (ja) 1998-05-06

Family

ID=17509172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27210696A Pending JPH10116902A (ja) 1996-10-15 1996-10-15 半導体装置の接続孔およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10116902A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366617B1 (ko) * 2000-03-13 2003-01-09 삼성전자 주식회사 자기 정렬 콘택홀 제조 방법
JP2009054948A (ja) * 2007-08-29 2009-03-12 Seiko Instruments Inc 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366617B1 (ko) * 2000-03-13 2003-01-09 삼성전자 주식회사 자기 정렬 콘택홀 제조 방법
JP2009054948A (ja) * 2007-08-29 2009-03-12 Seiko Instruments Inc 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
US20080318392A1 (en) Shallow trench isolation structure and method for forming the same
US6387798B1 (en) Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
US6362093B1 (en) Dual damascene method employing sacrificial via fill layer
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
US6319817B1 (en) Method of forming viahole
US6080660A (en) Via structure and method of manufacture
US6380066B1 (en) Methods for eliminating metal corrosion by FSG
JPH10116902A (ja) 半導体装置の接続孔およびその製造方法
JPH07263589A (ja) 多層配線構造およびその製造方法
JPH0969560A (ja) 半導体装置及びその製造方法
JP3670552B2 (ja) 半導体装置及びその製造方法
JPH05299397A (ja) 金属プラグの形成方法
JPH08204008A (ja) 半導体装置の製造方法
JPH07321098A (ja) コンタクトホールの形成方法
JPH05347360A (ja) 多層配線構造およびその製造方法
JP3413697B2 (ja) 配線形成方法
JPH1050835A (ja) 半導体装置および半導体装置の製造方法
JPH09321141A (ja) 半導体装置の製造方法
JPH09321044A (ja) 半導体装置およびその製造方法
JP2000260872A (ja) 半導体装置およびその製造方法
JPH06125010A (ja) 半導体装置の製造方法
JPH11251427A (ja) 半導体装置の製造方法
JPH05304219A (ja) 半導体装置における絶縁層の形成方法
JP2000164699A (ja) 半導体装置の製造方法