JP2009049407A - Ｎｏｒ型フラッシュメモリ素子及びその製造方法 - Google Patents
Ｎｏｒ型フラッシュメモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2009049407A JP2009049407A JP2008208465A JP2008208465A JP2009049407A JP 2009049407 A JP2009049407 A JP 2009049407A JP 2008208465 A JP2008208465 A JP 2008208465A JP 2008208465 A JP2008208465 A JP 2008208465A JP 2009049407 A JP2009049407 A JP 2009049407A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon pattern
- electrode
- flash memory
- semiconductor substrate
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000015654 memory Effects 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】コンタクトのマージンを減らし、高集積度を実現したＮＯＲ型フラッシュメモリ素子及びその製造方法の提供をする。
【解決手段】半導体基板上に形成された第１ポリシリコンパターン、誘電体膜及び第２ポリシリコンパターンで構成されたゲートと、前記第１ポリシリコンパターンの間に形成されて、前記半導体基板に挿入されてラインの形態に形成された複数の電極と、及びそれぞれの電極ごとに一つずつ形成されたコンタクトを含む。
【選択図】図６
【解決手段】半導体基板上に形成された第１ポリシリコンパターン、誘電体膜及び第２ポリシリコンパターンで構成されたゲートと、前記第１ポリシリコンパターンの間に形成されて、前記半導体基板に挿入されてラインの形態に形成された複数の電極と、及びそれぞれの電極ごとに一つずつ形成されたコンタクトを含む。
【選択図】図６
Description
実施例はＮＯＲ型フラッシュメモリ素子及びその製造方法に関するものである。
非揮発性（non volatile）メモリは、電源が中断されでも保存されたデータが損失されない長所を持っていて、ＰＣバイオス（Bios）用、セットトップボックス（Set Top Box）、プリンタ及びネットワークサーバなどのデータ保存用にたくさん使われていて、最近には、デジタルカメラと携帯電話などにもたくさん利用されている実情である。
このような、非揮発性メモリの中でも、電気的にメモリセルのデータを一括的にまたはセクター（sector）単位で消去する機能を持つ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）型フラッシュメモリ装置は、プログラム時、ドレーン側にチャンネル熱電子（channel hot electron）を形成させて、電子をフローティングゲート（floating gate）に蓄積することでセルトランジスタの閾値電圧を増加させる。
そして、フラッシュメモリ装置の消去動作は、ソース、基板及びフローティングゲートの間に高電圧を発生させて、フローティングゲートに蓄積された電子を放出することで、セルトランジスタの閾値電圧を低める。
最近高集積化が急速に進行されるにつれて、セルサイズの縮小が要求されているが、工程上のマージン確保が難しいことから、これ以上の縮小はほとんど不可能である。
コンタクトのマージンを減らし、高集積度を実現したＮＯＲ型フラッシュメモリ素子及びその製造方法の提供を課題とする。
実施例によるＮＯＲ型フラッシュメモリ素子は、半導体基板上に形成された第１ポリシリコンパターン、誘電体膜及び第２ポリシリコンパターンで構成されたゲートと、前記第１ポリシリコンパターンの間に形成されて、前記半導体基板に挿入されてラインの形態に形成された複数の電極と、及びそれぞれの電極ごとに一つずつ形成されたコンタクトを含む。
また、実施例によるＮＯＲ型フラッシュメモリ素子の製造方法は、素子分離膜が形成された半導体基板上にトンネル酸化膜を形成する段階と、前記トンネル酸化膜上に第１ポリシリコンパターンを形成する段階と、前記第１ポリシリコンパターンをマスクで前記半導体基板上にイオン注入工程を行い、前記第１ポリシリコンパターンの間の前記半導体基板に電極を形成する段階と、前記トンネル酸化膜及び第１ポリシリコンパターンが形成された前記半導体基板上に誘電体膜及び第２ポリシリコンパターンを形成する段階と、それぞれの電極ごとに一つのコンタクトを形成する段階を含む。
本発明の実施例によれば、フローティングゲートを利用して自己整列されたビットラインである電極を形成することで、フローティングゲートと活性領域（active area）の整列（align）が常に一致する。また、フローティングゲートをマスクでイオン注入して電極を形成するから、別途のマスクが必要なくなり、フローティングゲートと制御ゲートを絶縁するＯＮＯ膜の形成時、熱酸化工程で酸化膜を形成するから、イオン注入後、別途の熱処理工程を行わなくても良い。
また、それぞれのセルごとにコンタクトを形成せずに、ビットラインごとに一つのコンタクトを形成させることで、工程マージンが高くなり、セルの集積度が高くなってメモリ素子の小型化を具現することができる。
そして、ＮＯＲ型の構造を持つことで、高速動作が可能であり、コンタクトの数を減少させることで、ＮＡＮＤ型フラッシュメモリレベルの大きさを持つようにり、ＮＯＲ型とＮＡＮＤ型の長所を持つことができる。
また、ＯＮＯ膜の形成時、熱酸化工程で電極と接する酸化膜が厚く形成されることで、後続制御ゲート形成するためのエッチング工程時、電極を保護して損傷によるビットラインの抵抗増加を防止することができる。
そして、素子分離膜の形成なしに、電極でそれぞれのセルを分離することで、セルのサイズを減らしてメモリ素子の集積度を向上させることができる。
以下、実施例によるＮＯＲ型フラッシュメモリ素子及びその製造方法を、添付された図面を参照して詳しく説明する。
本発明による実施例の説明において、各層の〔上（on/over）〕に形成されていると記載されている場合において、〔上（on/over）〕は、直接（directly）または他の層を介在して（indirectly）形成されていることを皆含む。
図面で、各層の厚さや大きさは説明の便宜及び明確性のために、誇張されるとか省略されるとかまたは概略的に図示されでいる。また、各構成要素の大きさは実際の大きさを全面的に反映するものではない。
図６は、実施例によるＮＯＲ型フラッシュメモリ素子の断面図である。
実施例によるＮＯＲ型フラッシュメモリ素子は、半導体基板１０上に形成された第１ポリシリコンパターン３２、誘電体膜４０及び第２ポリシリコンパターン６０で構成されたゲート８０と、前記第１ポリシリコンパターン３２の間に形成されて、前記半導体基板１０に挿入されてラインの形態に形成された複数の電極１８と、及びそれぞれの電極１８ごとに一つずつ形成されたコンタクトを含む。
また、前記誘電体膜４０は、第１酸化膜４２、窒化膜４４及び第２酸化膜４６の積層で構成されたＯＮＯ膜で形成されて、前記第１酸化膜４２は、前記半導体基板１０の電極１８と接する領域が、前記第１ポリシリコンパターン３２と接する領域より厚く形成される。
また、前記電極１８は、前記第２ポリシリコンパターン６０と交差するパターンに形成される。
図１ないし図７は、実施例によるＮＯＲ型フラッシュメモリ素子の工程断面図である。
まず、図１に図示されているように、半導体基板１０にＮウェル１２及びＰウェル１４を形成する。
この時、前記Ｎウェルは、砒素（As）、燐（Ｐ）などのイオンを高濃度でイオン注入し形成されて、前記Ｐウェルは、硼素（Ｂ）イオンを低濃度でイオン注入して形成される。
そして、図２に図示されているように、前記半導体基板１０上にトンネル酸化膜２０及び第１ポリシリコン膜３０を形成する。
前記トンネル酸化膜２０は、ホットキャリア（ hot carrier ）のプログラムとＦＮトンネリング（Fouler Nordheim tunneling）の消去時に利用されるので、湿式酸化（wet oxidation）工程でハイクオリティーの酸化膜を形成する。
続いて、図３に図示されているように、前記第１ポリシリコン膜３０をパターニングして第１ポリシリコンパターン３２を形成する。
前記第１ポリシリコンパターン３２は、フローティングゲートになることができる。
この時、前記第１ポリシリコンパターン３２の相互間隔を最小化して、カップリング比を増加させることができるようにする。
従来のフラッシュメモリ素子は、それぞれのフローティングゲートの間にコンタクトを形成するから、フローティングゲートの間にコンタクトを形成するためのマージンが必要だった。
しかし、本実施例では、半導体基板内部に電極を形成するから、従来のコンタクトマージンを減らすことができる。
このように、前記第１ポリシリコンパターン３２の相互間隔を最小化させることで、フラッシュメモリ素子の高集積化を実現することができる。
そして、図４に図示されているように、前記第１ポリシリコンパターン３２が形成された前記半導体基板１０全面にイオン注入工程を行い、イオン注入層パターン１６を形成する。
前記イオン注入工程は、前記第１ポリシリコンパターン３２をマスクで、砒素イオンを1×１０１５〜５×１０１５ａｔｏｍｓ／ｃｍ２の濃度と２０〜４０ＫｅＶのエネルギーで注入して行われる。
前記第１ポリシリコンパターン３２をマスクとしてイオン注入工程が行われるから、追加的なマスクなしに自己整列方法でイオン注入層パターン１６が形成される。
前記イオン注入層パターン１６は、以後熱処理工程で活性化されて電極として使われる。
続いて、図５（ａ）及び図５（ｂ）に図示されているように、前記第１ポリシリコンパターン３２を含む前記半導体基板１０上に、誘電体膜４０を形成する。
前記誘電体膜４０は、第１酸化膜４２、窒化膜４４及び第２酸化膜４６を順次に形成したＯＮＯ膜に形成される。
前記誘電体膜４０は、上部と下部を絶縁する役割をする。この時、前記第１ポリシリコンパターン３２は、前記誘電体膜４０によって取り囲まれる。
前記第１酸化膜４２は、熱酸化工程で形成されて、前記窒化膜４４は、低圧化学的気相成長法（Low Pressure Chemical Vapor Deposition）で形成されて、前記第２酸化膜４６は、化学的気相成長法を通じて高温酸化膜（high temperature oxide）に形成されることができる。
この時、前記第１酸化膜４２を形成するための熱酸化工程時、前記イオン注入層パターン１６の拡散（diffusion）現象で活性化されて、電極１８が形成される。
前記電極１８は、前記第１ポリシリコンパターン３２を利用して自己整列方法で形成されて、フローティングゲートである前記第１ポリシリコンパターン３２とのオーバレイが常に一致する。
すなわち、前記イオン注入層パターン１６形成後、別の熱工程を行わず、前記第１酸化膜４２形成のための熱酸化工程で前記イオン注入層パターン１６を活性化させることで、追加的な熱工程は行われない。
また、前記第１酸化膜４２を形成するための熱酸化工程時、前記イオン注入層パターン１６が形成された領域の場合、熱酸化の速度が早くて、前記半導体基板１０の電極１８と接する領域４２ａが、前記第１ポリシリコンパターン３２と接する領域４２ｂより厚く形成される。
前記第１酸化膜４２において、前記半導体基板１０の電極１８と接する領域４２ａが、前記第１ポリシリコンパターン３２と接する領域４２ｂより厚く形成されるから、以後制御ゲート形成のためのエッチング工程時、前記電極１８に損傷が発生されて、前記電極１８の抵抗が増加することを防止することができる。
この時、前記第１ポリシリコンパターン３２と接する領域４２ｂの前記第１酸化膜４２の厚さは、１００Åに形成されることができて、前記半導体基板１０の電極１８と接する領域４２ａの前記第１酸化膜４２は、２５０〜３００Åの厚さに形成されることができる。
続いて、図６に図示されているように、前記第１ポリシリコンパターン３２及び誘電体膜４０が形成された前記半導体基板１０上に、第２ポリシリコンパターン６０を形成を形成して、前記第１ポリシリコンパターン３２、誘電体膜４０及び前記第２ポリシリコンパターン６０で構成されるゲート８０を形成する。
前記第２ポリシリコンパターン６０は、前記第１ポリシリコンパターン３２及び誘電体膜４０が形成された前記半導体基板１０上に、第２ポリシリコン（図示していない）を形成した後、前記第２ポリシリコンにフォトレジストパターンを形成して、エッチング工程を行い形成されることができる。
前記第２ポリシリコンパターン６０形成のためのエッチング工程時、前記半導体基板１０の電極１８と接する領域４２ａの前記第１酸化膜４２が厚く形成されるから、前記電極１８に損傷を発生させずに、前記第２ポリシリコンパターン６０が形成されることができる。
前記第２ポリシリコンパターン６０は、制御ゲートであり、下部に形成された第１ポリシリコンパターン３２に電荷を励起させて、充電または放電されるようにバイアス電圧を印加する役割をする。
図７は、前記半導体基板１０上に前記ゲート８０が形成された構造物の立体図面である。
前記第２ポリシリコンパターン６０である制御ゲートは、ワードライン（word line）として使われることと、前記電極１８は、ビットライン（bit line）として使われることができる。
続いて、図示されではないが、前記ゲート８０の側壁にスペーサー（図示していない）を形成して、前記ゲート８０及びスペーサーが形成された前記半導体基板１０上に、層間絶縁膜（図示していない）を形成した後、前記電極１８と繋がるコンタクトを形成することができる。
この時、ビットラインとして使われる前記電極１８それぞれに、一つのコンタクトが形成されることができる。
図８ないし図１１は、実施例によるＮＯＲ型フラッシュメモリ素子の動作を説明するための図面である。
図８は、実施例によるＮＯＲ型フラッシュメモリ素子の概略的な平面図であり、図９は、プログラム動作を説明するための図面である。
図８に図示されているように、ＮＯＲ型フラッシュメモリ素子は、前記電極１８と制御ゲートである前記第２ポリシリコンパターン６０は、交差されるように形成される。
また、前記電極１８にそれぞれコンタクト７０が形成されることができる。
前記第２ポリシリコンパターン６０である制御ゲートはワードラインとして使われることと、前記電極１８は、ビットラインとして使われることができる。
実施例によるＮＯＲ型フラッシュメモリ素子で、Ｃ領域にプログラムするためには、前記電極１８であるＢＬ０及びＢＬ３電極はフローティングさせて、ＢＬ１電極は接地させて、ＢＬ２電極は５Ｖの電圧を印加する。
そして、前記第２ポリシリコンパターン６０である制御ゲートのＷＬ０、ＷＬ２及びＷＬ３電極は接地させて、ＷＬ１電極は９Vの電圧を印加して、前記半導体基板１０のＰウェル領域１４は接地させる。
図９に図示されているように、Ｃ領域のチャンネルには、接地と５Ｖの電圧が印加されるのでホットキャリアが発生して、同時に制御ゲートであるＷＬ１電極に９Ｖの電圧が印加されて、前記第１ポリシリコンパターン３２であるフローティングゲートにホットキャリアが注入されてプログラムされる。
この時、Ａ領域のチャンネルにかかる電圧は、フローティングと接地なので、ＷＬ１電極に９Ｖが印加されてもプログラムされない。
そして、Ｂ領域のチャンネルにかかる電圧は、５Ｖとフローティングなので、ＷＬ１電極に９Ｖが印加されても、ホットキャリアが発生しないのでプログラムされない。
そして、Ｄ領域及びＥ領域のチャンネルには接地と５Ｖの電圧が印加されるので、ホットキャリアが発生するが、制御ゲートであるＷＬ０及びＷＬ２電極が接地されてプログラムされない。
図１０は、実施例によるＮＯＲ型フラッシュメモリ素子の概略的な平面図であり、図１１は消去動作を説明するための図面である。
実施例によるＮＯＲ型フラッシュメモリ素子で、プログラムされたＣ領域を消去するためには、前記電極１８であるＢＬ０及びＢＬ３電極はフローティングさせて、ＢＬ１電極は接地させて、ＢＬ２電極は９Ｖの電圧を印加する。
そして、前記第２ポリシリコンパターン６０である制御ゲートのＷＬ０、ＷＬ２及びＷＬ３電極は接地させて、ＷＬ１電極は９Ｖの電圧を印加して、前記半導体基板１０のＰウェル領域１４は９Ｖの電圧を印加する。
図１１に図示されているように、Ｃ領域のチャンネルには接地と９Ｖの電圧が印加されて、同時に制御ゲートであるＷＬ１電極に９Ｖの電圧が印加されて、前記半導体基板１０のＰウェル領域１４には９Ｖの電圧が印加されて、ＦＮトンネリングでフローティングゲートに注入された電子が出るようになる。
表１は、ＮＯＲ型フラッシュメモリ素子の動作のための印加電圧を図示している。
動作セルによって、前記電極１８がソースまたはドレーンになることができるから、前記電極１８であるビットラインは、ソース及びドレーンで表記している。
１０ 半導体基板、 １２ Ｎウェル、 １４ Ｐウェル領域、 １６ イオン注入層パターン、 １８ 電極、 ２０ トンネル酸化膜、 ３０ 第１ポリシリコン膜、 ３２ 第１ポリシリコンパターン、 ４０ 誘電体膜、 ４２ 第１酸化膜、 ４２ａ 電極と接する領域、 ４２ｂ 第１ポリシリコンパターンと接する領域、 ４４ 窒化膜、 ４６ 第２酸化膜、 ６０ 第２ポリシリコンパターン、 ７０ コンタクト、 Ａ,Ｂ,Ｃ,Ｄ,Ｅ チャンネルの領域。
Claims (14)
- 半導体基板上に形成された第１ポリシリコンパターン、誘電体膜及び第２ポリシリコンパターンで構成されたゲートと、前記第１ポリシリコンパターンの間に形成されて、前記半導体基板に挿入されてライン（line）の形態に形成された複数の電極と、それぞれの電極ごとに一つずつ形成されたコンタクトを含むＮＯＲ型フラッシュメモリ素子。
- 前記誘電体膜は、第１酸化膜、窒化膜及び第２酸化膜の積層で構成されたＯＮＯ（Oxide-Nitride-Oxide）膜に形成されて、前記第１酸化膜は、前記半導体基板の電極と接する領域が、前記第１ポリシリコンパターンと接する領域より厚く形成されたことを含む、請求項１に記載のＮＯＲ型フラッシュメモリ素子。
- 前記半導体基板の電極と接する領域の前記第１酸化膜は、２５０〜３００Åの厚さに形成されることを含む、請求項２に記載のＮＯＲ型フラッシュメモリ素子。
- 前記電極は、前記第２ポリシリコンパターンと交差するパターンに形成されたことを含む、請求項１に記載のＮＯＲ型フラッシュメモリ素子。
- 前記電極は、イオンが注入されて形成されたことを含む、請求項１に記載のＮＯＲ型フラッシュメモリ素子。
- 素子分離膜が形成された半導体基板上にトンネル酸化膜を形成する段階と、前記トンネル酸化膜上に第１ポリシリコンパターンを形成する段階と、前記第１ポリシリコンパターンをマスクで前記半導体基板上にイオン注入工程を行い、前記第１ポリシリコンパターンの間の前記半導体基板に電極を形成する段階と、前記トンネル酸化膜及び第１ポリシリコンパターンが形成された前記半導体基板上に誘電体膜及び第２ポリシリコンパターンを形成する段階と、それぞれの電極ごとに一つのコンタクトを形成する段階を含むＮＯＲ型フラッシュメモリ素子の製造方法。
- 前記誘電体膜は、第１酸化膜、窒化膜及び第２酸化膜の積層で形成されたＯＮＯ膜に形成されることを含む、請求項６に記載のＮＯＲ型フラッシュメモリ素子の製造方法。
- 前記第１酸化膜は、熱酸化（thermal oxidation）工程を通じて形成されて、前記半導体基板の電極と接する領域が、前記第１ポリシリコンパターンと接する領域より厚く形成されたことを含む、請求項７に記載のＮＯＲ型フラッシュメモリ素子の製造方法。
- 前記半導体基板の電極と接する領域の前記第１酸化膜は、２５０〜３００Åの厚さに形成されることを含む、請求項７に記載のＮＯＲ型フラッシュメモリ素子の製造方法。
- 前記第２ポリシリコンパターンは、前記第１ポリシリコンパターン及び誘電体膜が形成された前記半導体基板上に第２ポリシリコンを形成して、前記第２ポリシリコンにエッチング工程を通じて形成されて、厚く形成された前記第１酸化膜が前記電極を保護して、前記エッチング工程時、前記電極の損傷（damage）を保護することを含む、請求項７に記載のＮＯＲ型フラッシュメモリ素子の製造方法。
- 前記第１酸化膜を形成するための熱酸化（thermal oxidation）工程時、前記イオン注入で形成された電極の活性化が行われる、請求項７に記載のＮＯＲ型フラッシュメモリ素子の製造方法。
- 前記窒化膜は、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）工程に形成されて、前記第２酸化膜はＣＶＤ（Chemical Vapor Deposition）工程で形成されることを含む、請求項７に記載のＮＯＲ型フラッシュメモリ素子の製造方法。
- 前記電極は、砒素（As）イオンを１×１０１５〜５×１０１５ａｔｏｍｓ／ｃｍ２の濃度と２０〜４０ＫｅＶのエネルギーで注入して形成される、請求項６に記載のＮＯＲ型フラッシュメモリ素子の製造方法。
- 前記電極は、前記第１ポリシリコンパターンを利用して自己整列（self-align）方法で形成されて、フローティングゲートである前記第１ポリシリコンパターンとのオーバレイ（overlay）が一致する、請求項６に記載のＮＯＲ型フラッシュメモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070081597A KR100871547B1 (ko) | 2007-08-14 | 2007-08-14 | 노어 플래시 메모리 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009049407A true JP2009049407A (ja) | 2009-03-05 |
Family
ID=40280422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008208465A Pending JP2009049407A (ja) | 2007-08-14 | 2008-08-13 | Ｎｏｒ型フラッシュメモリ素子及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8164955B2 (ja) |
| JP (1) | JP2009049407A (ja) |
| KR (1) | KR100871547B1 (ja) |
| CN (1) | CN101369585A (ja) |
| DE (1) | DE102008038752B4 (ja) |
| TW (1) | TW200908240A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390589B (zh) * | 2012-05-09 | 2015-08-26 | 无锡华润上华半导体有限公司 | Nor结构闪存及其制备方法 |
| CN104183552B (zh) * | 2013-05-23 | 2017-09-19 | 北京兆易创新科技股份有限公司 | Nor型闪存存储单元及其制造方法 |
| CN103904037A (zh) * | 2014-04-04 | 2014-07-02 | 武汉新芯集成电路制造有限公司 | Nor闪存的制造方法 |
| CN104409460A (zh) * | 2014-10-20 | 2015-03-11 | 中国科学院微电子研究所 | 闪存单元及闪存装置 |
| JP6613116B2 (ja) * | 2014-12-02 | 2019-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| US11069704B2 (en) * | 2019-04-09 | 2021-07-20 | Macronix International Co., Ltd. | 3D NOR memory having vertical gate structures |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221210A (ja) * | 1993-12-10 | 1995-08-18 | Advanced Micro Devices Inc | 不揮発性メモリを製造するための方法および不揮発性メモリアレイ |
| JPH0878543A (ja) * | 1994-08-31 | 1996-03-22 | Nkk Corp | 不揮発性半導体メモリ装置及びその製造方法 |
| JP2003282741A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661060A (en) * | 1994-12-28 | 1997-08-26 | National Semiconductor Corporation | Method for forming field oxide regions |
| KR0172271B1 (ko) * | 1995-04-25 | 1999-02-01 | 김주용 | 플래쉬 이이피롬 셀의 제조방법 |
| EP0741415A1 (en) * | 1995-05-05 | 1996-11-06 | STMicroelectronics S.r.l. | Flash-EEPROM memory with contactless memory cells |
| US6133604A (en) * | 1999-04-20 | 2000-10-17 | Taiwan Semiconductor Manufacturing Corporation | NOR array architecture and operation methods for ETOX cells capable of full EEPROM functions |
| US6242307B1 (en) * | 1999-08-23 | 2001-06-05 | United Microelectronics Corp. | Method of fabricating flash memory |
| KR20020057341A (ko) * | 2001-01-04 | 2002-07-11 | 윤종용 | 노어형 플래시 메모리 소자 및 그 제조방법 |
| US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
| US6674138B1 (en) * | 2001-12-31 | 2004-01-06 | Advanced Micro Devices, Inc. | Use of high-k dielectric materials in modified ONO structure for semiconductor devices |
| JP4233381B2 (ja) * | 2003-05-21 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体装置とその製造方法 |
| DE112004003021T5 (de) | 2004-11-30 | 2007-10-31 | Spansion Llc, Sunnyvale | Halbleiterspeicher und Verfahren zu dessen Herstellung |
| KR100640620B1 (ko) * | 2004-12-27 | 2006-11-02 | 삼성전자주식회사 | 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법 |
| KR100667894B1 (ko) | 2005-12-22 | 2007-01-11 | 매그나칩 반도체 유한회사 | 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법 |
-
2007
- 2007-08-14 KR KR1020070081597A patent/KR100871547B1/ko not_active IP Right Cessation
-
2008
- 2008-08-12 US US12/189,955 patent/US8164955B2/en active Active
- 2008-08-12 DE DE102008038752A patent/DE102008038752B4/de not_active Expired - Fee Related
- 2008-08-13 TW TW097130848A patent/TW200908240A/zh unknown
- 2008-08-13 JP JP2008208465A patent/JP2009049407A/ja active Pending
- 2008-08-14 CN CNA2008101459635A patent/CN101369585A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221210A (ja) * | 1993-12-10 | 1995-08-18 | Advanced Micro Devices Inc | 不揮発性メモリを製造するための方法および不揮発性メモリアレイ |
| JPH0878543A (ja) * | 1994-08-31 | 1996-03-22 | Nkk Corp | 不揮発性半導体メモリ装置及びその製造方法 |
| JP2003282741A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8164955B2 (en) | 2012-04-24 |
| KR100871547B1 (ko) | 2008-12-01 |
| US20090046515A1 (en) | 2009-02-19 |
| CN101369585A (zh) | 2009-02-18 |
| TW200908240A (en) | 2009-02-16 |
| DE102008038752A1 (de) | 2009-02-26 |
| DE102008038752B4 (de) | 2011-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109460B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| JP3573691B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20060071265A1 (en) | Nonvolatile memory devices and methods of forming the same | |
| US7553725B2 (en) | Nonvolatile memory devices and methods of fabricating the same | |
| JP2006253685A (ja) | スプリットゲート不揮発性メモリ装置及びそれの形成方法 | |
| US20100163965A1 (en) | Flash memory device and manufacturing method of the same | |
| US20080111181A1 (en) | Nonvolatile memory devices, methods of operating the same and methods of forming the same | |
| US7563676B2 (en) | NOR-type flash memory cell array and method for manufacturing the same | |
| JP2009049407A (ja) | Ｎｏｒ型フラッシュメモリ素子及びその製造方法 | |
| US7741179B2 (en) | Method of manufacturing flash semiconductor device | |
| JP2000286349A (ja) | 半導体装置およびその製造方法 | |
| US6867463B2 (en) | Silicon nitride read-only-memory | |
| US20090179256A1 (en) | Memory having separated charge trap spacers and method of forming the same | |
| US8334182B2 (en) | Method for manufacturing non-volatile memory | |
| US20070170494A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| US20080042191A1 (en) | Non-volatile memory device and method of fabricating the same | |
| JP2004056071A (ja) | 半導体素子の製造方法及びその素子 | |
| WO2007000808A1 (ja) | 半導体装置およびその製造方法 | |
| US7537992B2 (en) | Method for manufacturing flash memory device | |
| KR100685880B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| US20070148870A1 (en) | Method for forming common source line in NOR-type flash memory device | |
| US8222685B2 (en) | Flash memory device and method for manufacturing the same | |
| JP2009135491A (ja) | フラッシュメモリ素子の製造方法 | |
| KR20100074366A (ko) | 플래시 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120709 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120727 |