CN103904037A - Nor闪存的制造方法 - Google Patents

Nor闪存的制造方法 Download PDF

Info

Publication number
CN103904037A
CN103904037A CN201410138771.7A CN201410138771A CN103904037A CN 103904037 A CN103904037 A CN 103904037A CN 201410138771 A CN201410138771 A CN 201410138771A CN 103904037 A CN103904037 A CN 103904037A
Authority
CN
China
Prior art keywords
flash memory
manufacture method
shallow trench
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410138771.7A
Other languages
English (en)
Inventor
周俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201410138771.7A priority Critical patent/CN103904037A/zh
Publication of CN103904037A publication Critical patent/CN103904037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Abstract

本发明揭示了一种NOR闪存的制造方法。该方法包括：提供半导体衬底；在所述半导体衬底上依次沉积隧道氧化层和浮栅；刻蚀所述浮栅、隧道氧化层及半导体衬底形成浅沟槽；在所述浅沟槽中形成衬垫氧化层，并由衬垫氧化层产生鸟嘴效应，使得隧道氧化层边缘的厚度大于等于中间的厚度，从而提高了NOR闪存的可靠性。

Description

NOR闪存的制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种改善隧道氧化层均匀性的NOR闪存的制造方法。
背景技术
随着便携式电子设备的高速发展，对数据存储的要求越来越高。通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源断电时丢失数据，而非易失性存储器即使在电源中断时仍可保持数据。因此，非易失性存储器成为便携式电子设备中最主要的存储部件，并已经被广泛的应用。
在非易失性存储器中，闪存（flash memory）由于其很高的芯片存储密度，以及较佳的工艺适应性，已经成为一种极为重要的器件。通常闪存可以分为NAND闪存和NOR闪存。如图1所示为现有技术中的NOR闪存的结构示意图。包括在衬底10上形成的栅极结构11，栅极结构11包括一隧道氧化层（tunneloxide layer）111。
NOR闪存对隧道氧化层111的质量要求非常高，不仅要求无缺陷、高密度，更要求厚度的均匀性要好。这是因为NOR闪存最重要的产品质量指标是数据保持力（Retention）和编程擦除循环次数（Cycling）,隧道氧化层的厚度均匀性不好直接导致的后果是Retention和Cycling失效。目前，由于硅各晶面炉管氧化速率差异，特别是在有源区的边缘（corner）由于应力的影响，造成隧道氧化层111的均匀性受到限制，表现为隧道氧化层111在有源区的边缘比在有源区的中心薄，考虑到例如尖端放电等因素，较薄的边缘直接影响的是隧道氧化层的可靠性（Reliability）的退化。
发明内容
本发明的目的在于，提供一种NOR闪存的制造方法，改善现有技术中容易隧道氧化层厚度不均匀的问题。
为解决上述技术问题，本发明提供一种NOR闪存的制造方法，包括：
提供半导体衬底；
在所述半导体衬底上依次沉积隧道氧化层和浮栅；
刻蚀所述浮栅、隧道氧化层及半导体衬底形成浅沟槽；
在所述浅沟槽中形成衬垫氧化层，并由衬垫氧化层产生鸟嘴效应，使得隧道氧化层边缘的厚度大于等于中间的厚度。
进一步的，对于所述的NOR闪存的制造方法，所述隧道氧化层的厚度为90
Figure BDA0000487585020000021
进一步的，对于所述的NOR闪存的制造方法，所述衬垫氧化层的厚度为
Figure BDA0000487585020000022
进一步的，对于所述的NOR闪存的制造方法，在所述半导体衬底上沉积隧道氧化层之前，还包括：
在所述半导体衬底上沉积一缓冲氧化层；
进行阱注入；
去除所述缓冲氧化层。
进一步的，对于所述的NOR闪存的制造方法，在所述浅沟槽中形成衬垫氧化层之后，还包括：进行浅沟槽隔离的制作。
进一步的，对于所述的NOR闪存的制造方法，所述浅沟槽隔离的制作包括：
填充隔离氧化物，所述隔离氧化物的顶端高于所述浮栅；
进行平坦化工艺，使得所述隔离氧化物与浮栅处于同一平面；
回刻所述隔离氧化物，去除位于相邻浮栅之间的部分。
进一步的，对于所述的NOR闪存的制造方法，采用高密度等离子体化学气相沉积氧化硅以形成隔离氧化物。
进一步的，对于所述的NOR闪存的制造方法，所述平坦化工艺为化学机械研磨。
进一步的，对于所述的NOR闪存的制造方法，在所述浅沟槽隔离制作完成后，还包括：
沉积ONO层，所述ONO层覆盖所述浅沟槽隔离与浮栅；
控制栅的形成。
与现有技术相比，本发明提供的NOR闪存的制造方法中，包括先进行隧道氧化层和和浮栅的沉积，之后形成浅沟槽，并在浅沟槽中形成衬垫氧化层。相比现有技术，本发明中利用在浅沟槽中形成的衬垫氧化层的鸟嘴效应，使得隧道氧化层边缘的厚度大于等于中间的厚度，从而大大的提高了NOR闪存的可靠性。
附图说明
图1为一种现有技术中NOR闪存的示意图；
图2为本发明实施例NOR闪存的制造方法的流程图；
图3-图9为本发明实施例NOR闪存的制造方法的过程中器件结构示意图。
具体实施方式
下面将结合示意图对本发明的NOR闪存的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，对于所述的NOR闪存的制造方法，提供半导体衬底；在所述半导体衬底上依次沉积隧道氧化层和浮栅；刻蚀所述浮栅、隧道氧化层及半导体衬底形成浅沟槽；在所述浅沟槽中形成衬垫氧化层，并由衬垫氧化层产生鸟嘴效应，使得隧道氧化层边缘的厚度大于等于中间的厚度。从而有效地提高了NOR闪存的可靠性。
以下列举所述NOR闪存的制造方法的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
基于上述思想，下面提供所述NOR闪存的制造方法的较优实施例，请参考图2及图3-图9，图2为本发明实施例NOR闪存的制造方法的流程图，图3-图9为本发明实施例NOR闪存的制造方法的过程中器件结构示意图。本实施例的NOR闪存的制造方法包括：
步骤S101：提供半导体衬底20，如图3所示。所述半导体衬底20的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底20选用单晶硅材料构成。在所述半导体衬底20中还可以形成有埋层（图中未示出）等。然后，请参考图4，在所述半导体衬底20上沉积一层缓冲氧化层（pad oxide layer）21，并进行阱注入。具体的，例如可以是注入N阱或P阱，并可以视需要进行一次或多次的小剂量硼注入或磷注入。接着，去除所述缓冲氧化层，进行下一步骤。
如图5所示，进行步骤S102：在所述半导体衬底20上依次沉积隧道氧化层（tunnel oxide layer）22和浮栅23；优选的，所述隧道氧化层22的厚度为
Figure BDA0000487585020000051
Figure BDA0000487585020000052
例如
Figure BDA0000487585020000053
所述隧道氧化层22的材料例如可以是二氧化硅，所述浮栅23的材料例如可以是多晶硅。
请参考图6，步骤S103为：刻蚀所述浮栅23、隧道氧化层22及半导体衬底20形成浅沟槽24；浅沟槽24的刻蚀形成过程为公知常识，本发明在此不做赘述。在浅沟槽24形成后，栅极结构的隧道氧化层22已初具形状，正如背景技术中所述，隧道氧化层22的边缘容易比中间部分薄。
为了改善这一状况，请参考图7，即本发明中的关键步骤S104：在所述浅沟槽中形成衬垫氧化层（liner oxide）25，并由衬垫氧化层25产生鸟嘴效应，使得隧道氧化层22边缘221的厚度大于等于中间的厚度。较佳的，所述衬垫氧化层25的材料为二氧化硅，所述衬垫氧化层25的厚度为
Figure BDA0000487585020000054
接下来完成浅沟槽隔离的制作，如图8所示，首先在浅沟槽中填充隔离氧化物，并使得所述隔离氧化物的顶端高于所述浮栅23。例如可以采用高密度等离子体化学气相沉积氧化硅以形成隔离氧化物。接着进行平坦化工艺，例如可以是化学机械研磨工艺，使得所述隔离氧化物与浮栅处于同一平面。之后回刻所述隔离氧化物，去除位于相邻浮栅23之间的部分，从而形成浅沟槽隔离26。
请参考图9，在浅沟槽隔离26形成后，继续沉积ONO（氧化硅-氮化硅-氧化硅）层27，所述ONO层27覆盖所述浅沟槽隔离与浮栅；再沉积多晶硅，形成控制栅28。所述控制栅28的具体形成方法可以根据现有技术完成，并可以继续完成栅极侧墙（未图示）的加工。
在本发明提供的NOR闪存的制造方法中，通过先形成浮栅，再进行浅沟槽刻蚀，使得在衬垫氧化层的生长过程中所产生的鸟嘴效应使得隧道氧化层边缘加厚，提高了NOR闪存的可靠性，并且本发明的方法并未引入复杂的工艺，故制造过程简便，加工成本低，从而的提高了竞争力。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种NOR闪存的制造方法，包括：
提供半导体衬底；
在所述半导体衬底上依次沉积隧道氧化层和浮栅；
刻蚀所述浮栅、隧道氧化层及半导体衬底形成浅沟槽；
在所述浅沟槽中形成衬垫氧化层，并由衬垫氧化层产生鸟嘴效应，使得隧道氧化层边缘的厚度大于等于中间的厚度。
2.如权利要求1所述的NOR闪存的制造方法，其特征在于，所述隧道氧化层的厚度为
Figure FDA0000487585010000011
3.如权利要求2所述的NOR闪存的制造方法，其特征在于，所述衬垫氧化层的厚度为
Figure FDA0000487585010000012
4.如权利要求1所述的NOR闪存的制造方法，其特征在于，在所述半导体衬底上沉积隧道氧化层之前，还包括：
在所述半导体衬底上沉积一缓冲氧化层；
进行阱注入；
去除所述缓冲氧化层。
5.如权利要求1所述的NOR闪存的制造方法，其特征在于，在所述浅沟槽中形成衬垫氧化层之后，还包括：进行浅沟槽隔离的制作。
6.如权利要求5所述的NOR闪存的制造方法，其特征在于，所述浅沟槽隔离的制作包括：
填充隔离氧化物，所述隔离氧化物的顶端高于所述浮栅；
进行平坦化工艺，使得所述隔离氧化物与浮栅处于同一平面；
回刻所述隔离氧化物，去除位于相邻浮栅之间的部分。
7.如权利要求6所述的NOR闪存的制造方法，其特征在于，采用高密度等离子体化学气相沉积氧化硅以形成隔离氧化物。
8.如权利要求6所述的NOR闪存的制造方法，其特征在于，所述平坦化工艺为化学机械研磨。
9.如权利要求6所述的NOR闪存的制造方法，其特征在于，在所述浅沟槽隔离制作完成后，还包括：
沉积ONO层，所述ONO层覆盖所述浅沟槽隔离与浮栅；
控制栅的形成。
CN201410138771.7A 2014-04-04 2014-04-04 Nor闪存的制造方法 Pending CN103904037A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410138771.7A CN103904037A (zh) 2014-04-04 2014-04-04 Nor闪存的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410138771.7A CN103904037A (zh) 2014-04-04 2014-04-04 Nor闪存的制造方法

Publications (1)

Publication Number Publication Date
CN103904037A true CN103904037A (zh) 2014-07-02

Family

ID=50995298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410138771.7A Pending CN103904037A (zh) 2014-04-04 2014-04-04 Nor闪存的制造方法

Country Status (1)

Country Link
CN (1) CN103904037A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782656A (zh) * 2016-12-02 2017-05-31 武汉新芯集成电路制造有限公司 一种提升闪存存储器数据保持力的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130467A (en) * 1997-12-18 2000-10-10 Advanced Micro Devices, Inc. Shallow trench isolation with spacers for improved gate oxide quality
CN1396660A (zh) * 2001-07-05 2003-02-12 富士通株式会社 半导体集成电路器件及其制造方法
CN1518125A (zh) * 2003-01-29 2004-08-04 ��ʽ���������Ƽ� 半导体装置
US6790746B1 (en) * 2003-04-10 2004-09-14 Macronix International Co., Ltd. Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak
CN1549323A (zh) * 2003-05-14 2004-11-24 旺宏电子股份有限公司 利用遮蔽式鸟嘴改善高密度快闪记忆体穿隧氧化层边缘电崩溃的方法
CN101369585A (zh) * 2007-08-14 2009-02-18 东部高科股份有限公司 Nor闪存器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130467A (en) * 1997-12-18 2000-10-10 Advanced Micro Devices, Inc. Shallow trench isolation with spacers for improved gate oxide quality
CN1396660A (zh) * 2001-07-05 2003-02-12 富士通株式会社 半导体集成电路器件及其制造方法
CN1518125A (zh) * 2003-01-29 2004-08-04 ��ʽ���������Ƽ� 半导体装置
US6790746B1 (en) * 2003-04-10 2004-09-14 Macronix International Co., Ltd. Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak
CN1549323A (zh) * 2003-05-14 2004-11-24 旺宏电子股份有限公司 利用遮蔽式鸟嘴改善高密度快闪记忆体穿隧氧化层边缘电崩溃的方法
CN101369585A (zh) * 2007-08-14 2009-02-18 东部高科股份有限公司 Nor闪存器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782656A (zh) * 2016-12-02 2017-05-31 武汉新芯集成电路制造有限公司 一种提升闪存存储器数据保持力的方法
CN106782656B (zh) * 2016-12-02 2020-05-08 武汉新芯集成电路制造有限公司 一种提升闪存存储器数据保持力的方法

Similar Documents

Publication Publication Date Title
US8669607B1 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
EP3105793B1 (en) Stacked thin channels for boost and leakage improvement
US9721797B2 (en) Semiconductor device
CN103165615A (zh) 分栅快闪存储器及其形成方法
US20240112734A1 (en) Select gate transistor with segmented channel fin
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
CN106952919A (zh) 快闪存储器及其制作方法
US20150037956A1 (en) Manufacturing method of a semiconductor device
CN105575905B (zh) 一种半导体器件的制造方法和电子装置
CN102593062A (zh) 分栅式闪存结构制造方法以及分栅式闪存结构
CN104103681A (zh) 浮栅结构及其制造方法
CN109817529A (zh) 分栅快闪存储器的形成方法及分栅快闪存储器
US10121669B2 (en) Flash memory fabrication method
CN103904037A (zh) Nor闪存的制造方法
CN103904036A (zh) Nor闪存的制造方法
CN102760737A (zh) 浮栅型eeprom器件及其制造方法
CN104167392A (zh) 三维nand存储器的制造方法
KR102174333B1 (ko) Dram 셀렉터 소자 및 그 제조 방법
CN106783859A (zh) 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法
CN107946311B (zh) 控制3d nand闪存结构中沟道关键尺寸的方法
CN105097702A (zh) 闪存制造方法
CN111799214A (zh) 半导体结构形成
CN103872059A (zh) P型沟道闪存器件及其制造方法
CN104538366A (zh) 一种或非门闪存存储器及其制作方法
CN102945834B (zh) 提高分离栅闪存擦除和耐久性性能的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140702