CN104167392A - 三维nand存储器的制造方法 - Google Patents
三维nand存储器的制造方法 Download PDFInfo
- Publication number
- CN104167392A CN104167392A CN201410436905.3A CN201410436905A CN104167392A CN 104167392 A CN104167392 A CN 104167392A CN 201410436905 A CN201410436905 A CN 201410436905A CN 104167392 A CN104167392 A CN 104167392A
- Authority
- CN
- China
- Prior art keywords
- layer
- dimensional nand
- nand memory
- manufacture method
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 230000008021 deposition Effects 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 238000010276 construction Methods 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000019771 cognition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明揭示了一种三维NAND存储器的制造方法。该方法包括：提供半导体基底；在所述半导体基底上形成多层层叠结构，所述层叠结构包括第一材料层和第二材料层；刻蚀所述层叠结构形成通孔，暴露出半导体基底；在所述通孔中形成无定型硅层；刻蚀所述层叠结构以打开字线开口；去除层叠结构中的第二材料层，暴露出无定型硅层侧壁；在第一材料层表面和暴露出的无定型硅层侧壁进行ONO层的沉积；以及进行退火处理。本发明中直到ONO层沉积后才进行退火工艺，保证了ONO层沉积时无定型硅层表面的平滑，从而使得ONO层质量提高，进而改善了制得的三维NAND存储器的性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种三维NAND存储器的制造方法。
背景技术
随着对集成度和存储容量的需求不断提高，3D(三维)NAND存储器应运而生。3D NAND存储器是一种基于平面NAND存储器的新型产品，这种产品的主要特色是将平面结果转化为立体结构，大大节省了硅片面积，降低制造成本。
如图1所示，在现有技术中的三维NAND存储器的制作过程中，需要在层叠结构中刻蚀深槽1后在其中填充无定型硅2以充当硅衬底。并且会在无定型硅2填充完成后立刻进行退火，然后进行刻蚀以及ONO层的形成。该退火工艺的作用是为了将无定形硅转变成多晶硅。
但是通过对按照这一方法形成的三维NAND存储器进行检测后，发现所得存储器并不理想，因此，需要对现有技术进行改进。
发明内容
本发明的一个目的在于，提供一种三维NAND存储器的制造方法，提高器件的性能。
对此，本发明提供一种三维NAND存储器的制造方法，包括：
提供半导体基底；
在所述半导体基底上形成多层层叠结构，所述层叠结构包括第一材料层和第二材料层；
刻蚀所述层叠结构形成通孔，暴露出半导体基底；
在所述通孔中形成无定型硅层；
刻蚀所述层叠结构以打开字线开口；
去除层叠结构中的第二材料层，暴露出无定型硅层侧壁；
在第一材料层表面和暴露出的无定型硅层侧壁进行ONO层的沉积；以及进行退火处理。
可选的，对于所述的三维NAND存储器的制造方法，所述第一材料层的材质为二氧化硅、第二材料层的材质为氮化硅。
可选的，对于所述的三维NAND存储器的制造方法，利用湿法刻蚀工艺去除所述第二材料层。
可选的，对于所述的三维NAND存储器的制造方法，在所述通孔中形成无定型硅层后，紧接着进行平坦化工艺，使得无定型硅层上表面平整。
可选的，对于所述的三维NAND存储器的制造方法，在所述第一材料层表面经过化学气相沉积工艺分别沉积二氧化硅、氮化硅和二氧化硅以形成所述ONO层。
可选的，对于所述的三维NAND存储器的制造方法，所述退火处理为采用激光退火工艺。
与现有技术相比，本发明提供的三维NAND存储器的制造方法中，改变了退火处理的过程，不是采用现有技术中在形成无定形硅层后马上进行退火的方法，而是继续进行其他制造过程，直至ONO层沉积后，进行退火。相比现有技术，本发明的制造方法中，由于改变了退火处理的时机，这样在ONO沉积的时候无定型硅保持在无定型状态，表面光滑。如此，使得沉积的ONO的质量得到明显提升，从而获得了高质量的三维NAND存储器。
附图说明
图1为现有技术中三维NAND存储器在制造过程中的结构示意图；
图2为本发明实施例三维NAND存储器的制造方法的流程图；
图3-图10为本发明实施例三维NAND存储器的制造方法的过程中器件结构示意图。
具体实施方式
下面将结合示意图对本发明的三维NAND存储器的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人经过大量研究后认为，目前的三维NAND存储器的性能不理想，一个主要原因在于：对无定型硅进行退火后，会发生硅结晶形成多晶硅。而多晶硅表面因为晶粒大小和晶粒间隙的关系会比较粗糙。并且目前的普遍认知是，在无定形硅沉积后，马上进行退火处理。这就导致了在沉积ONO层的二氧化硅和氮化硅的时候，是附着在有着粗糙表面的多晶硅上，因而原子将填充多晶硅晶粒的间隙，使得二氧化硅和氮化硅的均匀性受到影响，从而影响器件的性能。但是对无定形硅进行退火是必须的过程，因此，发明人创造性的提出先进行ONO层的沉积，然后再进行退火。考虑到无定形硅的表面比多晶硅平整的多，如此便能够确保形成的ONO层均匀平滑，使得形成的三维NAND存储器的性能得以提高。
以下列举所述三维NAND存储器的制造方法的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参考图2及图3-图10，图2为本发明实施例三维NAND存储器的制造方法的流程图，图3-图10为本发明实施例三维NAND存储器的制造方法的过程中器件结构示意图。本实施例的三维NAND存储器的制造方法包括：
步骤S101：提供半导体基底100。请参考图3。所述半导体基底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体基底100选用单晶硅材料构成。在所述半导体基底100中还可以形成有埋层(图中未示出)等。
步骤S102：请参考图4，在所述半导体基底100上形成多层层叠结构103，所述层叠结构103包括第一材料层101和第二材料层102。该步骤可以按照现有技术中的规格进行生产，例如材料层的材质、各层的厚度以及层叠的次数等，本发明并不做严格限定。通常，所述第一材料层101的材质为二氧化硅、第二材料层102的材质为氮化硅。在经过多次层叠后，继续在最上方的层叠结构103的第二材料层102上形成一层第一材料层101，如图4所示，最上层的第一材料层101的厚度大于其他第一材料层的厚度。
步骤S103：请参考图5，刻蚀所述层叠结构103形成通孔104，暴露出半导体基底。同样的，通孔104的刻蚀为现有技术，本发明对此不做赘述。
步骤S104：在所述通孔中形成无定型硅层。如图6所示，将无定型硅沉积在通孔中，形成无定型硅层105，所述无定型硅的沉积可以采用CVD工艺。待无定型硅完全充满通孔后，紧接着进行平坦化工艺，使得无定型硅层105的上表面平整，与第一材料层101齐平。区别于现有技术中的是，本发明在无定型硅层105形成后，并不紧跟着进行退火处理，而是继续形成ONO层。
步骤S105：刻蚀所述层叠结构以打开字线开口。请参考图7，首先形成掩膜层106，然后在掩膜层106上涂敷光阻107，通过光刻和刻蚀工艺，在相邻的无定型硅层105之间打开字线(word line，WL)开口108，以便字线的形成。
步骤S106：去除层叠结构中的第二材料层，暴露出无定型硅层侧壁。请参考图8，利用湿法刻蚀工艺将第二材料层，即氮化硅去除，保留第一材料层101和无定型硅层105。
步骤S107：在第一材料层表面和暴露出的无定型硅层侧壁进行ONO层的沉积。请结合图9a和图9b，可见，ONO层109附着在第一材料层101表面和暴露出的无定型硅105的侧壁上。图9b为图9a中标注区域a的局部放大图。该ONO层按照自内而外分别是二氧化硅层1091、氮化硅层1092及二氧化硅层1093。该ONO层109可以采用常规的CVD工艺形成。但是请参考图9b，由于在ONO层109沉积之前，无定型硅层105未经过退火处理，因此无定型硅保持在无定型状态，从而无定型硅层侧壁1051是光滑平整的，尤其是无定型硅层侧壁1051与ONO层109相接触处的平整，使得ONO层109的各层在形成时有着较好的均匀性，从而显著的提升沉积的ONO层109的质量。
在ONO层109沉积完成后，进行步骤S108：进行退火处理。优选的，所述退火处理为采用激光退火工艺。
本发明所提供的三维NAND存储器的制造方法，制造过程简单，又改善了现有技术中的错误认知，使得三维NAND存储器的ONO层的质量得到显著提高，从而克服了由于ONO层的不均匀而导致三维NAND存储器质量不理想的困境，提供了器件的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种三维NAND存储器的制造方法，包括：
提供半导体基底；
在所述半导体基底上形成多层层叠结构，所述层叠结构包括第一材料层和第二材料层；
刻蚀所述层叠结构形成通孔，暴露出半导体基底；
在所述通孔中形成无定型硅层；
刻蚀所述层叠结构以打开字线开口；
去除层叠结构中的第二材料层，暴露出无定型硅层侧壁；
在第一材料层表面和暴露出的无定型硅层侧壁进行ONO层的沉积；以及
进行退火处理。
2.如权利要求1所述的三维NAND存储器的制造方法，其特征在于，所述第一材料层的材质为二氧化硅、第二材料层的材质为氮化硅。
3.如权利要求2所述的三维NAND存储器的制造方法，其特征在于，利用湿法刻蚀工艺去除所述第二材料层。
4.如权利要求1所述的三维NAND存储器的制造方法，其特征在于，在所述通孔中形成无定型硅层后，紧接着进行平坦化工艺，使得无定型硅层上表面平整。
5.如权利要求1所述的三维NAND存储器的制造方法，其特征在于，在所述第一材料层表面经过化学气相沉积工艺分别沉积二氧化硅、氮化硅和二氧化硅以形成所述ONO层。
6.如权利要求1所述的三维NAND存储器的制造方法，其特征在于，所述退火处理为采用激光退火工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410436905.3A CN104167392B (zh) | 2014-08-29 | 2014-08-29 | 三维nand存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410436905.3A CN104167392B (zh) | 2014-08-29 | 2014-08-29 | 三维nand存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104167392A true CN104167392A (zh) | 2014-11-26 |
| CN104167392B CN104167392B (zh) | 2017-02-08 |
Family
ID=51911154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410436905.3A Active CN104167392B (zh) | 2014-08-29 | 2014-08-29 | 三维nand存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104167392B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107507833A (zh) * | 2017-08-31 | 2017-12-22 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| WO2019095996A1 (en) * | 2017-11-16 | 2019-05-23 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US10868033B2 (en) | 2017-11-16 | 2020-12-15 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9076879B2 (en) * | 2012-09-11 | 2015-07-07 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory device and method for fabricating the same |
| CN103594475B (zh) * | 2013-11-18 | 2016-08-24 | 唐棕 | 半导体器件及其制造方法 |
-
2014
- 2014-08-29 CN CN201410436905.3A patent/CN104167392B/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107507833A (zh) * | 2017-08-31 | 2017-12-22 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| WO2019095996A1 (en) * | 2017-11-16 | 2019-05-23 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US10868033B2 (en) | 2017-11-16 | 2020-12-15 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US11469248B2 (en) | 2017-11-16 | 2022-10-11 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US11476277B2 (en) | 2017-11-16 | 2022-10-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104167392B (zh) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7317995B2 (ja) | ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法 | |
| CN104882444B (zh) | 鳍式场效应晶体管sram的结构和方法 | |
| US8629040B2 (en) | Methods for epitaxially growing active regions between STI regions | |
| US20200395374A1 (en) | Three-dimensional memory device with support structures in slit structures and method for forming the same | |
| US10896844B2 (en) | Staircase formation in three-dimensional memory device | |
| CN108831887A (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
| WO2020252891A1 (en) | Methods for forming three-dimensional memory device with support structure and resulting three-dimensional memory device | |
| JP2019016748A (ja) | シリコンウェーハの製造方法 | |
| US8836003B2 (en) | Lateral epitaxial grown SOI in deep trench structures and methods of manufacture | |
| US11183512B2 (en) | Methods for forming three-dimensional memory device with support structure and resulting three-dimensional memory device | |
| EP3196937A2 (en) | A nand flash memory and fabrication method thereof | |
| US11158577B2 (en) | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems | |
| TW200816494A (en) | Nanoscale floating gate and methods of formation | |
| JP2022534200A (ja) | 半導体デバイス | |
| CN113506736B (zh) | L型晶体管及其制造方法、半导体器件及其制造方法 | |
| US8524604B2 (en) | Method for forming fine pattern of semiconductor device | |
| CN104167392A (zh) | 三维nand存储器的制造方法 | |
| US20100187660A1 (en) | Method To Create SOI Layer For 3D-Stacking Memory Array | |
| TW201802891A (zh) | 製造用於半導體裝置之鰭狀結構之方法 | |
| US20160365353A1 (en) | Manufacturing method of semiconductor device | |
| CN103700698A (zh) | 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
| CN110098109A (zh) | 金属栅极及其制造方法 | |
| US8716094B1 (en) | FinFET formation using double patterning memorization | |
| CN115997487A (zh) | 形成顶部选择栅极沟槽的方法 | |
| CN110148585A (zh) | 金属栅极及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240401 Address after: No. 88, Weilai Third Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430000 Patentee after: YANGTZE MEMORY TECHNOLOGIES Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |