DE112004003021T5

DE112004003021T5 - Halbleiterspeicher und Verfahren zu dessen Herstellung

Info

Publication number: DE112004003021T5
Application number: DE112004003021T
Authority: DE
Inventors: Hiroshi Aizuwakamatsu Murai; Masahiko Aizuwakamatsu Higashi
Original assignee: Spansion LLC
Current assignee: Spansion LLC
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2007-10-31
Also published as: TW200633146A; GB0710456D0; JPWO2006059376A1; US20060091422A1; US7736953B2; TWI404173B; WO2006059376A1; CN101091253A; GB2434919B; GB2434919A; JP5014802B2

Abstract

Halbleiterspeicher mit:
einem Halbleitersubstrat; und
einem ersten und einem zweiten Source-Gebiet, die in dem Halbleitersubstrat ausgebildet sind und in zueinander senkrechten Richtungen verlaufen.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft einen Halbleiterspeicher und betrifft insbesondere eine Technik, die sich an die Vereinfachung der Struktur eines nicht-flüchtigen Halbleiterspeicherbauelements und einen Prozess zum Herstellen desselben richtet.
HINTERGRUND DER ERFINDUNG
Der Flash-Speicher ist eine Art eines Halbleiterspeichers und ist ein elektrisch programmierbarer und löschbarer ROM und repräsentiert auch ein nicht-flüchtiges Speicherbauelement, das häufig in Mobiltelefonen, digitalen Fotoapparaten und Kommunikationsnetzwerkeinrichtungen eingesetzt wird. Der Flash-Speicher wird hauptsächlich in NOR-Speicher und NAND-Speicher eingeteilt. Der NOR-Flash-Speicher ist im Wesentlichen dadurch gekennzeichnet, dass er einen wahlfreien Zugriff besitzt und schneller beim Auslesen ist als der NAND-Flash-Speicher. Es gab auch Vorschläge hinsichtlich Verdrahtungsanordnungen für das Speicherzellenarray, um das Verhalten des NOR-Flash-Speichern zu verbessern (siehe Dokument 1).
1(a) bis 1(c) zeigen schematisch den Aufbau eines konventionellen NOR-Flash-Speichers. Insbesondere ist 1(a) eine Draufsicht eines Teils des Flash-Speichers, 1(b) ist eine Querschnittsansicht entlang der Linie A-A', die in 1(a) gezeigt ist und 1(c) zeigt die Gate-Leitungen in der Nähe eines Source-Kontaktes.
Gemäß 1(b) sind mehrere Diffusionsgebiete (aktive Gebiete) 18 in einer Hauptoberfläche eines Siliciumhalbleitersubstrats 10 ausgebildet und verlaufen in der Längsrichtung (Y-Richtung). In den 1(a) und 1(c) sind die Diffusionsgebiete 18 schematisch dargestellt. Die Diffusionsgebiete 18 sind voneinander in der transversalen Richtung (X-Richtung) getrennt. Drain-Gebiete 11 sind periodisch in den Diffusionsgebieten 18 ausgebildet. Die mit den Bezugszeichen 18 belegten Gebiete sind auch Bit-Leitungen, die auch Verdrahtungsschichten sind, die durch Strukturieren eines Metalls, etwa Aluminium, erhalten werden. Die Bit-Leitungen 18 sind elektrisch mit den Drain-Gebieten 1 über Drain-Kontakte 15 verbunden.
Mehrere Wortleitungen (Gate-Leitungen) 17 sind auf dem Halbleitersubstrat 10 ausgebildet und verlaufen in der transversalen Richtung (X-Richtung). Die Wortleitungen 17 enthalten Gate-Elektroden 13. Unter den Gate-Elektroden 13 sind schwebende Gates bzw. Gates mit frei einstellbarem Potenzial 20, die in einer Tunneloxidschicht auf dem Halbleitersubstrat ausgebildet sind, und Isolationsschichten 21 aus ONO (Oxid-Nitrit-Oxid), die auf den schwebenden Gates 20 ausgebildet sind, vorgesehen. Die Gate-Elektroden 13 sind auf den Isolationsschichten 21 aus ONO vorgesehen.
Source-Gebiete 14, die in der transversalen Richtung verlaufen, sind zwischen den Wortleitungen 17 benachbart zueinander in der Längsrichtung vorgesehen. Wie in 1(b) gezeigt ist, sind die Source-Gebiete 14 Diffusionsgebiete 12, die in der Oberfläche des Halbleitersubstrats 10 gebildet sind. Die Source-Gebiete 12 sind auf ein Referenzpotenzial Vss (beispielsweise Massepotenzial) festgelegt und werden auch als Vss-Leitungen bezeichnet. Eine Source-Leitung 19, die in der Längsrichtung des Halbleitersubstrats 10 verläuft, ist jeweils für mehrere Bit-Leitungen 18 ausgebildet (beispielsweise für alle 8 oder 16 Bit-Leitungen). Die Source-Leitung 19 ist eine Verdrahtungsschicht, die durch Strukturieren eines Metalls, etwa beispielsweise Aluminium, in eine vorgegebene Form erhalten wird. Die Source-Leitung 19 ist elektrisch mit den Source-Gebieten 14 über Source-Kontakte 16 verbunden.
DOKUMENT 1: Japanische Patentoffenlegungsschrift Nr. 2002-100689
ÜBERBLICK ÜBER DIE ERFINDUNG
PROBLEME, DIE VON DER ERFINDUNG ZU LÖSEN SIND
Jedoch besitzt der NOR-Flash-Speicher, wie er in den 1(a) bis 1(c) gezeigt ist, die folgenden Probleme.
Erstens müssen die Gate-Leitungen 17 in der Nähe des Source-Kontaktes 16 gekrümmt sein, um zuverlässig für die Bildung der Source-Kontakte 16 einen Abstand einzuhalten.
Zweitens, die Drain-Kontakte 15 und die Source-Kontakte 16 sind geometrisch unterschiedlich angeordnet in der Draufsicht (1a), um die Abstände für die Herstellung der Source-Kontakte 16 zu gewährleisten. Es sei angenommen, dass die Abstände der Kontakte 15 und 16 in der Y-Richtung als L bezeichnet sind, so dass die Source-Kontakte 16 und die Drain-Kontakte 15 sich in der räumlichen Lage mit 1/2 des Abstands (L/2) unterscheiden.
Drittens muss, wie in 1(c) gezeigt ist, eine Bedingung C < D im Wesentlichen erfüllt sein, wobei C einen Abstand angibt, unter dem die Verdrahtungsschichten 18, die die Drain-Kontakte 15 verbinden, periodisch angeordnet sind, und wobei D den Abstand bezeichnet, unter welchen die Verdrahtungsschichten 19, die die Source-Kontakte 16 verbinden, periodisch angeordnet sind. Dies führt zu ungenutztem Raum in der Nähe jedes Source-Kontaktes 16.
Viertens, der Durchmesser d₁ des Source-Kontaktes 16, der Durchmesser d₂ des Drain-Kontaktes 15' benachbart zu dem Source-Kontakt 16 und die Durchmesser d₃ der anderen Drain-Kontakte 15 sind untereinander unterschiedlich (d₁ > d₂ > d₃) und können unterschiedliche Formen aufweisen. Es ist daher erforderlich, Daten im Hinblick auf OPC (optimale Schreibleistungssteuerung) für jeden Kontakt zu erhalten.
Die vorliegende Erfindung wurde erdacht im Hinblick auf die obigen Überlegungen und hat die Aufgabe, den Aufbau des Halbleiterspeichers und den Herstellungsprozess dafür zu vereinfachen.
MITTEL ZUM LÖSEN DER PROBLEME
Die vorliegende Erfindung umfasst ein Halbleiterbauelement mit: einem Halbleitersubstrat; und einem ersten und einem zweiten Source-Gebiet, die in dem Halbleitersubstrat ausgebildet sind und in senkrechten Richtungen verlaufen. Die Source-Gebiete, die in der Längsrichtung und der transversalen Richtung auf der Oberfläche des Halbleiterbauelements verlaufen, reduzieren das Ausmaß der erforderlichen Herstellung von Source-Kontakten und tragen zur Vereinfachung des Aufbaus des Halbleiterspeichers und dessen Herstellungsprozess bei.
Der Halbleiterspeicher kann so ausgebildet sein, dass das erste und das zweite Source-Gebiet Diffusionsgebiete sind und elektrisch an Kreuzungsbereichen verbunden sind. Vorzugsweise enthalten das erste und das zweite Source-Gebiet jeweils geradlinige Gebiete. Vorzugsweise kann der Halbleiterspeicher ferner Drain-Gebiete aufweisen, die in dem Halbleitersubstrat ausgebildet sind, Bit-Leitungen, die in der Richtung verlaufen, in der das zweite Source-Gebiet verläuft, und eine Source-Leitung, die über dem zweiten Source-Gebiet ausgebildet ist, wobei ein Kontakt zwischen der Source-Leitung und dem zweiten Source-Gebiet zu Kontakten zwischen den Bit-Leitungen und den Drain-Gebieten, die in dem Halbleitersubstrat gebildet sind, ausgerichtet ist. Vorzugsweise sind die Bit-Leitungen an beiden Seiten des zweiten Source-Gebiets angeordnet. Vorteilhafterweise ist ein Ab stand zwischen der Source-Leitung und einer benachbarten Bit-Leitung kleiner als ein Abstand zwischen benachbarten Bit-Leitungen. Vorteilhafterweise kann der Halbleiterspeicher ferner Wortleitungen entlang der Richtung enthalten, in der das erste Source-Gebiet verläuft, wobei das erste Source-Gebiet zwischen benachbarten Wortleitungen verläuft. Die Wortleitungen können Gate-Elektroden enthalten, die über dem Halbleitersubstrat ausgebildet sind. Der Halbleiterspeicher kann ein NOR-Flash-Speicher mit schwebenden Gates sein.
WIRKUNGEN DER ERFINDUNG
Die vorliegende Erfindung kann auch ein Verfahren zur Herstellung eines Halbleiterbauelements enthalten mit den Schritten: Bilden eines ersten Source-Gebiets in einem Halbleitersubstrat, wobei das erste Source-Gebiet in einer ersten Richtung verläuft; und Bilden eines zweiten Source-Gebiets in dem Halbleitersubstrats, wobei das zweite Source-Gebiet in einer zweiten Richtung, die senkrecht zu der ersten Richtung orientiert ist, verläuft. Vorzugsweise kann das Verfahren ferner einen Schritt umfassen: Bilden von schwebendem Gates bzw. von Gates mit frei einstellbarem Potenzial und Gate-Elektroden vor dem Bilden des zweiten Source-Gebiets.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1(a) bis 1(c) zeigen den Aufbau eines konventionellen NOR-Flash-Speichers, wobei 1 eine Draufsicht eines Teils des Flash-Speichers ist, 1(b) eine Querschnittsansicht entlang einer Linie A-A', die in 1(a) gezeigt ist, repräsentiert und 1(c) Gate-Leitungen in der Nähe eines Source-Kontaktes zeigt;
2(a) bis 2(c) zeigen einen NOR-Flash-Speicher gemäß einem Aspekt der vorliegenden Erfindung, wobei 2(a) eine Draufsicht des Flash-Speichers ist, 2(b) eine Querschnittsansicht entlang einer Linie B-B' ist, die in 2(a) gezeigt ist, und 2(c) Gate-Leitungen in der Nähe eines Source-Kontaktes zeigt;
3(a) bis 3(c) zeigen einen Prozess zur Herstellung des Flash-Speichers gemäß einem Aspekt der vorliegenden Erfindung, wobei eine Sequenz dargestellt ist, die von einem Schritt zum Herstellen einer STI (Flachgraben isolation) bis zu einem Schritt zum Bilden von Source-Leitungen und schwebenden Gates, die in der Längsrichtung verlaufen, reicht;
4(a) und 4(b) zeigen einen Prozess zur Herstellung des Flash-Speichers gemäß einem Aspekt der vorliegenden Erfindung, wobei eine nachfogende Sequenz dargestellt ist, die vom Ausbilden von Gates bis zu einem Schritt zur Herstellung von Source-Leitungen, die in der transversalen Richtung verlaufen, reicht;
5(a) und 5(b) zeigen einen Prozess zum Herstellen des Flash-Speichers gemäß einem Aspekt der vorliegenden Erfindung, wobei eine weitere nachfolgende Sequenz dargestellt ist, die vom Ausbilden von Kontakten bis zur Ausbildung von Verdrahtungsschichten reicht; und
6 ist ein Flussdiagramm des gesamten Prozesses zur Herstellung des Flash-Speichers gemäß einem Aspekt der vorliegenden Erfindung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Es wird nun eine Beschreibung von Ausführungsformen der vorliegenden Erfindung mit Bezug zu den begleitenden Zeichnungen angegeben.
Erste Ausführungsform
Gemäß einem Aspekt der vorliegenden Erfindung wird die zweie Source-Leitung (Verdrahtungsschicht), die in der zuvor genannten konventionellen Struktur eingesetzt ist, durch eine Diffusionsschicht gebildet. Das heißt, der Halbleiterspeicher mit diesem Aufbau besitzt zwei Arten an Diffusionsgebieten, die in der Längsrichtung und in der transversalen Richtung verlaufen, so dass die Gate-Leitungen (Wortleitungen) ohne Krümmung gebildet werden können.
2(a) bis 2(c) zeigen den Aufbau eines Halbleiterspeicherbauelements gemäß einer Ausführungsform der vorliegenden Erfindung, wobei das Halbleiterspeicherbauelement ein NOR-Flash-Speicher ist. 2(a) ist eine Draufsicht des Flash-Speichers, 2(b) ist eine Querschnittsansicht entlang einer Linie B-B', die in 2(a) gezeigt ist und 2(c) zeigt Gate-Leitungen in der Nähe eines Source-Kontaktes. Die Linie A-A' als Querschnitt, die in 2(b) gezeigt ist, erscheint in der vorliegenden Ausführungsform ähnlich.
Gemäß 2(b) ist ein diffundiertes bzw. Diffusionsgebiet (aktives Gebiet) 102, das in der Längsrichtung (Y-Richtung) verläuft, in der Hauptoberfläche eines Siliciumhalbleitersubstrats 100 ausgebildet. Das Diffusionsgebiet 102 ist ein Source-Gebiet (zweites Source-Gebiet) und bildet eine Source-Leitung 109. Diese Source-Leitung 109 ersetzt die Source-Leitung 109, die durch die Metallverdrahtungsschicht gebildet wird, die in dem konventionellen Speicherbauelement eingesetzt ist. Die Source-Leitung 109 wird für eine vorbestimmte Anzahl an Bit-Leitungen 108 vorgesehen (beispielsweise alle acht oder alle sechzehn Bit-Leitungen). Die Source-Leitung 109 kreuzt die Source-Leitungen, die durch die Diffusionsgebiet gebildet sind, die in der X-Richtung verlaufen. Das heißt, das Diffusionsgebiet 102 und die Diffusionsgebiete (entsprechend den Diffusionsgebieten 12, die in 1(b) gezeigt sind) der transversalen Source-Leitungen 104 kreuzen sich. Die Kreuzungsgebiete ergeben elektrische Verbindungen zwischen den Source-Leitungen 109 und den Source-Leitungen 104, die auf ein gleichen Potenzial gesetzt sein können. Die Source-Leitung 109 kann elektrisch mit einer Verdrahtungsschicht aus Metall, etwa Aluminium, über Source-Kontakte 106 verbunden sein.
Die Bit-Leitungen 108 sind Verdrahtungsschichtungen aus Metall, etwa Aluminium. Diffusionsschichten sind in der Hauptoberfläche des Halbleitersubstrats 100 gebildet und sind unter den Bit-Leitungen 108 angeordnet. Die Drain-Gebiete 11 sind periodisch in den Diffusionsgebieten unter den Bit-Leitungen 108 angeordnet und sind mit diesen mittels Drain-Kontakten 105 verbunden.
Mehrer Wortleitungen (Gate-Leitungen) 107, die in der transversalen Richtung (X-Richtung) verlaufen, sind in dem Halbleitersubstrat 100 ausgebildet. Die Wortleitungen 107 enthalten Gate-Elektroden 103. Unter den Gate-Elektroden 103 sind schwebende Gates bzw. Gates mit frei einstellbarem Potenzial oder nicht angeschlossene Gates 120 vorgesehen, die auf einer Tunneloxidschicht auf dem Halbleitersubstrat 100 ausgebildet sind, und es sind Isolationsschichten 121 aus ONO (Oxid-Nitrid-Oxid) vorgesehen, die auf den schwebenden Gates 120 ausgebildet sind. Die Gate-Elektroden 103 sind auf den Isolationsschichten 121 aus ONO vorgesehen.
In dem Flash-Speicher mit dem obengenannten Aufbau sind zwei Arten von Source-Leitungen 104 und 109 vorgesehen, die in der transversalen Richtung und in der Längsrichtung verlaufen und die durch Diffusionsgebiete in dem Kristall des Halbleitersubstrats 100 ausgebildet sind. Die Source-Kontakte 106, die in den Source-Leitungen 104 in der X-Richtung vorgesehen sind, werden nun nicht mehr benötigt. Dies ermöglicht es, die zur Herstellung der Source-Kontakte 106 erforderlichen Abstände einzuhalten, ohne dass die Gate-Leitungen (Wortleitungen) 107 gekrümmt werden, so dass der Speicherzellenflächenbedarf verringert werden kann.
Das Fehlen der Source-Kontakte 106 in den Source-Leitungen 104 macht es möglich, die Drain-Kontakts 105 und die Source-Kontakte in der transversalen Richtung ohne Lageänderung auszurichten. Der Abstand, unter welchem die Source-Kontakte 106 in der Y-Richtung angeordnet sind, kann der gleiche sein wie jener, unter dem die Drain-Kontakte in der Y-Richtung angeordnet sind. Die Drain-Kontakte 105 und die Source-Kontakte 106 können in den Leitungen in der X-Richtung angeordnet sein. Es ist auch möglich, die Source-Kontakte 106, die Drain-Kontakte 105' benachbart zu den Source-Kontakten 106 und die anderen Drain-Kontakte so zu gestalten, dass diese den gleichen Durchmesser und/oder die gleiche Form aufweisen.
Wie in 2(c) gezeigt ist, ist es möglich, ein Layout bzw. eine Schaltungsanordnung so zu gestalten, dass der Abstand B zwischen der Source-Leitung 109 zum Verbinden der Source-Kontakte 106 und der Bit-Leitungen (Verdrahtungsschicht 108) benachbart dazu gleich oder kleiner als der Abstand A zwischen den benachbarten Bit-Leitungen 108 eingestellt wird. Ferner kann eine Maske, die bei der Ionenimplantation zur Herstellung der Source-Leitung verwendet wird, in effizienter Weise aufgrund des Fehlens der gekrümmten Bereiche der Gate-Leitungen 107 justiert werden.
Das Halbleiterspeicherbauelement der vorliegenden Erfindung kann aufgrund der Verwendung der Source-Leitungen, die durch die diffundierten Schichten gebildet sind, die in der Längsrichtung und der transversalen Richtung verlaufen, stark vereinfacht werden und kann durch einen vereinfachten Prozess hergestellt werden, der nachfolgend als eine zweite Ausführungsführung beschrieben wird.
Zweite Ausführungsform
3(a) bis 6 sind Diagramme, die einen Prozess zum Herstellen des Flash-Speichers gemäß der vorliegenden Erfindung zeigen. Insbesondere zeigen 3(a) bis 3(c) eine Prozesssequenz, die vom Schritt des Bildens einer STI (Flachgrabenisolation) bis zum Schritt des Bildens von Source-Leitungen 109 in Längsrichtung und schwebenden Gates reicht. 4(a) und 4(b) zeigen eine nachfolgende Prozesssequenz, die vom Schritt des Bildens von Gates bis zum Schritt des Bildens transversaler Source-Leitungen 104 reicht. 5(a) und 5(b) zeigen eine nachfolgende Sequenz, die von dem Schritt des Bildens von Kontak ten bis zum Schritt des Bildens von Verdrahtungsschichten reicht. 6 ist ein Flussdiagramm des gesamten Prozesses zum Herstellen des Flash-Speichers gemäß einem Aspekt der vorliegenden Erfindung.
In den 3(a) bis 6 ist jeweils die linke Figur eine schematische Draufsicht, die obere rechte Figur ist eine Querschnittsansicht entlang einer Linie E-E', die in der linken Figur gezeigt ist, und die untere rechte Figur ist eine Querschnittsansicht entlang einer Linie F-F', die in der linken Figur gezeigt ist. In 4(b) ist eine Querschnittsansicht entlang einer Linie G-G' gezeigt, die in der linken Figur dargestellt ist.
Gemäß 3(a) wird eine STI auf einer der einander gegenüberliegenden Hauptoberflächen des Siliciumsubstrats 100 durch Ätzen der Oberfläche und durch Verfüllung der sich ergebenden Gräben mit einem Isolator 110 gebildet. Das Oberflächengebiet des Halbleitersubstrats 100 ist teilweise so unterteilt, dass Streifen, die in der Längsrichtung verlaufen, auf der Oberfläche ausgebildet und freigelegt sind. Die STI Kann durch bekannte Fotolithografie- und Ätzverfahren und bekannte Spaltfüllverfahren gebildet werden (Schritt S101). Die STI für die Isolation einzelner Elemente kann in effizienter Weise zum Verkleinern der Speicherzellen eingesetzt werden.
In dem freigelegten streifenartigen segmentierten Oberflächengebiet des Halbleitersubstrats 100 wird ein Gebiet, das durch das Bezugszeichen 100a bezeichnet ist, die Source-Leitung 109, die in der Längsrichtung (Y-Richtung) in der linken Figur verläuft, und ein Gebiet, das durch das Bezugszeichen 100b bezeichnet ist, wird die Bit-Leitung 108, die in der Längsrichtung in der linken Figur verläuft.
Nach der Herstellung der STI 110 wird die Oberfläche des Halbleitersubstrats 100 durch einen Fotolack 111 mit Ausnahme der Gebiete abgedeckt, die durch das Bezugszeichen 100a benannt sind, und es wird eine Ionenimplantation durch Öffnungen in der Maske mit einer gegebenen Tiefe und einer gewünschten Dosis ausgeführt. Diese Ionenimplantation ergibt die Source-Leitung 109 (diffundierte Schicht 102), die in der Y-Richtung verläuft, wie in 3(b) gezeigt ist (Schritt S102).
Nach der Ionenimplantation wird der Fotolack 111 entfernt, und es wird eine Schicht 112, die später die schwebenden Gates 120 sind, auf einer Tunneloxidschicht durch konventionelle Fotolithografieverfahren, Schichtwachstum und Ätzverfahren gebildet (3(c), Schritt S103).
Anschließend wird eine Schicht zur Bildung der Wortleitungen 107 auf der gesamten Scheibe aufgewachsen und wird in die Gate-Leitungen (Wortleitungen) 107 strukturiert, die in der X-Richtung verlaufen, wobei konventionelle Fotolithografie- und Ätzverfahren eingesetzt werden.
Dies ergibt die Gates, die durch die Gate-Leitungen 107 mit einer geradlinigen Form ohne gebogene Bereiche gebildet sind (Schritt S104). Bei dem zuvor genannten Ätzen wird die Schicht 112 mit Ausnahme der Bereiche, die unter den Gate-Leitungen 107 angeordnet sind, entfernt, und die resultierenden Bereiche der Schicht 112 sind die schwebenden Gates 120 (4(a)).
Anschließend werden die Gebiete, die in der linken Figur in 4(b) gezeigt sind, mit einem Fotolack 113 als eine Maske abgedeckt, und es werden Ionen durch die Öffnungen in der Maske unter einem gegebenen Winkel mit einer gegebenen Tiefe und vorbestimmten Dosis implantiert. Diese Ionenimplantation ergibt die Source-Leitungen 104, die in der X-Richtung verlaufen (Schritt S105). In diesem Schritt werden elektrische Verbindungen zwischen den Source-Leitungen 109, die in der Y-Richtung verlaufen, und den Source-Leitungen 104, die in den X-Richtung verlaufen, hergestellt (4(b)).
Es wird eine Zwischenisolationsschicht 114 auf der gesamten Oberfläche der Scheibe aufgewachsen, und Kontaktlöcher werden an gegebenen Positionen durch konventionelle Fotolithografie- und Ätzverfahren gebildet. Die Kontaktlöcher werden mit einem Metall gefüllt, so dass die Drain-Kontakte 105 und die Source-Kontakte 106 gebildet werden können (5(a), Schritt S106). Schließlich werden Metallverdrahtungsleitungen 115 zum Verbinden der Kontaktlöcher untereinander gebildet (5(b), Schritt S107). Die Metallverdrahtungsleitungen 115, die über den Source-Leitungen in der Y-Richtung ausgebildet sind, sind mit den Source-Leitungen 109 über die Source-Kontakte 106 verbunden. Die Metallleitungen 115, die die Bit-Leitungen sind, sind mit den Drain-Gebieten über die Drain-Kontakte 105 verbunden.
Wie zuvor beschrieben ist, sind in dem Prozess zum Herstellen des Halbleiterspeicherbauelements die Gebiete, die nicht das Gebiet sind, in welchem die Source-Kontakte 106 auszubilden sind, mit dem Fotolack vor der Herstellung der Gate-Leitungen 107 bedeckt, und es werden Ionen so implantiert, dass die Source-Leitungen 109, die in der Y-Richtung verlaufen, in dem Halbleitersubstrat 100 gebildet werden. Anschließend werden die Source-Leitungen, die in der X-Richtung verlaufen, in dem Halbleitersubstrat 100 so gebildet, dass diese mit den Source-Leitungen 109 entlang der Y-Richtung verbunden sind. Auf diese Weise können die Source-Kontakte 106 ohne Krümmung der Gate-Leitungen 107 gebildet werden, und die Source-Kontakte 106 können so erhalten werden, dass diese zu den Drain-Kontakten 105 ausgerichtet sind.
Wie zuvor beschrieben ist, ermöglicht es die vorliegende Erfindung, den Aufbau des Halbleiterspeichers und dessen Prozess zur Herstellung zu vereinfachen und die diversen Probleme des konventionellen Halbleiterspeicherbauelements zu vermeiden.
Die bevorzugten Ausführungsformen der vorliegenden Erfindung sind hierin beschrieben. Die vorliegende Erfindung ist nicht auf die speziellen offenbarten Ausführungsformen beschränkt und es können diverse Variationen und Modifizierungen innerhalb des Schutzbereichs der beanspruchten Erfindung durchgeführt werden.
Zusammenfassung
HALBLEITERSPEICHER UND VERFAHREN ZU DESSEN HERSTELLUNG
Eine Halbleiterspeicher umfasst ein erstes und ein zweites Source-Gebiet, die in einem Halbleitersubstrat ausgebildet sind und in zueinander senkrechten Richtungen verlaufen. Das erste und das zweite Source-Gebiet sind Diffusionsgebiete und sind an Kreuzungsbereichen miteinander elektrisch verbunden. Das Halbleiterbauelement umfasst ferner Drain-Gebiete, die in dem Halbleitersubstrat ausgebildet sind, Bit-Leitungen, die in der Richtung verlaufen, in der das zweite Source-Gebiete verläuft, und eine Source-Leitung, die über dem zweiten Source-Gebiet ausgebildet ist, wobei ein Kontakt zwischen der Source-Leitung und dem zweiten Source-Gebiet zu Kontakten zwischen den Bit-Leitungen und den Drain-Gebieten, die in dem Halbleitersubstrat ausgebildet sind, ausgerichtet ist.

Claims

Halbleiterspeicher mit: einem Halbleitersubstrat; und einem ersten und einem zweiten Source-Gebiet, die in dem Halbleitersubstrat ausgebildet sind und in zueinander senkrechten Richtungen verlaufen.
Halbleiterspeicher nach Anspruch 1, wobei das erste und das zweite Source-Gebiet Diffusionsgebiete sind und elektrisch miteinander an Kreuzungsbereichen verbunden sind.
Halbleiterspeicher nach Anspruch 1, wobei das erste und das zweite Source-Gebiet jeweils geradlinige Gebiete enthalten.
Halbleiterspeicher nach Anspruch 1, der ferner umfasst: Drain-Gebiete, die in dem Halbleitersubstrat gebildet sind, Bit-Leitungen, die in der Richtung verlaufen, in der das zweite Source-Gebiet verläuft, und eine Source-Leitung, die über dem zweiten Source-Gebiet gebildet ist, wobei ein Kontakt zwischen der Source-Leitung und dem zweiten Source-Gebiet zu Kontakten zwischen den Bit-Leitungen und den Drain-Gebieten, die in dem Halbleitersubstrat gebildet sind, ausgerichtet ist.
Halbleiterspeicher nach Anspruch 4, wobei die Bit-Leitungen an beiden Seiten des zweiten Source-Gebiets angeordnet sind.
Halbleiterspeicher nach Anspruch 4, wobei ein Abstand zwischen der Source-Leitung und einer benachbarten Bit-Leitung größer als ein Abstand zwischen benachbarten Bit-Leitungen ist.
Halbleiterspeicher nach Anspruch 1, der ferner Wortleitungen in der Richtung aufweist, in der das erste Source-Gebiet verläuft, wobei das erste Source-Gebiet zwischen zwei Wortleitungen verläuft.
Halbleiterspeicher nach Anspruch 7, wobei die Wortleitungen Gate-Elektroden enthalten, die über dem Halbleitersubstrat ausgebildet sind.
Halbleiterspeicher nach Anspruch 1, wobei der Halbleiterspeicher ein NOR-Flash-Speicher mit schwebenden Gates ist.
Verfahren zur Herstellung eines Halbleiterbauelements mit den Schritten: Bilden eines ersten Source-Gebiets in einem Halbleitersubstrat, wobei das erste Source-Gebiet in einer ersten Richtung verläuft; und Bilden eines zweiten Source-Gebiets in dem Halbleitersubstrat, wobei das zweite Source-Gebiet in einer zweiten Richtung, die senkrecht zu der ersten Richtung orientiert ist, verläuft.
Verfahren nach Anspruch 10, das ferner den Schritt umfasst: Bilden von schwebenden Gates und Gate-Elektroden vor dem Bilden des zweiten Source-Gebiets.
Verfahren nach Anspruch 11, das ferner den Schritt umfasst: Bilden eines schwebenden Gates und einer Gate-Elektrode, nachdem das zweite Source-Gebiet gebildet ist.