KR100667894B1 - 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법 - Google Patents

안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법 Download PDF

Info

Publication number
KR100667894B1
KR100667894B1 KR1020050127547A KR20050127547A KR100667894B1 KR 100667894 B1 KR100667894 B1 KR 100667894B1 KR 1020050127547 A KR1020050127547 A KR 1020050127547A KR 20050127547 A KR20050127547 A KR 20050127547A KR 100667894 B1 KR100667894 B1 KR 100667894B1
Authority
KR
South Korea
Prior art keywords
bit line
substrate
antifuse
junctions
dielectric layer
Prior art date
Application number
KR1020050127547A
Other languages
English (en)
Inventor
박성근
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050127547A priority Critical patent/KR100667894B1/ko
Application granted granted Critical
Publication of KR100667894B1 publication Critical patent/KR100667894B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 안티퓨즈 원타임 프로그래머블(one time programmable: OTP) 메모리 및 그 제조방법에 관한 것으로, 셀 사이즈를 줄임과 아울러 사용자가 원하는 형태로 용이하게 프로그램을 코팅할 수 있으며, 구조와 제조공정이 단순하여 생산성이 향상되는 효과가 있다.
이를 위한 본 발명에 의한 안티퓨즈 OTP 메모리는, 기판의 내에 일방향으로 길게 위치하는 다수의 비트라인 정션; 상기 다수의 비트라인 정션의 상부측에서 그 비트라인 정션들과는 수직으로 교차하는 다수의 안티퓨즈 유전막; 및 상기 안티퓨즈 유전막 상에 위치하는 워드라인을 포함한다.
안티퓨즈, OTP, 원타임 프로그래머블 메모리

Description

안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법{Antifuse one time programmable memory and manufacturing method thereof}
도 1은 본 발명의 일실시예에 따른 안티퓨즈 원타임 프로그래머블 메모리의 사시도.
도 2는 본 발명의 다른 실시예에 따른 안티퓨즈 원타임 프로그래머블 메모리의 사시도.
< 도면의 주요 부분에 대한 부호의 설명 >
1: 기판 2: 얕은 트랜치형 분리막
3: 비트라인 정션 4: 안티퓨즈 유전막
5: 워드라인 6: 이온주입 마스크층
7: 웰
본 발명은 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법에 관한 것으로, 특히 공정을 단순화하고 셀 크기를 줄일 수 있는 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법에 관한 것이다.
일반적으로, 원타임 프로그래머블(one time programmable: OTP) 메모리는 프로그램을 사용자가 원하는 형태로 변경하여 제조할 수 있으며, 다품종 소량 생산이 가능하고, 롬 적용시 미리 표준 제품을 만들고 출하시 프로그램을 하여 판매하는 것이 가능한 장점이 있다.
그러나, EPROM(Erasable Programmable ROM) 기반의 공정으로 제조하기 때문에 공정이 복잡하고, 셀의 크기가 커서 집적도가 저하된다.
또한, 폴리 실리콘 패턴의 형성 공정을 다수회 반복적으로 사용해야 하기 때문에 공정이 복잡하고 단가가 비싼 문제점이 있었다.
그리고, 플로팅 게이트 구조를 가지고 있기 때문에 신뢰성이 저하되는 문제점이 있었다.
이와 달리 마스크 롬(Mask ROM)의 경우 제조 공정이 단순하고, 신뢰성이 좋으며, 대량으로 양산하는 것이 용이한 장점이 있으나, 프로그램을 변경할 수 없으며, 프로그램의 변경에 따라 마스크를 매번 교체해야 하는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명은 상기 OTP 메모리의 장점과 마스크롬의 장점을 혼합하여, 보다 단순한 구조를 가지며 셀의 사이즈를 줄일 수 있는 안티 퓨즈 OTP 메모리 및 그 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 안티퓨즈 OTP 메모리는,
기판의 내에 일방향으로 길게 위치하는 다수의 비트라인 정션; 상기 다수의 비트라인 정션의 상부측에서 그 비트라인 정션들과는 수직으로 교차하는 다수의 안티퓨즈 유전막; 및 상기 안티퓨즈 유전막 상에 위치하는 워드라인을 포함한다.
여기서, 상기 다수의 비트라인 정션 사이의 기판 내에 위치하는 다수의 얕은 트랜치형 분리막을 더 포함하는 것을 특징으로 한다.
그리고, 상기 다수의 비트라인 정션 사이의 기판 상에 위치하는 이온주입 마스크층을 더 포함하는 것을 특징으로 한다.
또한, 상기 안티퓨즈 유전막은 산화막, TiO 및 TaO 중 어느 하나인 것을 특징으로 한다.
그리고, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 안티퓨즈 OTP 메모리 제조방법은,
얕은 트랜치형 분리막이 구비된 기판을 제공하는 단계;
상기 얕은 트랜치형 분리막의 사이 기판 내에 일방향으로 길게 위치하는 다수의 비트라인 정션을 형성하는 단계; 및
상기 결과물 상에 상기 다수의 비트라인 정션과 수직으로 교차하는 안티퓨즈 유전막 패턴 및 상기 안티퓨즈 유전막 패턴 상에 위치하는 워드라인을 형성하는 단계를 포함한다.
여기서, 상기 안티퓨즈 유전막 패턴은 산화막, TaO 및 TiO막 중 어느 하나인 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 안티퓨즈 OTP 메모리의 다른 제조방법은,
웰이 형성된 기판의 상부에 일방향으로 길고 상호 평행한 다수의 이온주입 마스크층을 형성하는 단계;
상기 이온주입 마스크를 이용하는 이온주입공정으로 상기 기판의 내에 일방향으로 길게 위치하는 다수의 비트라인 정션을 형성하는 단계; 및
상기 결과물 상에 상기 다수의 비트라인 정션과 수직으로 교차하는 안티퓨즈 유전막 패턴 및 상기 안티퓨즈 유전막 패턴 상에 위치하는 워드라인을 형성하는 단계를 포함한다.
여기서, 상기 다수의 비트라인 정션은, 상기 웰과는 다른 도전형의 이온을 주입하여 형성하는 것을 특징으로 한다.
그리고, 상기 안티퓨즈 유전막 패턴은 산화막, TaO 및 TiO막 중 어느 하나인 것을 특징으로 한다.
이하, 상기와 같이 구성되는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일실시예에 따른 안티퓨즈 원타임 프로그래머블 메모리의 사시도이다.
이를 참조하면, 기판(1)에 일방향으로 길게 위치하는 다수의 얕은 트랜치형 분리막(shallow trench isolation layer: 2)과, 그 얕은 트랜치형 분리막(2)의 사이에 위치하는 다수의 비트라인 정션(bit line junction: 3)과, 상기 다수의 비트라인 정션(3)과 얕은 트랜치형 분리막(2)의 상부에서 수직으로 교차하는 다수의 안티퓨즈 유전막(antifuse dielectric: 4)과, 상기 안티퓨즈 유전막(4) 상에 위치하는 워드라인(word line: 5)을 포함하여 구성된다.
이와 같은 본 발명의 일실시예에 따른 안티퓨즈 원타임 프로그래머블 메모리의 제조방법은 다음과 같다.
우선, 기판(1)에 얕은 트랜치형 분리막(2)을 제조한 다음, 상기 얕은 트랜치형 분리막(2)의 사이 기판(1)에 고농도 N형 이온을 주입하여 비트라인 정션(3)을 형성한다.
그리고 나서, 상기 구조의 상부전면에 안티퓨즈 유전막과 폴리실리콘을 순차적으로 증착하고, 이들 막을 선택적으로 패터닝하여, 상기 다수의 비트라인 정션(3)과 얕은 트랜치형 분리막(2)과 수직으로 교차하는 다수의 안티퓨즈 유전막(4) 및 워드라인(5)을 형성한다. 여기서, 상기 안티퓨즈 유전막(4)은 산화막 또는 TaO, TiO 등의 금속산화물을 사용하여 형성할 수 있다.
이와 같이 구성된 본 발명에 따른 안티퓨즈 OTP 메모리의 동작을 설명하면 다음과 같다.
먼저, 초기 상태에서는 비트라인 정션(3)과 워드라인(5) 사이에 전류가 흐르지 않는다.
그 다음, 프로그램 시에는 비트라인 정션(3)과 워드라인(5)에 각각 음의 전압과 양의 전압을 선택적으로 인가하여 프로그램할 수 있다.
이때, 음의 전압이 인가된 비트라인 정션(3)과 양의 전압이 인가된 워드라인이 교차하는 부분의 안티퓨즈 유전막(4)은 브레이크 다운되어, 비트라인 정션(3)과 워드라인(5)의 사이에는 전류가 흐르게 된다.
이와 같이 전류가 흐르는 셀과, 전류가 흐르지 않는 셀의 저항값의 차이를 비트(bit)로 인식하도록 프로그램할 수 있다.
그 다음, 읽기 동작에서는 선택된 비트라인 정션(3)에 1 내지 3.3V의 전압을 인가한다. 이와 같은 비트라인 정션(3) 전압에 따라 상기 안티퓨즈 유전막(4)이 브레이크 다운되지 않은 셀은 저항이 높은 상태로 전류가 흐르지 않으며, 안티퓨즈 유전막(4)이 브레이크 다운된 셀에는 저항이 낮아져 전류가 흐르게 되며, 이를 감지하여 프로그램을 읽게 된다.
이와 같은 본 발명은 안티퓨즈를 적용하여 프로그램을 코딩하며, 비트라인 정션(3)의 상부에는 안티퓨즈를 적용하기 위하여 절연층이 형성되지 않은 것을 사용하는 특징이 있다.
또한, 프로그램을 코딩할 때 별도의 마스크 공정이 필요 없어 프로그램의 변경시 새로운 마스크를 제작해야하는 비용을 절감할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 안티퓨즈 원타임 프로그래머블 메모리의 사시도이다.
본 발명의 다른 실시예에 따른 안티퓨즈 원타임 프로그래머블 메모리는, 도 2에 도시한 바와 같이, 얕은 트랜치 분리막을 사용하지 않고, 비트라인 정션(3)의 사이 기판(1) 상에 위치하는 이온주입 마스크층(6)이 마련되는 것과, 상기 비트라인 정션(3) 간의 절연은 도핑 타입이 다른 웰(7)에 의한 공핍층의 형성으로 가능한 것을 제외하고는 상술한 본 발명의 일싱시예에 따른 안티퓨즈 원타임 프로그래머블 메모리와 동일하다.
이와 같은 본 발명의 다른 실시예에 따른 안티퓨즈 OTP 메모리 제조방법은 다음과 같다.
우선, 기판(1)에 이온을 주입하여 웰(7)을 형성한 다음, 상기 웰(7)을 포함한 기판(1)의 상부에 산화막 또는 질화막을 증착하고, 이들 막을 선택적으로 패터닝하여 일방향으로 길고 상호 평행한 다수의 이온주입 마스크층(6)을 형성한다.
그 다음에, 상기 다수의 이온주입 마스크층(6)들 사이의 웰(7)에 그 웰(7)과는 다른 도전형의 이온을 고농도로 주입하여 비트라인 정션(3)을 형성한다.
그런 다음, 상기 구조의 상부전면에 안티퓨즈 유전막과 폴리실리콘을 차례로 증착하고 나서, 이들 막을 선택적으로 패터닝하여 상기 비트라인 정션(3)과는 수직으로 교차하는 다수의 안티퓨즈 유전막(4)과 그 안티퓨즈 유전막(4) 상의 워드라인(5)을 형성한다.
이와 같은 구조의 본 발명의 다른 실시예의 프로그램 동작 및 읽기 동작은 상기 도 1의 실시예와 동일하다.
단지, 비트라인 정션(3)의 사이를 분리하는 구조가 얕은 트랜치형 분리막을 사용하는지 아니면 웰(7)에 의한 공핍층을 사용하는지에 차이가 있고, 비트라인 정션(3) 형성을 위한 이온주입의 마스크에 차이가 있다.
여기서, 상기 이온주입 마스크층(6)은 기판(1)의 상부에 돌출되어 있어, 워드라인(5)과 비트라인 정션(3)이 교차하는 셀 간의 크로스 토크(cross talk)가 발생하는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기한 바와 같이 본 발명에 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법은 사용자가 원하는 형태로 용이하게 프로그램을 코팅할 수 있으며, 구조와 제조공정이 단순하여 생산성이 향상되는 효과가 있다.
또한, 셀의 크기가 마스크 롬의 셀 크기 수준으로 집적도를 향상시키는 효과가 있다.

Claims (9)

  1. 기판의 내에 일방향으로 길게 위치하는 다수의 비트라인 정션;
    상기 다수의 비트라인 정션의 상부측에서 그 비트라인 정션들과는 수직으로 교차하는 다수의 안티퓨즈 유전막; 및
    상기 안티퓨즈 유전막 상에 위치하는 워드라인을 포함하는 안티퓨즈 원타임 프로그래머블 메모리.
  2. 제1항에 있어서,
    상기 다수의 비트라인 정션 사이의 기판 내에 위치하는 다수의 얕은 트랜치형 분리막을 더 포함하는 것을 특징으로 하는 안티퓨즈 원타임 프로그래머블 메모리.
  3. 제1항에 있어서,
    상기 다수의 비트라인 정션 사이의 기판 상에 위치하는 이온주입 마스크층을 더 포함하는 것을 특징으로 하는 안티퓨즈 원타임 프로그래머블 메모리.
  4. 제1항에 있어서,
    상기 안티퓨즈 유전막은 산화막, TiO 및 TaO 중 어느 하나인 것을 특징으로 하는 안티퓨즈 원타임 프로그래머블 메모리.
  5. 얕은 트랜치형 분리막이 구비된 기판을 제공하는 단계;
    상기 얕은 트랜치형 분리막의 사이 기판 내에 일방향으로 길게 위치하는 다수의 비트라인 정션을 형성하는 단계; 및
    상기 결과물 상에 상기 다수의 비트라인 정션과 수직으로 교차하는 안티퓨즈 유전막 패턴 및 상기 안티퓨즈 유전막 패턴 상에 위치하는 워드라인을 형성하는 단계를 포함하는 안티퓨즈 원타임 프로그래머블 메모리 제조방법.
  6. 제5항에 있어서,
    상기 안티퓨즈 유전막 패턴은 산화막, TaO 및 TiO막 중 어느 하나인 것을 특징으로 하는 안티퓨즈 원타임 프로그래머블 메모리 제조방법.
  7. 웰이 형성된 기판의 상부에 일방향으로 길고 상호 평행한 다수의 이온주입 마스크층을 형성하는 단계;
    상기 이온주입 마스크를 이용하는 이온주입공정으로 상기 기판의 내에 일방향으로 길게 위치하는 다수의 비트라인 정션을 형성하는 단계; 및
    상기 결과물 상에 상기 다수의 비트라인 정션과 수직으로 교차하는 안티퓨즈 유전막 패턴 및 상기 안티퓨즈 유전막 패턴 상에 위치하는 워드라인을 형성하는 단계를 포함하는 안티퓨즈 원타임 프로그래머블 메모리 제조방법.
  8. 제7항에 있어서,
    상기 다수의 비트라인 정션은, 상기 웰과는 다른 도전형의 이온을 주입하여 형성하는 것을 특징으로 하는 안티퓨즈 원타임 프로그래머블 메모리 제조방법.
  9. 제7항에 있어서,
    상기 안티퓨즈 유전막 패턴은 산화막, TaO 및 TiO막 중 어느 하나인 것을 특징으로 하는 안티퓨즈 원타임 프로그래머블 메모리 제조방법.
KR1020050127547A 2005-12-22 2005-12-22 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법 KR100667894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127547A KR100667894B1 (ko) 2005-12-22 2005-12-22 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127547A KR100667894B1 (ko) 2005-12-22 2005-12-22 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100667894B1 true KR100667894B1 (ko) 2007-01-11

Family

ID=37867834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127547A KR100667894B1 (ko) 2005-12-22 2005-12-22 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100667894B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871547B1 (ko) 2007-08-14 2008-12-01 주식회사 동부하이텍 노어 플래시 메모리 소자 및 그 제조 방법
KR101067412B1 (ko) * 2009-10-27 2011-09-27 서울대학교산학협력단 일회 프로그램 가능한 비휘발성 메모리 어레이와 그 동작 및 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176703A (ja) * 1993-12-17 1995-07-14 Tadahiro Omi 半導体装置
JPH11135636A (ja) * 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003086768A (ja) * 2001-09-14 2003-03-20 Sharp Corp 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176703A (ja) * 1993-12-17 1995-07-14 Tadahiro Omi 半導体装置
JPH11135636A (ja) * 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003086768A (ja) * 2001-09-14 2003-03-20 Sharp Corp 不揮発性半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871547B1 (ko) 2007-08-14 2008-12-01 주식회사 동부하이텍 노어 플래시 메모리 소자 및 그 제조 방법
KR101067412B1 (ko) * 2009-10-27 2011-09-27 서울대학교산학협력단 일회 프로그램 가능한 비휘발성 메모리 어레이와 그 동작 및 제조방법

Similar Documents

Publication Publication Date Title
US7553704B2 (en) Antifuse element and method of manufacture
US9276009B2 (en) NAND-connected string of transistors having the electrical channel in a direction perpendicular to a surface of the substrate
CN110034119A (zh) 形成竖向延伸的存储器单元串的阵列的方法
US5394356A (en) Process for forming an FET read only memory device
US7675125B2 (en) NAND-type nonvolatile memory device and related method of manufacture
US8970040B1 (en) Contact structure and forming method
KR20210082259A (ko) 메모리 어레이 및 메모리 어레이 형성에 사용되는 방법
KR100264816B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법
TWI399847B (zh) 可調諧反熔絲元件及其製造方法
US5576573A (en) Stacked CVD oxide architecture multi-state memory cell for mask read-only memories
DE102013102719A1 (de) Halbleiterspeichervorrichtung
CN100499081C (zh) Nor型闪存单元阵列的制造方法
CA2508810A1 (en) Multi-level memory cell with lateral floating spacers
KR100667894B1 (ko) 안티퓨즈 원타임 프로그래머블 메모리 및 그 제조방법
TWI515876B (zh) 接觸窗結構與形成方法
KR100365567B1 (ko) 판독전용메모리셀어레이및그의제조방법
JP2008047863A (ja) 不揮発性メモリのウェルピックアップ構造を製造する方法
US6300194B1 (en) Method for manufacturing semiconductor integrated electronic memory devices having a virtual ground cells matrix
CN100524695C (zh) 半导体记忆元件及其记忆胞编程方法和罩幕式只读存储器
US11355348B2 (en) Integrated circuit, construction of integrated circuitry, and method of forming an array
US7230877B1 (en) Method of making a semiconductor memory device
KR100521444B1 (ko) 임베디드 비휘발성 메모리 및 그 제조방법
US20210242226A1 (en) Memory Arrays Comprising Vertically-Alternating Tiers Of Insulative Material And Memory Cells And Methods Of Forming A Memory Array Comprising Memory Cells Individually Comprising A Transistor And A Capacitor
CN100390964C (zh) 非挥发性存储器及其制造方法
KR20040019118A (ko) 플래쉬 이피롬 셀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 14