JP2009014184A - 電磁弁駆動回路及び電磁弁 - Google Patents

Abstract

【課題】消費電力の低減、電磁弁の速やかな駆動制御及びコストの低減を一挙に実現することが可能となる電磁弁駆動回路及び電磁弁を提供する。
【解決手段】電流検出回路７２は、ソレノイドコイル１２に流れる電流Ｉに応じた電圧Ｖｄに基づいてパルス信号Ｓｄを生成しスイッチ制御部４０のＰＷＭ回路６０にフィードバックさせる。ＰＷＭ回路６０は、前記フィードバックされたパルス信号Ｓｄと、第１電流値又は第２電流値に応じた電圧値との比較に基づいて、所定のデューティ比を有するパルス信号Ｓｒを生成してパルス供給部６４に供給する。パルス供給部６４は、パルス信号Ｓｒを第１パルス信号Ｓ１及び／又は第２パルス信号Ｓ２としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する。
【選択図】図１

Description

本発明は、電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路及び該電磁弁駆動回路を有する電磁弁に関する。

従来より、流路の途中に電磁弁を配設して、電磁弁駆動回路から前記電磁弁のソレノイドコイルに電圧を印加することにより、前記電磁弁が付勢されて前記流路を開閉させることが広く行われている。この場合、前記電磁弁駆動回路から前記ソレノイドコイルに第１の電圧を印加することにより前記電磁弁が駆動された後に、前記電磁弁駆動回路から前記ソレノイドコイルに第２の電圧を印加することにより前記電磁弁の駆動状態が維持される。

近年、上述した電磁弁について、少ない消費電力で前記駆動状態を維持させることが望まれており、特許文献１には、前記駆動状態が維持される時間帯において、交流電源の電源電圧を整流する整流回路と前記ソレノイドコイルとの間の導通を制御する前記電磁弁駆動回路のスイッチ部によって前記ソレノイドコイルへの通電及び遮断を繰り返し行うことで、より少ない消費電力で前記電磁弁の駆動状態を維持させることが提案されている。

特許第３７７７２６５号公報

ところで、前述した特許文献１では、整流回路にて整流された電源電圧をソレノイドコイルに供給することにより該ソレノイドコイルに電流が流れる。この場合、前記電流は、前記ソレノイドコイルの温度変化に起因した前記ソレノイドコイル内の電気抵抗の変化や、前記ソレノイドコイルに印加される前記整流された電源電圧（第１の電圧及び第２の電圧）中のリプルや、外部から電磁弁に付与される振動及び衝撃等の種々の要因によって時間的に変動する。そのため、前記電磁弁の駆動状態を維持させる時間帯においては、上記の各要因に起因して前記電磁弁が停止することを防止するために、前記駆動状態を維持させるために最小限必要な電流に前記各要因を考慮した電流を重畳して前記ソレノイドコイルに流している。従って、前記各要因が発生していなくても、該各要因を考慮した電流が前記ソレノイドコイルに流れるので、前記電磁弁駆動回路及び前記電磁弁の省電力化を図ることができない。

また、前記ソレノイドコイルに流れる電流が大きくなることで、前記駆動状態を維持させた後に前記電磁弁の駆動を停止させる際に、当該電磁弁を短時間で停止させることができないという問題がある。

さらに、前記電磁弁の使用者側において電源電圧の異なる交流電源がそれぞれ用意されている場合に、製造者側では、例えば、同じ流路の開閉に対し略同一の性能を有する電磁弁駆動回路及び電磁弁であっても、各電源電圧の違いに応じて前記電磁弁駆動回路及び前記電磁弁を作り分ける必要があるので、コストが高騰する。また、相対的に高い電源電圧（例えば、交流（ＡＣ）２００Ｖ用の交流電源であれば、最大値が約２８２Ｖ）に対応した電磁弁駆動回路及び電磁弁の消費電力は、相対的に低い電源電圧（例えば、ＡＣ１００Ｖ用の交流電源であれば、最大値が約１４１Ｖ）に対応した電磁弁駆動回路及び電磁弁の消費電力よりも大きくなるので、前記相対的に高い電源電圧の交流電源を用意している使用者側では、電磁弁駆動回路及び電磁弁の省電力化を図ることができない。

さらにまた、前記電磁弁を駆動させる時間帯に前記ソレノイドコイルに流れる電流は、前記電磁弁の駆動状態を維持させる時間帯において前記ソレノイドコイルに流れる電流よりも大きい。そのため、前記電磁弁を駆動させる時間帯での消費電力は、前記駆動状態を維持させる時間帯での消費電力よりも大きいが、特許文献１では、前記駆動状態を維持させる時間帯に対してのみ省電力化を行っているので、前記電磁弁及び前記電磁弁駆動回路に対して効率よく省電力化行っているとは言い難い。

本発明は、上記の課題を解決するためになされたものであって、消費電力の低減、電磁弁の速やかな駆動制御及びコストの低減を一挙に実現することが可能となる電磁弁駆動回路及び電磁弁を提供することを目的とする。

また、本発明は、効率よく省電力化を行うことが可能な電磁弁駆動回路及び電磁弁を提供することを目的とする。

本発明に係る電磁弁駆動回路は、
電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、スイッチ制御部、スイッチ部及び電流検出部を備え、
前記整流回路は、前記交流電源の電源電圧を整流し、
前記電流検出部は、前記ソレノイドコイルに流れる電流を検出し、検出結果を電流検出値として前記スイッチ制御部に出力し、
前記スイッチ制御部は、所定の起動電流値及び前記電流検出値の比較に基づく第１パルス信号と、所定の保持電流値及び前記電流検出値の比較に基づく第２パルス信号とを生成して前記スイッチ部に供給し、
前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
ことを特徴とする。

ここで、前記電磁弁を駆動させる時間帯において、該電磁弁を構成する可動コア（プランジャ）及び該プランジャの先端に装着された弁体を駆動させるために必要な起磁力（起動力）や、前記電磁弁の駆動状態を維持させる時間帯において、前記プランジャ及び前記弁体を所定位置に保持させるために必要な起磁力（保持力）は、前記ソレノイドコイルの巻数と当該ソレノイドコイルに流れる電流とを乗算した値（前記各起磁力＝前記巻数×前記電流）となるので、前記電磁弁を駆動させるために必要な起動力と、前記駆動状態を維持させるために最小限必要な保持力と、前記巻数とがそれぞれ既知であれば、前記起動力に応じた最適な電流値（起動電流値）と、前記保持力に応じた最適な電流値（保持電流値）とを容易に算出することができる。

また、前記スイッチ制御部から前記スイッチ部に前記第１パルス信号又は前記第２パルス信号が供給される時間には、前記整流された電源電圧が前記第１の電圧又は前記第２の電圧として前記ソレノイドコイルに印加されて、前記交流電源から前記ソレノイドコイルに電力供給が行われるので、前記ソレノイドコイルに流れる電流は増加する。一方、前記スイッチ制御部から前記スイッチ部への前記第１パルス信号又は前記第２パルス信号の供給が停止される時間には、前記電力供給が停止するので、前記ソレノイドコイルに流れる電流は減少する。従って、前記スイッチ部に対する前記第１パルス信号及び前記第２パルス信号の供給を時間的に制御することで、前記ソレノイドコイルに流れる電流を所望の電流値（前記起動力に応じた最適な起動電流値及び前記保持力に応じた最適な保持電流値）に維持することが可能となる。

そこで、本発明では、前記ソレノイドコイルに流れる電流を前記電流検出部にて検出し、その電流検出値を前記スイッチ制御部にフィードバックさせる。前記スイッチ制御部では、前記起動力に応じた最適な電流値としての前記起動電流値と、前記フィードバックされた電流検出値との比較に基づいて、前記第１パルス信号を生成し、一方で、前記保持力に応じた最適な電流値としての前記保持電流値と、前記フィードバックされた電流検出値との比較に基づいて、前記第２パルス信号を生成する。前記スイッチ部は、前記第１パルス信号のパルス幅に応じた時間だけ前記ソレノイドコイルに前記第１の電圧を印加させ、あるいは、前記第２パルス信号のパルス幅に応じた時間だけ前記ソレノイドコイルに前記第２の電圧を印加させる。

すなわち、前記電磁弁を駆動させる時間帯において、前記スイッチ制御部は、前記電流検出値が前記起動力に応じた前記起動電流値となるように前記第１パルス信号を生成して、この第１パルス信号を前記スイッチ部に供給し、前記スイッチ部は、前記第１パルス信号のパルス幅に基づいて、前記ソレノイドコイルへの前記第１の電圧の印加時間を制御する。これにより、前記ソレノイドコイルに流れる電流が前記起動力に応じた前記起動電流値に維持され、前記プランジャ及び前記弁体には、前記電流に起因した前記起動力が付勢される。

具体的に、前記電磁弁の使用者側において、相対的に高い電源電圧（例えば、ＡＣ２００Ｖ用の交流電源であれば、最大値が約２８２Ｖ）の交流電源が予め用意され、該交流電源に対し相対的に低い電源電圧（例えば、ＡＣ１００Ｖ用の交流電源であれば、最大値が約１４１Ｖ）用の電磁弁を適用する場合には、前記スイッチ制御部において、前記起動電流値を前記ソレノイドコイルに流れる電流の定格値（定格電流）以下に設定し、前記電流検出値が前記設定された起動電流値となるように前記第１パルス信号のパルス幅を調整すれば、前記電磁弁を駆動させる時間帯において前記ソレノイドコイルに流れる電流は、前記起動電流値に維持されるので、前記相対的に高い電源電圧の交流電源を用意している使用者側でも、前記電磁弁駆動回路及び前記電磁弁の省電力化を図ることができる。この場合、前記ソレノイドコイルには、前記相対的に高い電源電圧に応じ且つ前記整流回路にて整流された電源電圧が前記第１の電圧として印加されるので、前記電磁弁をより短時間で駆動させることが可能である。

前述したように、前記スイッチ制御部において前記第１パルス信号のパルス幅を調整することにより、前記ソレノイドコイルに流れる電流を前記定格電流以下の前記起動電流値に維持することができるので、製造者側では、使用者側で用意された交流電源から前記整流回路を介して前記ソレノイドコイルに供給される前記整流された電源電圧の違いに関わりなく、前記相対的に低い電源電圧に合わせて電磁弁駆動回路及び電磁弁を共用化し、前記共用化した電磁弁駆動回路及び電磁弁を使用者側に提供することで、コストの低減を図ることができる。

従って、本発明では、前記電磁弁を駆動させる時間帯において、前記電流検出部から前記スイッチ制御部にフィードバックされた前記電流検出値及び前記起動電流値の比較に基づいて、前記第１パルス信号を生成することにより、前記電磁弁駆動回路及び前記電磁弁の省電力化、共用化及びコストの低減と、前記電磁弁の速やかな駆動制御とを共に実現することが可能となる。

一方、前記電磁弁の駆動状態を維持させる時間帯において、前記スイッチ制御部は、前記電流検出値が前記保持力に応じた前記保持電流値となるように前記第２パルス信号を生成して、この第２パルス信号を前記スイッチ部に供給し、前記スイッチ部は、前記第２パルス信号のパルス幅に基づいて、前記ソレノイドコイルへの前記第２の電圧の印加時間を制御する。これにより、前記ソレノイドコイルに流れる電流が前記保持力に応じた前記保持電流値に維持され、前記プランジャ及び前記弁体には、前記電流に起因した前記保持力が付勢される。

従って、本発明では、前記電磁弁の駆動状態を維持させる時間帯において、前記電流検出部から前記スイッチ制御部にフィードバックされた前記電流検出値と、前記保持電流値との比較に基づいて、前記第２パルス信号を生成することにより、前記電磁弁の駆動状態をより少ない消費電力で維持させることができると共に、前記電磁弁を短時間で停止させることが可能となる。

また、前記電流検出値を前記スイッチ制御部にフィードバックさせることで、前記ソレノイドコイルの温度変化による該ソレノイドコイル内の電気抵抗の変化や前記整流された電源電圧中のリプルに起因して前記電流が時間的に変動しても、この変動に応じて前記第２パルス信号を生成することで、前記電気抵抗及び前記リプル等の使用環境の変化に対応可能な電磁弁駆動回路及び電磁弁を実現することができる。

このように、本発明では、前記電磁弁駆動回路及び前記電磁弁の消費電力の低減と、前記電磁弁の速やかな駆動制御と、前記電磁弁駆動回路及び前記電磁弁のコストの低減とを一挙に実現することが可能となる。

また、本発明では、前記電磁弁の駆動状態を維持させる時間帯のみならず、前記電磁弁を駆動させる時間帯においても消費電力の低減を図っているので、電磁弁駆動回路及び電磁弁の省電力化を効率よく行うことが可能となる。

ここで、前記スイッチ制御部は、
単一パルスを生成する単一パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記起動電流値及び前記電流検出値の比較に基づいて前記単一パルスよりもパルス幅の短い第１短パルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記保持電流値及び前記電流検出値の比較に基づいて前記第１短パルスよりもパルス幅の短い第２短パルスを生成する短パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給した後に前記第１短パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２短パルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有することが好ましい。

この場合、前記電磁弁を駆動させる時間帯では、前記スイッチ部は、前記単一パルスのパルス幅に応じた時間だけ前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させた後に、前記第１短パルスのパルス幅に応じた時間だけ前記第１の電圧を前記ソレノイドコイルに印加させる。この結果、前記電磁弁を駆動させる時間帯において、前記ソレノイドコイルに流れる電流は、前記単一パルスのパルス幅に応じた時間内で前記起動電流値にまで上昇した後に、前記第１短パルスに基づく前記スイッチ部のスイッチング動作によって前記起動電流値に維持される。これにより、前記電磁弁駆動回路及び前記電磁弁の共用化及びコストの低減を容易に図ることができる。特に、前記電源電圧が相対的に高い交流電源を前記電磁弁駆動回路を介し前記ソレノイドコイルに電気的に接続して前記電磁弁を駆動させる場合には、当該電磁弁をより短時間で駆動させることが可能となる。また、前記ソレノイドコイルに流れる電流を前記起動電流値に維持することにより、過電圧（サージエネルギー）の入力に起因した前記電磁弁駆動回路及び前記電磁弁の誤動作を確実に防止することも可能となる。

一方、前記電磁弁の駆動状態を維持させる時間帯では、前記第２短パルスを前記第２パルス信号として前記スイッチ部に供給することにより、より少ない消費電力で前記電磁弁の駆動状態を維持させることができると共に、前記電磁弁を短時間で停止させることも可能となる。

また、前記スイッチ制御部は、上記の構成に代えて、
単一パルスを生成する単一パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記起動電流値及び前記電流検出値の比較に基づいて前記単一パルスよりもパルス幅の短い第１繰り返しパルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記保持電流値及び前記電流検出値の比較に基づいて前記第１繰り返しパルスよりもパルス幅の短い第２繰り返しパルスを生成する繰り返しパルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給した後に前記第１繰り返しパルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２繰り返しパルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有することが好ましい。

この場合、前記電磁弁を駆動させる時間帯において、前記スイッチ部は、前記単一パルスのパルス幅に応じた時間だけ前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させた後に、前記第１繰り返しパルスのパルス幅に応じた時間だけ前記第１の電圧を前記ソレノイドコイルに印加させる。この結果、前記電磁弁を駆動させる時間帯において、前記ソレノイドコイルに流れる電流は、前記単一パルスのパルス幅に応じた時間内で前記起動電流値にまで上昇した後に、前記第１繰り返しパルスに基づく前記スイッチ部のスイッチング動作によって前記起動電流値に維持される。この場合でも、前記電磁弁駆動回路及び前記電磁弁の共用化及びコストの低減を容易に図ることができると共に、前記電源電圧が相対的に高い交流電源を前記電磁弁駆動回路を介し前記ソレノイドコイルに電気的に接続して前記電磁弁を駆動させる場合には、前記電磁弁をより短時間で駆動させることができる。また、前記ソレノイドコイルに流れる電流を前記起動電流値に維持することにより、過電圧（サージエネルギー）の入力に起因した前記電磁弁駆動回路及び前記電磁弁の誤動作を確実に防止することも可能となる。

一方、前記電磁弁の駆動状態を維持させる時間帯では、前記第２繰り返しパルスを前記第２パルス信号として前記スイッチ部に供給することにより、より少ない消費電力で前記電磁弁の駆動状態を維持させることができると共に、前記電磁弁を短時間で停止させることも可能となる。

従って、前記スイッチ制御部を上記した各構成とすることで、前記電磁弁駆動回路及び前記電磁弁の共用化及びコストの低減と、前記電磁弁の短時間での駆動と、前記電磁弁駆動回路及び前記電磁弁の省電力化と、前記電磁弁の短時間での停止とを容易に実現することができる。

また、上述の電磁弁駆動回路は、平滑回路及び発光ダイオードをさらに有し、
前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
前記平滑回路は、前記整流された電源電圧を平滑し、
前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
前記発光ダイオードは、前記ソレノイドコイルに前記電流が流れた際に発光可能である
ことが好ましい。

前記電磁弁駆動回路に前記発光ダイオードを組み込む際に、前記発光ダイオードと該発光ダイオードを発光させるための電流制限抵抗との直列回路を前記整流回路、前記平滑回路及び前記ソレノイドコイルに対して電気的に並列接続させることも考えられるが、前記電流制限抵抗に代えて、前記スイッチ制御部と前記発光ダイオードとの直列回路を前記整流回路、前記平滑回路及び前記ソレノイドコイルに対して電気的に並列接続させることにより、本来、前記電流制限抵抗が消費する電気エネルギーを利用して前記スイッチ制御部を動作させるので、エネルギー利用効率の高い電磁弁駆動回路を実現することができる。また、前記平滑回路にて平滑された電源電圧を前記スイッチ制御部に供給することで、前記スイッチ制御部を安定に動作させることができる。

前述した発明では、電磁弁を駆動させる時間帯において、起動電流値及び電流検出値の比較に基づいて第１パルス信号の供給を時間的に制御し、一方で、前記電磁弁の駆動状態を維持させる時間帯において、保持電流値及び前記電流検出値の比較に基づいて第２パルス信号の供給を時間的に制御している。

このような電流検出値に基づく時間的制御を、前記電磁弁を駆動させる時間帯にのみ、あるいは、前記電磁弁の駆動状態を維持させる時間帯にのみ行わせることも可能である。

すなわち、前記電磁弁を駆動させる時間帯にのみ、電流検出値に基づいて、スイッチ部に対する第１パルス信号の供給の時間的制御を行わせるための電磁弁駆動回路の構成は、下記の通りである。

本発明に係る電磁弁駆動回路は、
電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、スイッチ制御部、スイッチ部及び電流検出部を備え、
前記整流回路は、前記交流電源の電源電圧を整流し、
前記電流検出部は、前記ソレノイドコイルに流れる電流を検出し、検出結果を電流検出値として前記スイッチ制御部に出力し、
前記スイッチ制御部は、所定の起動電流値及び前記電流検出値の比較に基づく第１パルス信号と、所定の第２パルス信号とを生成して前記スイッチ部に供給し、
前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
ことを特徴とする。

この場合、前記スイッチ制御部は、
単一パルスを生成する単一パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記起動電流値及び前記電流検出値の比較に基づいて前記単一パルスよりもパルス幅の短い第１短パルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第１短パルスよりもパルス幅の短い第２短パルスを生成する短パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給した後に前記第１短パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２短パルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有することが好ましい。

また、前記スイッチ制御部は、上記の構成に代えて、
単一パルスを生成する単一パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記起動電流値及び前記電流検出値の比較に基づいて前記単一パルスよりもパルス幅の短い第１繰り返しパルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第１繰り返しパルスよりもパルス幅の短い第２繰り返しパルスを生成する繰り返しパルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給した後に前記第１繰り返しパルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２繰り返しパルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有することが好ましい。

このように、電磁弁を駆動させる時間帯にのみ、電流検出値に基づいて、スイッチ部に対する第１パルス信号の供給の時間的制御を行った場合でも、前記時間的制御による上述した効果が容易に得られる。

一方、電磁弁の駆動状態を維持させる時間帯にのみ、電流検出値に基づいて、スイッチ部に対する第２パルス信号の供給の時間的制御を行わせるための電磁弁駆動回路の構成は、下記の通りである。

本発明に係る電磁弁駆動回路は、
電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、平滑回路、発光ダイオード、スイッチ制御部及びスイッチ部を備え、
前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
前記整流回路は、前記交流電源の電源電圧を整流し、
前記平滑回路は、前記整流された電源電圧を平滑し、
前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
前記電流検出部は、前記ソレノイドコイルに流れる電流を検出し、検出結果を電流検出値として前記スイッチ制御部に出力し、
前記スイッチ制御部は、所定の第１パルス信号と、所定の保持電流値及び前記電流検出値の比較とに基づく第２パルス信号とを生成して前記スイッチ部に供給し、
前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
ことを特徴とする。

この場合、前記スイッチ制御部は、
前記平滑された電源電圧に基づいて単一パルスを生成する単一パルス発生回路と、
前記平滑された電源電圧と前記保持電流値及び前記電流検出値の比較とに基づいて前記単一パルスよりもパルス幅の短い短パルスを生成する短パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記短パルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有することが好ましい。

また、前記スイッチ制御部は、上記の構成に代えて、
前記平滑された電源電圧に基づいて単一パルスを生成する単一パルス発生回路と、
前記平滑された電源電圧と前記保持電流値及び前記電流検出値の比較とに基づいて前記単一パルスよりもパルス幅の短い繰り返しパルスを生成する繰り返しパルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記繰り返しパルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有することが好ましい。

このように、電磁弁の駆動状態を維持させる時間帯にのみ、電流検出値に基づいて、スイッチ部に対する第２パルス信号の供給の時間的制御を行った場合でも、前記時間的制御による上述した効果が容易に得られる。

また、上記した各発明において、前記スイッチ制御部は、前記電磁弁の振動を検出する振動検出部からの振動検出値に基づいて前記第２パルス信号のパルス幅を調整することが好ましい。

省電力化を図るために前記保持力を低減すると、前記電磁弁の振動に起因して当該電磁弁が停止することが想定されるものの、前記スイッチ制御部を上記した構成とすることで、前記振動によって前記ソレノイドコイルに流れる前記電流が時間的に変動しても、この変動に応じて前記パルス幅を調整することにより、前記振動の変化に対応可能な電磁弁駆動回路及び電磁弁を実現することが可能となる。

すなわち、前記駆動状態が維持される時間帯において、外部から前記電磁弁に付与される振動や衝撃等に起因した当該電磁弁内の振動によって前記電磁弁が停止状態に至るおそれがある場合には、前記パルス幅を長くして、前記ソレノイドコイルに流れる電流（前記保持電流値）を大きくすることにより、前記電磁弁内の前記プランジャ及び前記弁体の保持力を増大させて、前記電磁弁が停止状態に至ることを確実に防止することができる。

このように、本発明では、高い保持力が必要な場合にのみ前記電流（前記保持電流値）が大きくなるように前記パルス幅を長く設定できるので、前記電磁弁駆動回路及び前記電磁弁の省電力化を効率よく行うことが可能となる。

また、前記電磁弁駆動回路は、
前記電流検出値に基づいて前記電磁弁の１回の動作期間内における前記ソレノイドコイルへの通電時間を算出する通電時間算出部と、前記通電時間を記憶する通電時間記憶部と、前記通電時間記憶部に記憶された各通電時間より前記ソレノイドコイルの総通電時間を算出し、前記総通電時間が所定の第１通電時間を上回るか否かを判定する通電時間判定部とをさらに有し、
前記通電時間判定部は、前記総通電時間が前記第１通電時間を上回ったことを判定した際に、前記第１パルス信号のパルス幅の変更を指示するパルス幅変更信号を前記スイッチ制御部に出力し、
前記スイッチ制御部は、前記パルス幅変更信号に基づいて前記第１パルス信号のパルス幅を長くする
ことが好ましい。

これにより、前記電磁弁を長期間使用することで当該電磁弁の駆動性能が低下するような場合でも、前記電磁弁の前記総通電時間が前記第１通電時間を越えたときに、前記第１パルス信号のパルス幅を長く設定することにより、前記ソレノイドコイルに流れる電流（前記起動電流値）が大きくなって前記起動力を増大させることが可能となるので、前記電磁弁の駆動制御を効率よく行うことができる。

この場合、前記通電時間判定部は、前記総通電時間が前記第１通電時間よりも長く設定された第２通電時間を上回ったことを判定した際に、前記電磁弁が使用期限に至ったことを通知する使用期限通知信号を外部に出力することが好ましい。

これにより、前記使用期限に至った前記電磁弁を速やかに交換することが可能になると共に、前記電磁弁の使用期限（寿命）に対する信頼性が向上する。

また、前記電磁弁駆動回路は、上記の構成に代えて、
前記電流検出値に基づいて前記電磁弁が動作中であることを検出する電磁弁動作検出部と、前記電磁弁動作検出部での検出結果を記憶する検出結果記憶部と、前記検出結果記憶部に記憶された各検出結果より前記電磁弁の累積動作回数を算出し、前記累積動作回数が所定の第１動作回数を上回るか否かを判定する累積動作回数判定部とをさらに有し、
前記累積動作回数判定部は、前記累積動作回数が前記第１動作回数を上回ったことを判定した際に、前記第１パルス信号のパルス幅の変更を指示するパルス幅変更信号を前記スイッチ制御部に出力し、
前記スイッチ制御部は、前記パルス幅変更信号に基づいて前記第１パルス信号のパルス幅を長くする
ことが好ましい。

前記電磁弁の累積動作回数が前記第１動作回数を越えたときに前記第１パルス信号のパルス幅を長くすれば、前記ソレノイドコイルに流れる電流（前記起動電流値）が大きくなって前記起動力を増大させることが可能となるので、前記電磁弁の駆動制御を効率よく行うことができる。

この場合、前記累積動作回数判定部は、前記累積動作回数が前記第１動作回数よりも多く設定された第２動作回数を上回ったことを判定した際に、前記電磁弁が使用期限に至ったことを通知する使用期限通知信号を外部に出力することが好ましい。

これにより、前記使用期限に至った前記電磁弁を速やかに交換することが可能になると共に、前記電磁弁の使用期限（寿命）に対する信頼性が向上する。

また、前記電磁弁駆動回路は、
前記電磁弁を駆動させる時間帯での前記電流検出値の減少を監視する電流検出値監視部をさらに有し、
前記電流検出値監視部は、前記電磁弁の駆動開始時から前記電流検出値が減少するまでの時間が所定の設定時間よりも長くなったことを判定した際に、前記電流検出値が減少するまでの時間に時間遅れが発生したことを通知する時間遅れ通知信号を外部に出力する
ことが好ましい。

これにより、前記電流検出値が減少するまでの時間が長くなって駆動性能が低下した電磁弁を速やかに交換することが可能となる。すなわち、前記電磁弁駆動回路を上記した構成とすることで、前記電磁弁を駆動させる時間帯における前記電磁弁の応答に基づいて、当該電磁弁の使用期限（寿命）の検出を効率よく行うことができる。

また、前記電磁弁駆動回路は、前記電磁弁の駆動開始時に前記スイッチ制御部に流れる突入電流が前記ソレノイドコイルに流れる電流の最大値を下回るように調整可能な抵抗器をさらに有し、前記整流回路に対して、前記抵抗器及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続されていることが好ましい。

これにより、前記スイッチ制御部を前記突入電流から確実に保護することが可能になると共に、前記相対的に高い電源電圧の交流電源に対しても前記電磁弁を容易に適用することが可能となる。また、前記突入電流への対策を行うことで、前記電磁弁の起動時又は停止時に前記電磁弁駆動回路内で瞬間的に発生するサージ電圧に起因した前記電磁弁駆動回路及び前記電磁弁の誤動作を確実に防止することが可能となる。

ところで、上記した各発明は、いずれも、起動電流値及び／又は保持電流値と電流検出値との比較に基づいて、スイッチ部への第１パルス信号及び／又は第２パルス信号の供給を時間的に制御するための電磁弁駆動回路の構成であった。

一方、本発明では、前記電流検出値を用いることなく第１パルス信号及び第２パルス信号の供給を時間的に制御することも可能である。そのような時間的制御を行うための電磁弁駆動回路の構成は、下記の通りである。

本発明に係る電磁弁駆動回路は、
電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、スイッチ制御部及びスイッチ部を備え、
前記整流回路は、前記交流電源の電源電圧を整流し、
前記スイッチ制御部は、
単一パルスを生成する単一パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスよりもパルス幅の短い第１短パルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第１短パルスよりもパルス幅の短い第２短パルスを生成する短パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを第１パルス信号として前記スイッチ部に供給した後に前記第１短パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２短パルスを第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有し、
前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
ことを特徴とする。

この場合、前記電磁弁駆動回路は、
平滑回路及び発光ダイオードをさらに有し、
前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
前記平滑回路は、前記整流された電源電圧を平滑し、
前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
前記単一パルス発生回路は、前記平滑された電源電圧に基づいて前記単一パルスを生成し、
前記短パルス発生回路は、前記平滑された電源電圧に基づいて前記第１短パルス及び前記第２短パルスを生成する
ことが好ましい。

また、本発明に係る電磁弁駆動回路は、
電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、スイッチ制御部及びスイッチ部を備え、
前記整流回路は、前記交流電源の電源電圧を整流し、
前記スイッチ制御部は、
単一パルスを生成する単一パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスよりもパルス幅の短い第１繰り返しパルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第１繰り返しパルスよりもパルス幅の短い第２繰り返しパルスを生成する繰り返しパルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを第１パルス信号として前記スイッチ部に供給した後に前記第１繰り返しパルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２繰り返しパルスを第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有し、
前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
ことを特徴とする。

この場合、前記電磁弁駆動回路は、
平滑回路及び発光ダイオードをさらに有し、
前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
前記平滑回路は、前記整流された電源電圧を平滑し、
前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
前記単一パルス発生回路は、前記平滑された電源電圧に基づいて前記単一パルスを生成し、
前記繰り返しパルス発生回路は、前記平滑された電源電圧に基づいて前記第１繰り返しパルス及び前記第２繰り返しパルスを生成する
ことが好ましい。

さらに、本発明に係る電磁弁駆動回路は、
電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、、平滑回路、発光ダイオード、スイッチ制御部及びスイッチ部を備え、
前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
前記整流回路は、前記交流電源の電源電圧を整流し、
前記平滑回路は、前記整流された電源電圧を平滑し、
前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
前記スイッチ制御部は、
前記平滑された電源電圧に基づいて単一パルスを生成する単一パルス発生回路と、
前記平滑された電源電圧に基づいて前記単一パルスよりもパルス幅の短い短パルスを生成する短パルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記短パルスを第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有し、
前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
ことを特徴とする。

さらにまた、本発明に係る電磁弁駆動回路は、
電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、、平滑回路、発光ダイオード、スイッチ制御部及びスイッチ部を備え、
前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
前記整流回路は、前記交流電源の電源電圧を整流し、
前記平滑回路は、前記整流された電源電圧を平滑し、
前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
前記スイッチ制御部は、
前記平滑された電源電圧に基づいて単一パルスを生成する単一パルス発生回路と、
前記平滑された電源電圧に基づいて前記単一パルスよりもパルス幅の短い繰り返しパルスを生成する繰り返しパルス発生回路と、
前記電磁弁を駆動させる時間帯では、前記単一パルスを第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記繰り返しパルスを第２パルス信号として前記スイッチ部に供給するパルス供給部と、
を有し、
前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
ことを特徴とする。

これらの発明では、電流検出部を有しない構成となっているが、起動電流値や保持電流値が予め分かっている場合には、前記起動電流値や前記保持電流値に応じた第１パルス信号や第２パルス信号を生成し、これらのパルス信号をスイッチ部に供給することで、前記スイッチ部に対する前記第１パルス信号及び／又は前記第２パルス信号の供給の時間的制御が可能となり、前記時間的制御による上述した効果が容易に得られる。

そして、上記した各電磁弁駆動回路において、前記交流電源は、スイッチ、トライアック又はフォトトライアックを介して前記整流回路と電気的に接続されていることが好ましい。

また、前記交流電源が前記トライアック又は前記フォトトライアックを介して前記整流回路と電気的に接続されている場合に、前記整流回路は、ダイオードを用いたブリッジ回路であり、前記電源電圧が所定の電圧値を下回ると、前記ダイオードは、オン状態からオフ状態に移行することが好ましい。

前記交流電源が前記スイッチのような有接点リレーを介して前記整流回路と電気的に接続されている場合には、前記スイッチをオン状態にすることで、前記交流電源から前記整流回路に電源電圧を供給して前記電磁弁を速やかに駆動させることができ、一方で、前記スイッチをオフ状態にすることで、前記交流電源から前記整流回路への電源電圧の供給を停止して前記電磁弁を速やかに停止させることができる。

これに対して、前記交流電源が前記トライアック又は前記フォトトライアックのような無接点リレーを介して前記整流回路と電気的に接続されている場合に、前記トライアック又は前記フォトトライアックは、外部からのゲート電流又は光の入力をトリガとして短時間でオン状態となるが、一方で、前記トライアック又は前記フォトトライアックを流れる電流が０近傍にまで低下し、その状態が長く続かないと、オン状態からオフ状態に移行しない。

これは、誘導性負荷である前記ソレノイドコイルによって、前記電源電圧が低下しても、前記トライアック又は前記フォトトライアックに流れる電流が０レベルにまで速やかに低下しないことに起因するためであり、従って、単純に、前記電磁弁に前記トライアック又は前記フォトトライアックを組み込むだけでは、前記トライアック又は前記フォトトライアックを短時間でオン状態からオフ状態に移行させることができない。

そこで、前記整流回路をダイオードによるブリッジ回路で構成し、前記交流電源の電源電圧が所定の電圧値を下回ったときに、前記ダイオードをオン状態からオフ状態に移行させるようにすることで、前記交流電源から前記トライアック又は前記フォトトライアックを介して前記整流回路の方向に流れる電流、あるいは、その逆方向に流れる電流を速やかに０近傍にまで低下させる。これにより、前記電流が０レベルである時間が長くなって、前記トライアック又は前記フォトトライアックをオン状態からオフ状態に移行させやすくすることができる。

なお、前記所定の電圧値が前記ブリッジ回路を構成する前記ダイオードの順方向電圧に基づく電圧値であれば、前記ダイオードをオン状態からオフ状態に確実に移行させることが可能となるので、前記トライアック又は前記フォトトライアックのオン状態からオフ状態への移行が一層容易になる。

従って、本発明では、前記整流回路を構成する前記ダイオードのオン状態からオフ状態への移行を利用して前記トライアックを短時間でオン状態からオフ状態へ移行させることが可能となるので、前記交流電源と前記整流回路との電気的接続を制御するための切替手段として、前記トライアック又は前記フォトトライアックを採用することが可能となる。

さらに、上記した各電磁弁駆動回路を適用した電磁弁においても、前述した電磁弁駆動回路についての各効果と同様の効果が容易に得られる。

本発明によれば、ソレノイドコイルに流れる電流を電流検出部にて検出し、その電流検出値をスイッチ制御部にフィードバックさせる。前記スイッチ制御部では、電磁弁を構成するプランジャ及び該プランジャの先端に装着された弁体を駆動させるために必要な起動力に応じた最適な電流値としての起動電流値と、前記フィードバックされた電流検出値との比較に基づいて、第１パルス信号を生成し、一方で、前記プランジャ及び前記弁体を所定位置に保持させるために最小限必要な保持力に応じた最適な電流値としての保持電流値と、前記フィードバックされた電流検出値との比較に基づいて、第２パルス信号を生成する。前記スイッチ部は、前記第１パルス信号のパルス幅に応じた時間だけ前記ソレノイドコイルに第１の電圧を印加させ、あるいは、前記第２パルス信号のパルス幅に応じた時間だけ前記ソレノイドコイルに第２の電圧を印加させる。

すなわち、前記電磁弁を駆動させる時間帯において、前記スイッチ制御部は、前記電流検出値が前記起動力に応じた前記起動電流値となるように前記第１パルス信号を生成して、この第１パルス信号を前記スイッチ部に供給し、前記スイッチ部は、前記第１パルス信号のパルス幅に基づいて、前記ソレノイドコイルへの前記第１の電圧の印加時間を制御する。これにより、前記ソレノイドコイルに流れる電流が前記起動力に応じた前記起動電流値に維持され、前記プランジャ及び前記弁体には、前記電流に起因した前記起動力が付勢される。

具体的に、前記電磁弁の使用者側において、相対的に高い電源電圧（例えば、ＡＣ２００Ｖ用の交流電源であれば、最大値が約２８２Ｖ）の交流電源が予め用意され、該交流電源に対し相対的に低い電源電圧（例えば、ＡＣ１００Ｖ用の交流電源であれば、最大値が約１４１Ｖ）用の電磁弁を適用する場合には、前記スイッチ制御部において、前記起動電流値を前記ソレノイドコイルに流れる電流の定格値（定格電流）以下に設定し、前記電流検出値が前記設定された起動電流値となるように前記第１パルス信号のパルス幅を調整すれば、前記電磁弁を駆動させる時間帯において前記ソレノイドコイルに流れる電流は、前記起動電流値に維持されるので、前記相対的に高い電源電圧の交流電源を用意している使用者側でも、前記電磁弁駆動回路及び前記電磁弁の省電力化を図ることができる。この場合、前記ソレノイドコイルには、前記相対的に高い電源電圧に応じ且つ整流回路にて整流された電源電圧が前記第１の電圧として印加されるので、前記電磁弁をより短時間で駆動させることが可能である。

前述したように、前記スイッチ制御部において前記第１パルス信号のパルス幅を調整することにより、前記ソレノイドコイルに流れる電流を前記定格電流以下の前記起動電流値に維持することができるので、製造者側では、使用者側で用意された交流電源から前記整流回路を介して前記ソレノイドコイルに供給される前記整流された電源電圧の違いに関わりなく、前記相対的に低い電源電圧に合わせて電磁弁駆動回路及び電磁弁を共用化し、前記共用化した電磁弁駆動回路及び電磁弁を使用者側に提供することで、コストの低減を図ることができる。

従って、本発明では、前記電磁弁を駆動させる時間帯において、前記電流検出部から前記スイッチ制御部にフィードバックされた前記電流検出値及び前記起動電流値の比較に基づいて、前記第１パルス信号を生成することにより、前記電磁弁駆動回路及び前記電磁弁の省電力化、共用化及びコストの低減と、前記電磁弁の速やかな駆動制御とを共に実現することが可能となる。

一方、前記電磁弁の駆動状態を維持させる時間帯において、前記スイッチ制御部は、前記電流検出値が前記保持力に応じた前記保持電流値となるように前記第２パルス信号を生成して、この第２パルス信号を前記スイッチ部に供給し、前記スイッチ部は、前記第２パルス信号のパルス幅に基づいて、前記ソレノイドコイルへの前記第２の電圧の印加時間を制御する。これにより、前記ソレノイドコイルに流れる電流が前記保持力に応じた前記保持電流値に維持され、前記プランジャ及び前記弁体には、前記電流に起因した前記保持力が付勢される。

従って、本発明では、前記電磁弁の駆動状態を維持させる時間帯において、前記電流検出部から前記スイッチ制御部にフィードバックされた前記電流検出値と、前記保持電流値との比較に基づいて、前記第２パルス信号を生成することにより、前記電磁弁の駆動状態をより少ない消費電力で維持させることができると共に、前記電磁弁を短時間で停止させることが可能となる。

また、前記電流検出値を前記スイッチ制御部にフィードバックさせることで、前記ソレノイドコイルの温度変化による該ソレノイドコイル内の電気抵抗の変化や前記整流された電源電圧中のリプルに起因して前記電流が時間的に変動しても、この変動に応じて前記第２パルス信号を生成することで、前記電気抵抗及び前記リプル等の使用環境の変化に対応可能な電磁弁駆動回路及び電磁弁を実現することができる。

このように、本発明では、前記電磁弁駆動回路及び前記電磁弁の消費電力の低減と、前記電磁弁の速やかな駆動制御と、前記電磁弁駆動回路及び前記電磁弁のコストの低減とを一挙に実現することが可能となる。

また、本発明では、前記電磁弁の駆動状態を維持させる時間帯のみならず、前記電磁弁を駆動させる時間帯においても消費電力の低減を図っているので、電磁弁駆動回路及び電磁弁の省電力化を効率よく行うことが可能となる。

さらに、本発明では、前記電流検出値を用いることなく前記スイッチ部に対する前記第１パルス信号及び前記第２パルス信号の供給を時間的に制御することも可能であり、この場合でも、前記スイッチ部への前記第１パルス信号及び／又は前記第２パルス信号の供給の時間的制御による上述した効果が容易に得られる。

本発明に係る電磁弁駆動回路及び電磁弁について好適な実施の形態を挙げ、添付の図面を参照しながら以下詳細に説明する。

先ず、第１実施形態に係る電磁弁１０Ａについて、図１〜図３Ｆを参照しながら説明する。

電磁弁１０Ａは、図１の回路図に示すように、交流電源１６に対して電気的に接続された電磁弁駆動回路１４と、該電磁弁駆動回路１４に対して電気的に接続されたソレノイドコイル１２とを備える。この場合、交流電源１６の一方（図１中の上側）は、スイッチ１８及び電磁弁駆動回路１４内のダイオード２２、３２を介してソレノイドコイル１２に電気的に接続され、該交流電源１６の他方（図１中の下側）は、前記電磁弁駆動回路１４内のダイオード２８を介して接地（アース）されている。

電磁弁駆動回路１４は、サージアブソーバ３０と、整流回路２０、ダイオード３２、３４、３６、３９と、スイッチ部としてのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）３８と、スイッチ制御部４０と、抵抗器４２、５０、５２、６６、７０、７６と、コンデンサ４８、５６と、平滑回路４７と、発光ダイオード（ＬＥＤ）５４と、電流検出回路（電流検出部）７２とを有する。

この場合、電磁弁駆動回路１４は、ソレノイドコイル１２と共に電磁弁１０Ａに内蔵されているか、あるいは、該ソレノイドコイル１２を収容する図示しない電磁弁本体の外部に配置されている。従って、電磁弁１０Ａは、市販の電磁弁内のソレノイドコイル１２に図示しないケーブルを介して電磁弁駆動回路１４を電気的に接続した構成、電磁弁駆動回路１４をユニット化して前記市販の電磁弁に外付けした構成、あるいは、市販の電磁弁マニホールドに前記ユニット化した電磁弁駆動回路１４を外付けした構成も採用可能である。

また、スイッチ制御部４０は、定電圧回路５８と、低電圧検出回路５９と、ＰＷＭ回路（短パルス発生回路及び繰り返しパルス発生回路）６０と、発振器６１と、単一パルス発生回路６２と、パルス供給部６４とを有する。なお、上記したスイッチ制御部４０、ＭＯＳＦＥＴ３８、ダイオード３９及び電流検出回路７２は、例えば、カスタム型のＩＣ（Integrated Circuit）として構成することが可能である。

ここで、サージアブソーバ３０は、交流電源１６及びスイッチ１８の直列回路に対して電気的に並列に接続されている。また、整流回路２０は、サージアブソーバ３０に対して電気的に並列に接続されている。さらに、ダイオード３４、抵抗器４２、ＬＥＤ５４、スイッチ制御部４０及び抵抗器５０、５２、７６の直列回路は、整流回路２０に対して電気的に並列に接続されている。さらに、ダイオード３２、ソレノイドコイル１２、ＭＯＳＦＥＴ３８及び抵抗器７０の直列回路は、ダイオード３４、抵抗器４２、ＬＥＤ５４、スイッチ制御部４０及び抵抗器５０、５２、７６の直列回路に対して電気的に並列に接続されている。さらにまた、コンデンサ５６は、ＬＥＤ５４に対して電気的に並列に接続され、コンデンサ４８は、抵抗器５０、５２、７６の直列回路に対して電気的に並列に接続され、ダイオード３６は、ソレノイドコイル１２に対して電気的に並列に接続され、ダイオード３９は、ＭＯＳＦＥＴ３８のドレイン端子Ｄとソース端子Ｓとの間に電気的に接続されている。さらにまた、平滑回路４７は、コンデンサ４４及びツェナーダイオード４６を電気的に並列接続することにより構成されると共に、ＬＥＤ５４、スイッチ制御部４０及び抵抗器５０、５２、７６の直列回路に対して電気的に並列に接続されている。

前述したサージアブソーバ３０は、スイッチ１８の開閉時である電磁弁１０Ａの起動時又は停止時（図２Ｆ及び図３Ｆに示す時刻Ｔ０、Ｔ１）に、電磁弁駆動回路１４内で瞬間的に発生するサージ電圧に対応して該サージアブソーバ３０の抵抗値を瞬時に低下させることで、前記サージ電圧に起因して電磁弁駆動回路１４内を流れるサージ電流をアースに速やかに流すための回路保護用の電圧依存性抵抗器である。なお、前記サージ電圧は、交流電源１６の電源電圧Ｖ０の最大値Ｖａや、電源電圧Ｖ０´の最大値Ｖａ´（Ｖ０＜Ｖ０´及びＶａ＜Ｖａ´）よりも大きな電圧をいう。なお、電源電圧Ｖ０は、時間Ｔ２の周期（半周期：時間Ｔ３）と最大値Ｖａの振幅を有する交流電圧であり（図２Ａ参照）、電源電圧Ｖ０´は、時間Ｔ２の周期（半周期：時間Ｔ３）と最大値Ｖａ´の振幅を有する交流電圧である（図３Ａ参照）。

整流回路２０は、ダイオード２２〜２８を用いたブリッジ回路であり、電源電圧Ｖ０、Ｖ０´に対する全波整流を行う。

ダイオード３２は、ソレノイドコイル１２から該ダイオード３２を介して整流回路２０の方向に流れる電流を阻止するための回路保護用のダイオードであり、ダイオード３４は、抵抗器４２から該ダイオード３４を介して整流回路２０の方向に流れる電流を阻止するための回路保護用のダイオードである。また、ダイオード３６は、電磁弁１０Ａの停止時（時刻Ｔ１）にソレノイドコイル１２に発生する逆起電力に起因した電流をソレノイドコイル１２及びダイオード３６の閉回路内で還流させて、前記電流を速やかに減衰させるためのダイオードである。なお、ダイオード３２については、図示しない無極性のダイオードブリッジに代替することも可能である。

ＭＯＳＦＥＴ３８は、スイッチ制御部４０からゲート端子Ｇに制御信号Ｓｃ（第１パルス信号Ｓ１又は第２パルス信号Ｓ２）が供給される時間には、ドレイン端子Ｄとソート端子Ｓとの間をオン状態にして、ドレイン端子Ｄ側のソレノイドコイル１２とソース端子Ｓ側の抵抗器７０とを電気的に接続させ、一方で、ゲート端子Ｇに対する制御信号Ｓｃの供給が停止している時間には、ドレイン端子Ｄとソート端子Ｓとの間をオフ状態にして、ソレノイドコイル１２と抵抗器７０との間の電気的接続を遮断させるための半導体スイッチング素子である。

なお、図１の回路図では、前記半導体スイッチング素子の一例として、Ｎチャネル・デプレッション・モードのＭＯＳＦＥＴ３８を採用した場合を図示しているが、第１実施形態に係る電磁弁１０Ａでは、これに限定されることはなく、制御信号Ｓｃの供給の有無に応じて、ソレノイドコイル１２と抵抗器７０との間の電気的接続を短時間で切り替えることが可能な半導体スイッチング素子であればよい。すなわち、前述したＭＯＳＦＥＴ３８に代えて、例えば、Ｎチャネル・エンハンス・モード、Ｐチャネル・デプレッション・モード又はＰチャネル・エンハンス・モードのＭＯＳＦＥＴ、バイポーラ・トランジスタ、あるいは、電界効果トランジスタも採用可能であることは勿論である。

また、ダイオード３９は、抵抗器７０からソレノイドコイル１２の方向に流れる電流を通過させるためのＭＯＳＦＥＴ３８の保護用ダイオードである。

さらに、前述した第１パルス信号Ｓ１とは、電磁弁１０Ａを駆動させる時間帯（図２Ｆ及び図３Ｆにおける時刻Ｔ０から時刻Ｔ４、Ｔ４´までの時間Ｔ５、Ｔ５´）においてＭＯＳＦＥＴ３８のゲート端子Ｇに供給される制御信号Ｓｃであり、一方で、第２パルス信号Ｓ２とは、電磁弁１０Ａの駆動状態を保持させる時間帯（図２Ｆ及び図３Ｆにおける時刻Ｔ４、Ｔ４´から時刻Ｔ１までの時間Ｔ６、Ｔ６´）においてＭＯＳＦＥＴ３８のゲート端子Ｇに供給される制御信号Ｓｃである。

ＬＥＤ５４は、スイッチ１８がオン状態となっている時間（図２Ｆ及び図３Ｆに示す時刻Ｔ０から時刻Ｔ１までの時間）において、抵抗器４２からスイッチ制御部４０の方向に流れる電流に応じて発光することで、当該電磁弁１０Ａが動作中であることを外部に通知する。

コンデンサ５６は、抵抗器４２からスイッチ制御部４０の方向に流れる前記電流に含まれる高周波成分を通過させるためのバイパスコンデンサであり、コンデンサ４８は、定電圧回路５８から抵抗器５０、５２、７６の方向に流れる電流に含まれる高周波成分をアースに流すためのバイパスコンデンサである。

平滑回路４７は、整流回路２０にて全波整流された電源電圧Ｖ０、Ｖ０´を平滑化する。すなわち、前記全波整流された電源電圧Ｖ０、Ｖ０´は、ツェナーダイオード４６によって所定値の定電圧（直流電圧）に変換されると共に、コンデンサ４４の充電作用によって平滑化される。このようにして平滑化された電源電圧Ｖ０、Ｖ０´は、ＬＥＤ５４を介し直流電圧Ｖとしてスイッチ制御部４０内の定電圧回路５８及び低電圧検出回路５９に供給される。

また、コンデンサ４４は、その静電容量を変化させることでスイッチ制御部４０を含む電磁弁駆動回路１４の瞬断時間を調整可能なコンデンサであると共に、抵抗器４２からＬＥＤ５４、定電圧回路５８及び低電圧検出回路５９の方向に流れる電流に含まれる高周波成分をアースに流すためのバイパスコンデンサでもある。

抵抗器４２は、スイッチ１８がオン状態となったときに、スイッチ制御部４０に流れる突入電流を、ソレノイドコイル１２に流れる電流Ｉの定格値（定格電流）を下回る程度に抑制するための突入電流制限用の抵抗器である。従って、抵抗器４２は、前記突入電流への対策を行うことで、電磁弁１０Ａの起動時又は停止時に電磁弁駆動回路１４内で発生する前記サージ電圧に起因した電磁弁駆動回路１４及び電磁弁１０Ａの誤動作を防止するための抵抗器としても機能する。

抵抗器７０には、ソレノイドコイル１２からＭＯＳＦＥＴ３８を介して該抵抗器７０に電流Ｉが流れた際に、この電流Ｉに応じた電圧Ｖｄが発生する。

ここで、スイッチ１８がオン状態となる時刻Ｔ０からオフ状態となる時刻Ｔ１までの時間（図２Ｆ及び図３Ｆ参照）において、スイッチ制御部４０の定電圧回路５８には、平滑回路４７からＬＥＤ５４を介して直流電圧Ｖが印加され、定電圧回路５８は、直流電圧Ｖを所定レベルの直流電圧Ｖ´に変換して抵抗器５０、５２、７６に供給する。なお、直流電圧Ｖは、電源電圧Ｖ０、Ｖ０´からＬＥＤ５４での電圧降下分だけ減少した直流電圧である。

発振器６１は、スイッチ制御部４０に直流電圧Ｖが供給されている時間、すなわち、前述したスイッチ１８がオン状態となっている時間に、所定の繰り返し周波数（図２Ｃ及び図３Ｃの時間Ｔ７の周期に応じた繰り返し周波数）を有するパルス信号ＳｐをＰＷＭ回路６０、単一パルス発生回路６２及び電流検出回路７２に出力する。

低電圧検出回路５９は、定電圧回路５８に印加される直流電圧Ｖが所定の電圧レベル以下であるか否かを監視し、直流電圧Ｖが前記電圧レベル以下であることを検出した場合に、スイッチ制御部４０を動作させるための駆動電圧である該直流電圧Ｖが相対的に低電圧であることを示す低電圧検出信号Ｓｖを単一パルス発生回路６２及びパルス供給部６４に出力する。

単一パルス発生回路６２は、発振器６１からのパルス信号Ｓｐに基づいて、所定のパルス幅を有する単一パルス信号Ｓｓを生成してパルス供給部６４に供給する。この場合、単一パルス発生回路６２は、基本的には、発振器６１から入力されるパルス信号Ｓｐのパルスの個数をカウントして、所定のカウント数に応じたパルス幅（図２Ｆに示す時間Ｔ５のパルス幅）を有する単一パルス信号Ｓｓ（図２Ｂ参照）を生成するように予め設定されているが、抵抗器６６の抵抗値に応じた所定のパルス幅（図３Ｆに示す時間Ｔ１１のパルス幅）を有する単一パルス信号Ｓｓ（図３Ｂ参照）を生成することも可能である。

すなわち、単一パルス発生回路６２は、抵抗器６６の抵抗値に応じて単一パルス信号Ｓｓのパルス幅を調整可能なパルス発生回路である。また、単一パルス発生回路６２は、時間Ｔ５、Ｔ５´の経過を通知するための通知信号ＳｔをＰＷＭ回路６０に出力する。

なお、通知信号Ｓｔとは、電磁弁１０Ａを駆動させる時間帯（図２Ｆ及び図３Ｆに示す時間Ｔ５、Ｔ５´）から駆動状態を維持させる時間帯（図２Ｆ及び図３Ｆに示す時間Ｔ６、Ｔ６´）に移行することをＰＷＭ回路６０に通知するための信号であり、時刻Ｔ４、Ｔ４´のタイミングで、単一パルス発生回路６２からＰＷＭ回路６０に出力される。この場合、時刻Ｔ４、Ｔ４´は、後述する電磁弁１０Ａの動作（第１の動作又は第２の動作）に応じて単一パルス発生回路６２に設定される。また、低電圧検出回路５９から低電圧検出信号Ｓｖが入力されている場合に、単一パルス発生回路６２は、単一パルス信号Ｓｓの生成及び通知信号Ｓｔの出力を停止する。

電流検出回路７２は、発振器６１から入力されるパルス信号Ｓｐのタイミングで、抵抗器７０の電圧Ｖｄをサンプリングし、前記サンプリングした電圧Ｖｄをパルス信号ＳｄとしてＰＷＭ回路６０に出力する。前述したように、電圧Ｖｄは、ソレノイドコイル１２に流れる電流Ｉに応じた電圧であるので、パルス信号Ｓｄの振幅（電圧Ｖｄ）は、ソレノイドコイル１２に流れる電流Ｉを示す電圧値（電流検出値）となる。

ＰＷＭ回路６０は、ソレノイドコイル１２に流れる電流Ｉに対する所望の電流値（図２Ｆ及び図３Ｆに示す第１電流値（起動電流値）Ｉ１及び第２電流値（保持電流値）Ｉ２）に応じた電圧値と、電流検出回路７２からのパルス信号Ｓｄの振幅（電圧Ｖｄ）との比較に基づいて、発振器６１からのパルス信号Ｓｐの繰り返し周波数に応じた繰り返し周期（図２Ｃ及び図３Ｃに示す時間Ｔ７の周期）と、前記電圧値に応じた所定のデューティ比（時間Ｔ７と時間Ｔ８、Ｔ９との比Ｔ８／Ｔ７、Ｔ９／Ｔ７）とを有するパルス信号Ｓｒ（第１短パルス、第１繰り返しパルス、第２短パルス又は第２繰り返しパルス）を生成してパルス供給部６４に供給する。

ここで、電磁弁１０Ａでは、時間Ｔ５、Ｔ５´（図２Ｆ及び図３Ｆ参照）内にソレノイドコイル１２に流れる電流Ｉに起因して、該電磁弁１０Ａを構成する図示しない可動コア（プランジャ）及び該プランジャの先端に装着された弁体に起磁力（起動力）が付勢されて電磁弁１０Ａが駆動され、一方で、時間Ｔ６、Ｔ６´内にソレノイドコイル１２に流れる電流Ｉに起因して、前記プランジャ及び前記弁体に起磁力（保持力）が付勢され、前記プランジャ及び前記弁体が所定位置に保持されて、当該電磁弁１０Ａの駆動状態が維持される。

この場合、電磁弁１０Ａを駆動させる時間帯としての時間Ｔ５、Ｔ５´において、前記プランジャ及び前記弁体を駆動させるために必要な起磁力（起動力）や、電磁弁１０Ａの駆動状態を維持させる時間帯としての時間Ｔ６、Ｔ６´において、前記プランジャ及び前記弁体を所定位置に保持させるために最小限必要な起磁力（保持力）は、ソレノイドコイル１２の巻数と当該ソレノイドコイル１２に流れる電流Ｉとを乗算した値（前記各起磁力＝前記巻数×電流Ｉ）となるので、電磁弁１０Ａを駆動させるために必要な起動力と、前記駆動状態を維持させるために最小限必要な保持力と、前記巻数とがそれぞれ既知であれば、前記起動力に応じた最適な電流値（起動電流値としての第１電流値Ｉ１）と、前記保持力に応じた最適な電流値（保持電流値としての第２電流値Ｉ２）とを容易に算出することができる。

また、スイッチ制御部４０からＭＯＳＦＥＴ３８のゲート端子Ｇに第１パルス信号Ｓ１又は第２パルス信号Ｓ２が供給される時間においては、整流回路２０にて全波整流された電源電圧Ｖ０、Ｖ０´が第１の電圧又は第２の電圧としてソレノイドコイル１２に印加され、交流電源１６からスイッチ１８、整流回路２０及びダイオード３２を介してソレノイドコイル１２に電力供給が行われるので、ソレノイドコイル１２に流れる電流Ｉは増加する。一方、スイッチ制御部４０からＭＯＳＦＥＴ３８のゲート端子Ｇへの第１パルス信号Ｓ１又は第２パルス信号Ｓ２の供給が停止される時間においては、前記電力供給が停止するので、ソレノイドコイル１２に流れる電流Ｉは減少する。

従って、ゲート端子Ｇに対する第１パルス信号Ｓ１及び第２パルス信号Ｓ２の供給を時間的に制御すれば、ソレノイドコイル１２に流れる電流Ｉを前記所望の電流値（第１電流値Ｉ１及び第２電流値Ｉ２）に維持することが可能となる。

そこで、電磁弁駆動回路１４では、ソレノイドコイル１２に流れる電流Ｉに応じた電圧Ｖｄを抵抗器７０から電流検出回路７２に出力し、電流検出値を示す電圧Ｖｄを振幅とするパルス信号Ｓｄを、電流検出回路７２からスイッチ制御部４０のＰＷＭ回路６０にフィードバックさせる。

ＰＷＭ回路６０では、前記起動力に応じた最適な電流値（第１電流値Ｉ１）に応じた電圧値と、前記フィードバックされたパルス信号Ｓｄの振幅（電圧Ｖｄ）との比較に基づいて、時間Ｔ７の繰り返し周期とデューティ比Ｔ８／Ｔ７とを有するパルス信号Ｓｒ（第１繰り返しパルス又は第１短パルス）を生成し、一方で、前記保持力に応じた最適な電流値（第２電流値Ｉ２）に応じた電圧値と、前記フィードバックされたパルス信号Ｓｄの振幅との比較に基づいて、時間Ｔ７の繰り返し周期とデューティ比Ｔ９／Ｔ７とを有するパルス信号Ｓｒ（第２繰り返しパルス又は第２短パルス）を生成する。

前述したように、デューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７は、前記最適な電流値（第１電流値Ｉ１及び第２電流値Ｉ２）に応じたデューティ比であり、これらのデューティ比は、抵抗器５０、５２、７６の抵抗値に基づいて設定される。すなわち、デューティ比Ｔ８／Ｔ７は、定電圧回路５８から供給される直流電圧Ｖ´を抵抗器５２、７６の各抵抗値で分圧することにより生成された所定の電圧に応じたデューティ比であり、一方で、デューティ比Ｔ９／Ｔ７は、直流電圧Ｖ´を抵抗器５０、５２、７６の各抵抗値で分圧することにより生成された所定の電圧に応じたデューティ比である。従って、ＰＷＭ回路６０では、第１電流値Ｉ１及び第２電流値Ｉ２の大きさに応じて抵抗器５０、５２、７６の抵抗値を適宜変更することで、パルス信号Ｓｒのデューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７を調整可能である。

この場合、ＰＷＭ回路６０では、デューティ比Ｔ９／Ｔ７を有する第２繰り返しパルス又は第２短パルスをパルス信号Ｓｒとして生成するか（図２Ｃ参照）、あるいは、単一パルス発生回路６２から通知信号Ｓｔを受け取るまでは、デューティ比Ｔ８／Ｔ７を有する第１繰り返しパルス又は第１短パルスをパルス信号Ｓｒとして生成し、一方で、通知信号Ｓｔを受け取った後は、前記第２繰り返しパルス又は前記第２短パルスをパルス信号Ｓｒとして生成する（図３Ｃ参照）。

なお、前記第１繰り返しパルス及び前記第１短パルスは、単一パルス信号Ｓｓよりも短いパルス幅（時間Ｔ８）を有するパルスである（図３Ｃ参照）。すなわち、前記第１繰り返しパルスは、時間Ｔ８のパルス幅を有し且つ時間Ｔ７の周期で繰り返し生成されるパルスであり、一方で、前記第１短パルスは、時間Ｔ８のパルス幅を有するパルスである。

また、前記第２繰り返しパルス及び前記第２短パルスは、前記第１繰り返しパルス及び前記第１短パルスよりも短いパルス幅（時間Ｔ９）を有するパルスである（図２Ｃ及び図３Ｃ参照）。すなわち、前記第２繰り返しパルスは、時間Ｔ９のパルス幅を有し且つ時間Ｔ７の周期で繰り返し生成されるパルスであり、一方で、前記第２短パルスは、時間Ｔ９のパルス幅を有するパルスである。

パルス供給部６４は、例えば、ＯＲ回路を含み構成され、単一パルス発生回路６２からの単一パルス信号Ｓｓ又はＰＷＭ回路６０からのパルス信号Ｓｒを制御信号ＳｃとしてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する。すなわち、パルス供給部６４は、前述した時間Ｔ５、Ｔ５´において、単一パルス信号Ｓｓ又はパルス信号Ｓｒ（第１繰り返しパルス又は第１短パルス）を第１パルス信号Ｓ１としてゲート端子Ｇに供給し、一方で、時間Ｔ６、Ｔ６´において、第２繰り返しパルス又は第２短パルスのパルス信号Ｓｒを第２パルス信号Ｓ２としてゲート端子Ｇに供給する。なお、低電圧検出回路５９から低電圧検出信号Ｓｖが入力されている場合に、パルス供給部６４は、ゲート端子Ｇへの第１パルス信号Ｓ１又は第２パルス信号Ｓ２の供給を停止する。

第１実施形態に係る電磁弁１０Ａは、基本的には以上のように構成されるものであり、次に、該電磁弁１０Ａの動作について、図１〜図３Ｆを参照しながら説明する。

ここでは、（１）時間Ｔ５のパルス幅を有する第１パルス信号Ｓ１と、デューティ比Ｔ９／Ｔ７を有する第２パルス信号Ｓ２（第２繰り返しパルス）とを、スイッチ制御部４０からＭＯＳＦＥＴ３８のゲート端子Ｇに供給する場合の電磁弁１０Ａの動作（以下、第１の動作という。）、（２）時間Ｔ１１のパルス幅を有する単一パルス信号Ｓｓ及びデューティ比Ｔ８／Ｔ７を有するパルス信号Ｓｒ（第１繰り返しパルス）を第１パルス信号Ｓ１としてスイッチ制御部４０からゲート端子Ｇに供給し、その後、デューティ比Ｔ９／Ｔ７を有するパルス信号Ｓｒ（第２繰り返しパルス）を第２パルス信号Ｓ２としてスイッチ制御部４０からゲート端子Ｇに供給する場合の電磁弁１０Ａの動作（以下、第２の動作という。）について、図１の回路図と、図２Ａ〜図３Ｆのタイムチャートとを参照しながら説明する。

なお、前記第１の動作では、交流電源１６の電源電圧Ｖ０の最大値をＶａとし、一方で、前記第２の動作では、交流電源１６の電源電圧Ｖ０´の最大値をＶａ´として説明する。すなわち、前記第１の動作は、電磁弁１０Ａの使用者側において、相対的に低い電源電圧Ｖ０（例えば、ＡＣ１００Ｖ用の交流電源１６であれば、Ｖａ≒１４１Ｖ）の交流電源１６を用意している場合の電磁弁１０Ａの動作であり、一方で、前記第２の動作は、前記使用者側において、相対的に高い電源電圧Ｖ０´（例えば、ＡＣ２００Ｖ用の交流電源１６であれば、Ｖａ´≒２８２Ｖ）の交流電源１６を用意している場合の電磁弁１０Ａの動作である。また、前記第１の動作及び前記第２の動作において、単一パルス発生回路６２からパルス供給部６４に供給される単一パルス信号Ｓｓの振幅と、ＰＷＭ回路６０からパルス供給部６４に供給されるパルス信号Ｓｒの振幅とは、略同一レベルとして説明する。

先ず、前記第１の動作について、図１の回路図と、図２Ａ〜図２Ｆのタイムチャートとを参照しながら説明する。

時刻Ｔ０でスイッチ１８を閉じてオン状態にすると（図２Ａ参照）、交流電源１６からスイッチ１８を介して整流回路２０に供給された電源電圧Ｖ０は、該整流回路２０のダイオード２２〜２８により構成されるブリッジ回路により全波整流される。前記全波整流された電源電圧Ｖ０は、平滑回路４７において平滑化され、前記平滑化された電源電圧Ｖ０は、ＬＥＤ５４を介して直流電圧Ｖとして定電圧回路５８及び低電圧検出回路５９に印加される。その際に、ＬＥＤ５４は、抵抗器４２からスイッチ制御部４０の方向に流れる電流に応じて発光し、電磁弁１０Ａの外部に当該電磁弁１０Ａが動作中であることを通知する。

定電圧回路５８は、直流電圧Ｖを所定の直流電圧Ｖ´に変換して抵抗器５０、５２、７６の直列回路に供給する。また、低電圧検出回路５９は、直流電圧Ｖが所定の電圧レベル以下であるか否かを監視する。発振器６１は、時間Ｔ７の周期に応じた繰り返し周波数を有するパルス信号Ｓｐを生成してＰＷＭ回路６０、単一パルス発生回路６２及び電流検出回路７２に供給する。

単一パルス発生回路６２は、パルス信号Ｓｐの供給に基づいて、時間Ｔ５のパルス幅を有する単一パルス信号Ｓｓを生成してパルス供給部６４に出力する（図２Ｂ参照）。

電流検出回路７２は、抵抗器７０における電流Ｉに応じた電圧Ｖｄに対して、パルス信号Ｓｐのタイミングでサンプリングを行い、該サンプリングした電圧Ｖｄをパルス信号ＳｄとしてＰＷＭ回路６０に出力する。

ＰＷＭ回路６０は、第２電流値Ｉ２に応じた電圧値と、パルス信号Ｓｄの振幅（電圧Ｖｄ）との比較に基づいて、抵抗器５０、５２の各抵抗値に応じたデューティ比Ｔ９／Ｔ７を有し且つ時間Ｔ７の繰り返し周期を有する第２繰り返しパルスのパルス信号Ｓｒを生成してパルス供給部６４に供給する（図２Ｃ参照）。

パルス供給部６４には、時刻Ｔ０から時刻Ｔ４までの時間Ｔ５において、単一パルス発生回路６２から単一パルス信号Ｓｓが入力されると共に、ＰＷＭ回路６０からパルス信号Ｓｒが入力されるが、前述したように、パルス供給部６４がＯＲ回路を含み構成され、単一パルス信号Ｓｓの振幅及びパルス信号Ｓｒの振幅が略同一振幅であるので、パルス供給部６４は、単一パルス信号Ｓｓを第１パルス信号Ｓ１としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する（図２Ｄ参照）。

これにより、ＭＯＳＦＥＴ３８は、ゲート端子Ｇに供給された第１パルス信号Ｓ１に基づいて、ドレイン端子Ｄとソース端子Ｓとの間をオン状態にしてソレノイドコイル１２と抵抗器７０とを電気的に接続するので、ソレノイドコイル１２には、整流回路２０からダイオード３２を介して前記全波整流された電源電圧Ｖ０が第１の電圧として印加され（図２Ｅ参照）、一方で、ソレノイドコイル１２からＭＯＳＦＥＴ３８を介して抵抗器７０の方向に流れる電流Ｉは、時間経過と共に急激に増加する（図２Ｆ参照）。この結果、電流Ｉに起因する起磁力（起動力）によって前記プランジャ及び前記弁体は速やかに付勢され、電磁弁１０Ａは、弁閉状態から弁開状態に移行する。

なお、時間Ｔ５の時間帯において、時間Ｔ３の間隔毎に電流Ｉが僅かに減少しているが（図２Ｆ参照）、これは、ソレノイドコイル１２に印加される前記全波整流された電源電圧Ｖ０が時間Ｔ３の間隔毎に０レベルまで低下することに起因するものである。また、時刻Ｔ１２において、時間経過と共に急激に増加する電流Ｉが僅かに減少しているが、これは、前記プランジャが、前記起動力によって図示しない固定コアに吸着されることに起因するものである。

次いで、ソレノイドコイル１２に流れる電流Ｉが所定の第１電流値Ｉ１に到達した直後の時刻Ｔ４において、単一パルス発生回路６２は、単一パルス信号Ｓｓの生成を停止してパルス供給部６４への供給を停止する（図２Ｂ参照）と共に、ＰＷＭ回路６０に時間Ｔ５の経過（単一パルス信号Ｓｓの停止）を通知するための通知信号Ｓｔを出力する。

一方、ＰＷＭ回路６０は、時刻Ｔ４から時刻Ｔ１までの時間Ｔ６においても、前述した時間Ｔ５における回路動作と同じ動作により、前記第２繰り返しパルスをパルス信号Ｓｒとして生成しパルス供給部６４に供給する（図２Ｃ参照）。この場合、パルス供給部６４には、ＰＷＭ回路６０からのパルス信号Ｓｒのみが入力されるので、該パルス供給部６４は、パルス信号Ｓｒを第２パルス信号Ｓ２としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する（図２Ｄ参照）。

これにより、ＭＯＳＦＥＴ３８は、ゲート端子Ｇに供給された第２パルス信号Ｓ２に基づいて、ドレイン端子Ｄとソース端子Ｓとの間をオン状態にしてソレノイドコイル１２と抵抗器７０とを電気的に接続するので、ソレノイドコイル１２には、整流回路２０からダイオード３２を介して前記全波整流された電源電圧Ｖ０が第２の電圧として印加され（図２Ｅ参照）、一方で、ソレノイドコイル１２からＭＯＳＦＥＴ３８を介して抵抗器７０の方向に流れる電流Ｉは、時刻Ｔ４から短時間で第１電流値Ｉ１から所定の第２電流値Ｉ２にまで急激に減少した後に、時刻Ｔ１までの時間帯において第２電流値Ｉ２に維持される（図２Ｆ参照）。この結果、第２電流値Ｉ２に起因する起磁力（保持力）によって前記プランジャ及び前記弁体は所定位置に保持され、電磁弁１０Ａは、その駆動状態（弁開状態）が維持される。

そして、時刻Ｔ１においてスイッチ１８を開いてオフ状態にすると（図２Ａ参照）、スイッチ制御部４０に対する直流電圧Ｖの供給が停止するので、低電圧検出回路５９は、低電圧検出信号Ｓｖを単一パルス発生回路６２及びパルス供給部６４に出力し、該パルス供給部６４は、低電圧検出信号Ｓｖの入力に基づいて、ＭＯＳＦＥＴ３８のゲート端子Ｇへの第２パルス信号Ｓ２の供給を停止する。これにより、ＭＯＳＦＥＴ３８は、ドレイン端子Ｄとソース端子Ｓとの間をオン状態からオフ状態に速やかに切り替えるので、整流回路２０からソレノイドコイル１２への前記全波整流された電源電圧Ｖ０の印加が停止するに至る。この場合、ソレノイドコイル１２には逆起電力が発生するが、前記逆起電力に起因する電流は、ソレノイドコイル１２及びダイオード３６の閉回路内を還流することで、速やかに減衰する。

次に、前記第２の動作について、図１の回路図と、図３Ａ〜図３Ｆのタイムチャートとを参照しながら説明する。

時刻Ｔ０でスイッチ１８を閉じてオン状態にすると（図３Ａ参照）、交流電源１６からスイッチ１８を介して整流回路２０に供給された電源電圧Ｖ０´は、該整流回路２０により全波整流される。前記全波整流された電源電圧Ｖ０´は、平滑回路４７において平滑化され、前記平滑化された電源電圧Ｖ０´は、ＬＥＤ５４を介して直流電圧Ｖとして定電圧回路５８及び低電圧検出回路５９に印加される。その際に、ＬＥＤ５４は、抵抗器４２からスイッチ制御部４０の方向に流れる電流に応じて発光し、電磁弁１０Ａの外部に当該電磁弁１０Ａが動作中であることを通知する。

定電圧回路５８は、直流電圧Ｖを所定の直流電圧Ｖ´に変換して抵抗器５０、５２、７６の直列回路に供給する。また、低電圧検出回路５９は、直流電圧Ｖが所定の電圧レベル以下であるか否かを監視する。発振器６１は、時間Ｔ７の周期に応じた繰り返し周波数を有するパルス信号Ｓｐを生成してＰＷＭ回路６０、単一パルス発生回路６２及び電流検出回路７２に供給する。

単一パルス発生回路６２は、パルス信号Ｓｐの供給及び抵抗器６６の抵抗値に基づいて、時間Ｔ１１のパルス幅を有する単一パルス信号Ｓｓを生成してパルス供給部６４に出力する（図３Ｂ参照）。

電流検出回路７２は、抵抗器７０における電流Ｉに応じた電圧Ｖｄに対して、パルス信号Ｓｐのタイミングでサンプリングを行い、該サンプリングした電圧Ｖｄをパルス信号ＳｄとしてＰＷＭ回路６０に出力する。

ＰＷＭ回路６０は、単一パルス発生回路６２から通知信号Ｓｔが入力される時刻Ｔ４´までの時間Ｔ５´において、第１電流値Ｉ１に応じた電圧値とパルス信号Ｓｄの振幅（電圧Ｖｄ）との比較に基づいて、抵抗器５０、５２、７６の各抵抗値に基づくデューティ比Ｔ８／Ｔ７を有し且つ時間Ｔ７の繰り返し周期を有する第１繰り返しパルスのパルス信号Ｓｒを生成してパルス供給部６４に供給する(図３Ｃ参照)。

パルス供給部６４には、時刻Ｔ０から時刻Ｔ１０までの時間Ｔ１１において、単一パルス発生回路６２から単一パルス信号Ｓｓが入力されると共に、ＰＷＭ回路６０からパルス信号Ｓｒが入力されるが、前述したように、パルス供給部６４がＯＲ回路を含み構成され、単一パルス信号Ｓｓの振幅及びパルス信号Ｓｒの振幅が略同一振幅であるので、パルス供給部６４は、単一パルス信号Ｓｓを第１パルス信号Ｓ１としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する（図３Ｄ参照）。

これにより、ＭＯＳＦＥＴ３８は、ゲート端子Ｇに供給された第１パルス信号Ｓ１に基づいて、ドレイン端子Ｄとソース端子Ｓとの間をオン状態にしてソレノイドコイル１２と抵抗器７０とを電気的に接続するので、ソレノイドコイル１２には、整流回路２０からダイオード３２を介して前記全波整流された電源電圧Ｖ０´が第１の電圧として印加され（図３Ｅ参照）、一方で、ソレノイドコイル１２からＭＯＳＦＥＴ３８を介して抵抗器７０の方向に流れる電流Ｉは、時間Ｔ１１内で短時間に急激に第１電流値Ｉ１にまで増加し（図３Ｆ参照）、電流Ｉに起因する起磁力（起動力）によって前記プランジャ及び前記弁体は速やかに付勢され、電磁弁１０Ａは、弁閉状態から弁開状態に移行する。

次いで、時間Ｔ１１だけ経過した時刻Ｔ１０において、単一パルス発生回路６２は、単一パルス信号Ｓｓの生成を停止してパルス供給部６４への供給を停止する（図３Ｂ参照）。

一方、ＰＷＭ回路６０は、時刻Ｔ１０から時刻Ｔ４´までの時間においても、前述した時間Ｔ１１における回路動作と同じ動作により前記第１繰り返しパルスをパルス信号Ｓｒとして生成しパルス供給部６４に供給する（図３Ｃ参照）。この場合、パルス供給部６４には、ＰＷＭ回路６０からのパルス信号Ｓｒのみが入力されるので、該パルス供給部６４は、パルス信号Ｓｒを第１パルス信号Ｓ１としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する（図３Ｄ参照）。

これにより、ＭＯＳＦＥＴ３８は、ゲート端子Ｇに供給された第１パルス信号Ｓ１に基づいて、ドレイン端子Ｄとソース端子Ｓとの間をオン状態にしてソレノイドコイル１２と抵抗器７０とを電気的に接続するので、ソレノイドコイル１２には、整流回路２０からダイオード３２を介して前記全波整流された電源電圧Ｖ０´が第１の電圧として印加され（図３Ｅ参照）、一方で、ソレノイドコイル１２からＭＯＳＦＥＴ３８を介して抵抗器７０の方向に流れる電流Ｉは、時刻Ｔ１０から時刻Ｔ４´までの時間では、第１電流値Ｉ１に維持される（図３Ｆ参照）。

なお、図３Ｆにおいて、破線の波形は、電磁弁駆動回路１４による電流Ｉのフィードバック制御を行わず、時間Ｔ４まで前記全波整流された電源電圧Ｖ０´をソレノイドコイル１２に印加し続けた場合における電流Ｉの時間変化を示し、一方で、二点鎖線の波形は、図２Ｆの時間Ｔ５（時刻Ｔ０から時刻Ｔ４までの時間）内における電流Ｉの時間変化（相対的に低い電源電圧Ｖ０における電流Ｉの時間変化）を示したものである。

ここで、ソレノイドコイル１２に流れる電流Ｉの時間積分、すなわち、図２Ｆ及び図３Ｆにおいて、電流Ｉの時間波形と２つの時刻の電流値と０レベル（図２Ｆ及び図３Ｆで横方向に延在する破線）とによって囲まれる部分の面積（電流Ｉ×時間）は、交流電源１６からソレノイドコイル１２に供給されるエネルギー量を示す。従って、時刻Ｔ０から時刻Ｔ４、Ｔ４´までの時間Ｔ５、Ｔ５´に交流電源１６からソレノイドコイル１２に供給されるエネルギー量（電流Ｉ×時間Ｔ５、Ｔ５´）は、電磁弁１０Ａを駆動させるために必要なエネルギー量を示す。

上記した第１の動作及び第２の動作では、同じ電磁弁１０Ａを使用しているので、当該電磁弁１０Ａを駆動させるために必要なエネルギー量は、動作の違いに関わりなく同一となり、この結果、前記第１の動作での電流Ｉの時間積分（電流Ｉ×時間Ｔ５の面積）と、前記第２の動作での電流Ｉの時間積分（電流Ｉ×時間Ｔ５´の面積）とは同一となる。

従って、前記第１の動作及び前記第２の動作における電流Ｉの時間積分（電流Ｉ×時間Ｔ５、Ｔ５´の面積）を同一に調整すれば、前記第２の動作（図３Ｆの実線）において、ソレノイドコイル１２に流れる電流Ｉを前記第１の動作（図３Ｆの２点鎖線）よりも短時間で電流値Ｉ１にまで上昇させると共に、時間Ｔ５（図２Ｆ参照）よりも短時間の時間Ｔ５´内で交流電源１６からソレノイドコイル１２に前記エネルギー量を供給することで、電磁弁１０Ａをより短時間で駆動させることができる。

次に、時刻Ｔ４´において、単一パルス発生回路６２（図１参照）は、時間Ｔ５´の経過を通知するための通知信号ＳｔをＰＷＭ回路６０に出力する。これにより、ＰＷＭ回路６０は、通知信号Ｓｔに基づいて、時刻Ｔ４´から時刻Ｔ１までの時間Ｔ６´内において、前述したデューティ比Ｔ８／Ｔ７を有するパルス信号Ｓｒに代えて、抵抗器５０、５２、７６の各抵抗値に基づくデューティ比Ｔ９／Ｔ７を有し且つ時間Ｔ７の繰り返し周期を有する第２繰り返しパルスのパルス信号Ｓｒを生成してパルス供給部６４に供給する（図３Ｃ参照）。この場合、パルス供給部６４には、ＰＷＭ回路６０からのパルス信号Ｓｒのみが入力されるので、該パルス供給部６４は、パルス信号Ｓｒを第２パルス信号Ｓ２としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する（図３Ｄ参照）。

これにより、ＭＯＳＦＥＴ３８は、ゲート端子Ｇに供給された第２パルス信号Ｓ２に基づいて、ドレイン端子Ｄとソース端子Ｓとの間をオン状態にしてソレノイドコイル１２と抵抗器７０とを電気的に接続するので、ソレノイドコイル１２には、整流回路２０からダイオード３２を介して前記全波整流された電源電圧Ｖ０´が第２の電圧として印加され（図３Ｅ参照）、一方で、ソレノイドコイル１２からＭＯＳＦＥＴ３８を介して抵抗器７０の方向に流れる電流Ｉは、時刻Ｔ４´から短時間で第１電流値Ｉ１から第２電流値Ｉ２にまで急激に減少した後に、時刻Ｔ１までの時間帯において第２電流値Ｉ２に維持される（図３Ｆ参照）。この結果、第２電流値Ｉ２に起因する起磁力（保持力）によって前記プランジャ及び前記弁体は所定位置に保持され、電磁弁１０Ａは、その駆動状態（弁開状態）が維持される。

そして、時刻Ｔ１においてスイッチ１８を開いてオフ状態にすると（図３Ａ参照）、スイッチ制御部４０に対する直流電圧Ｖの供給が停止するので、低電圧検出回路５９は、低電圧検出信号Ｓｖを単一パルス発生回路６２及びパルス供給部６４に出力し、該パルス供給部６４は、低電圧検出信号Ｓｖの入力に基づいて、ＭＯＳＦＥＴ３８のゲート端子Ｇへの第２パルス信号Ｓ２の供給を停止する。これにより、ＭＯＳＦＥＴ３８は、ドレイン端子Ｄとソース端子Ｓとの間をオン状態からオフ状態に速やかに切り替えるので、整流回路２０からソレノイドコイル１２への前記全波整流された電源電圧Ｖ０´の印加が停止するに至る。この場合、ソレノイドコイル１２には逆起電力が発生するが、前記逆起電力に起因する電流は、ソレノイドコイル１２及びダイオード３６の閉回路内を還流することで、速やかに減衰する。

このように、第１実施形態に係る電磁弁１０Ａによれば、ソレノイドコイル１２に流れる電流Ｉに応じた電圧Ｖｄを抵抗器７０から電流検出回路７２に出力し、該電流検出回路７２において、電流検出値としての電圧Ｖｄの振幅を有するパルス信号Ｓｄをスイッチ制御部４０のＰＷＭ回路６０にフィードバックさせる。

ＰＷＭ回路６０では、第１電流値（起動電流値）Ｉ１又は第２電流値（保持電流値）Ｉ２に応じた電圧値と、前記フィードバックされたパルス信号Ｓｄの振幅（電圧Ｖｄ）との比較に基づいて、時間Ｔ７のパルス幅及び所定のデューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７を有するパルス信号Ｓｒ（第１繰り返しパルス、第１短パルス、第２繰り返しパルス又は第２短パルス）を生成し、このパルス信号Ｓｒをパルス供給部６４に供給する。

パルス供給部６４は、単一パルス発生回路６２からの単一パルス信号Ｓｓを第１パルス信号Ｓ１としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給し、その後、ＰＷＭ回路６０からのパルス信号Ｓｒを第２パルス信号Ｓ２としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給するか、あるいは、単一パルス信号Ｓｓ及びパルス信号Ｓｒを第１パルス信号Ｓ１としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給し、その後、パルス信号Ｓｒを第２パルス信号Ｓ２としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する。

すなわち、電磁弁１０Ａを駆動させる時間帯（時間Ｔ５、Ｔ５´）において、スイッチ制御部４０のＰＷＭ回路６０は、パルス信号Ｓｄの振幅（電圧Ｖｄ）に応じた電流検出値が電磁弁１０Ａの起動力に応じた第１電流値Ｉ１となるように、第１繰り返しパルス又は第１短パルスのパルス信号Ｓｒを生成してパルス供給部６４に供給し、パルス供給部６４は、パルス信号Ｓｒを第１パルス信号Ｓ１としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する。これにより、ＭＯＳＦＥＴ３８は、第１パルス信号Ｓ１のパルス幅に基づいて、ソレノイドコイル１２への第１の電圧（全波整流された電源電圧Ｖ０、Ｖ０´）の印加時間を制御する。この結果、ソレノイドコイル１２に流れる電流Ｉが前記起動力に応じた第１電流値Ｉ１に維持され、前記プランジャ及び前記弁体には、電流Ｉ（第１電流値Ｉ１）に起因した前記起動力が付勢される。

具体的に、電磁弁１０Ａの使用者側において、相対的に高い電源電圧Ｖ０´（例えば、ＡＣ２００Ｖ用の交流電源１６であれば、Ｖａ´≒２８２Ｖ）の交流電源１６が予め用意され、該交流電源１６に対し相対的に低い電源電圧Ｖ０（例えば、ＡＣ１００Ｖ用の交流電源１６であれば、Ｖａ≒１４１Ｖ）用の電磁弁１０Ａを適用する場合には、スイッチ制御部４０のＰＷＭ回路６０において、第１電流値Ｉ１をソレノイドコイル１２に流れる電流Ｉの定格値（定格電流）以下に設定し、前記電流検出値が前記設定された第１電流値Ｉ１となるようにパルス信号Ｓｒのパルス幅（時間Ｔ８）を調整すれば、電磁弁１０Ａを駆動させる時間帯（時間Ｔ５、Ｔ５´）においてソレノイドコイル１２に流れる電流Ｉは、第１電流値Ｉ１に維持されるので、相対的に高い電源電圧Ｖ０´の交流電源１６を用意している使用者側でも、電磁弁１０Ａ及び電磁弁駆動回路１４の省電力化を図ることができる。この場合、ソレノイドコイル１２には、相対的に高い電源電圧Ｖ０´に応じ且つ整流回路２０にて整流された電源電圧Ｖ０´が第１の電圧として印加されるので、電磁弁１０Ａをより短時間で駆動させることが可能である。

前述したように、スイッチ制御部４０のＰＷＭ回路６０においてパルス信号Ｓｒのパルス幅（時間Ｔ８）を調整することにより、ソレノイドコイル１２に流れる電流Ｉを前記定格電流以下の第１電流値Ｉ１に維持することができるので、製造者側では、使用者側で用意された交流電源１６から整流回路２０を介してソレノイドコイル１２に供給される前記全波整流された電源電圧Ｖ０、Ｖ０´の違いに関わりなく、相対的に低い電源電圧Ｖ０に合わせて電磁弁１０Ａ及び電磁弁駆動回路１４を共用化し、前記共用化した電磁弁１０Ａ及び電磁弁駆動回路１４を使用者側に提供することで、コストの低減を図ることができる。

従って、第１実施形態に係る電磁弁１０Ａでは、該電磁弁１０Ａを駆動させる時間帯（時間Ｔ５、Ｔ５´）において、電流検出回路７２からスイッチ制御部４０にフィードバックされた電流検出値に応じた電圧Ｖｄを有するパルス信号Ｓｄと、第１電流値Ｉ１に応じた電圧値との比較に基づいて、第１繰り返しパルス又は第１短パルスのパルス信号Ｓｒを生成することにより、電磁弁１０Ａ及び電磁弁駆動回路１４の省電力化、共用化及びコストの低減と、電磁弁１０Ａの速やかな駆動制御とを共に実現することが可能となる。

一方、電磁弁１０Ａの駆動状態を維持させる時間帯（時間Ｔ６、Ｔ６´）において、スイッチ制御部４０のＰＷＭ回路６０は、パルス信号Ｓｄの振幅（電圧Ｖｄ）に応じた電流検出値が電磁弁１０Ａの保持力に応じた第２電流値Ｉ２となるように、第２繰り返しパルス又は第２短パルスのパルス信号Ｓｒを生成してパルス供給部６４に供給し、パルス供給部６４は、パルス信号Ｓｒを第２パルス信号Ｓ２としてＭＯＳＦＥＴ３８のゲート端子Ｇに供給する。これにより、ＭＯＳＦＥＴ３８は、第２パルス信号Ｓ２のパルス幅に基づいて、ソレノイドコイル１２への第２の電圧（全波整流された電源電圧Ｖ０、Ｖ０´）の印加時間を制御する。この結果、ソレノイドコイル１２に流れる電流Ｉが前記保持力に応じた第２電流値Ｉ２に維持され、前記プランジャ及び前記弁体には、電流Ｉ（第２電流値Ｉ２）に起因した前記保持力が付勢される。

従って、第１実施形態に係る電磁弁１０Ａでは、該電磁弁１０Ａの駆動状態を維持させる時間帯（時間Ｔ６、Ｔ６´）において、電流検出回路７２からスイッチ制御部４０にフィードバックされた電流検出値に応じた電圧Ｖｄを有するパルス信号Ｓｄと、第２電流値Ｉ２に応じた電圧値との比較に基づいて、第２繰り返しパルス又は第２短パルスのパルス信号Ｓｒを生成することにより、電磁弁１０Ａの駆動状態をより少ない消費電力で維持させることができると共に、電磁弁１０Ａを短時間で停止させることが可能となる。

また、電流検出値に応じた電圧Ｖｄを有するパルス信号Ｓｄをスイッチ制御部４０のＰＷＭ回路６０にフィードバックさせることで、ソレノイドコイル１２の温度変化による該ソレノイドコイル１２内の電気抵抗の変化や前記全波整流された電源電圧Ｖ０、Ｖ０´中のリプルに起因して電流Ｉが時間的に変動しても、この変動に応じてパルス信号Ｓｒを生成することで、前記電気抵抗及び前記リプルの変化等の使用環境の変化に対応可能な電磁弁１０Ａ及び電磁弁駆動回路１４を実現することができる。

このように、第１実施形態に係る電磁弁１０Ａによれば、電磁弁１０Ａ及び電磁弁駆動回路１４の消費電力の低減と、電磁弁１０Ａの速やかな駆動制御と、電磁弁１０Ａ及び電磁弁駆動回路１４のコストの低減とを一挙に実現することが可能となる。

また、第１実施形態に係る電磁弁１０Ａでは、該電磁弁１０Ａの駆動状態を維持させる時間帯（時間Ｔ６、Ｔ６´）のみならず、電磁弁１０Ａを駆動させる時間帯（時間Ｔ５、Ｔ５´）においても消費電力の低減を図っているので、電磁弁１０Ａ及び電磁弁駆動回路１４の省電力化を効率よく行うことが可能となる。

さらに、電磁弁１０Ａを駆動させる時間帯（時間Ｔ５、Ｔ５´）では、ＭＯＳＦＥＴ３８は、単一パルス信号Ｓｓのパルス幅に応じた時間Ｔ１１だけ全波整流された電源電圧Ｖ０´を前記第１の電圧としてソレノイドコイル１２に印加させた後に、第１繰り返しパルス又は第１短パルスのパルス信号Ｓｒのパルス幅（時間Ｔ８）に応じた時間だけ前記第１の電圧をソレノイドコイル１２に印加させる。この結果、電磁弁１０Ａを駆動させる時間帯において、ソレノイドコイル１２に流れる電流Ｉは、単一パルス信号Ｓｓのパルス幅に応じた時間Ｔ１１内で第１電流値Ｉ１にまで上昇した後に、前記第１繰り返しパルス又は前記第１短パルスに基づくＭＯＳＦＥＴ３８のスイッチング動作によって第１電流値Ｉ１に維持される。これにより、電磁弁１０Ａ及び電磁弁駆動回路１４の共用化及びコストの低減を容易に図ることができる。特に、電源電圧Ｖ０´が相対的に高い交流電源１６を電磁弁駆動回路１４を介しソレノイドコイル１２に電気的に接続して電磁弁１０Ａを駆動させる場合には、当該電磁弁１０Ａをより短時間で駆動させることが可能となる。また、ソレノイドコイル１２に流れる電流Ｉを第１電流値Ｉ１に維持することにより、過電圧（サージエネルギー）の入力に起因した電磁弁１０Ａ及び電磁弁駆動回路１４の誤動作を確実に防止することも可能となる。

一方、電磁弁１０Ａの駆動状態を維持させる時間帯（時間Ｔ６、Ｔ６´）では、第２繰り返しパルス又は第２短パルスのパルス信号Ｓｒを第２パルス信号Ｓ２としてＭＯＳＦＥＴ３８に供給することにより、より少ない消費電力で電磁弁１０Ａの駆動状態を維持させることができると共に、電磁弁１０Ａを短時間で停止させることも可能となる。

従って、スイッチ制御部４０をＰＷＭ回路６０、単一パルス発生回路６２及びパルス供給部６４を含んだ構成とすることで、電磁弁１０Ａ及び電磁弁駆動回路１４の共用化及びコストの低減と、電磁弁１０Ａの短時間での駆動と、電磁弁１０Ａ及び電磁弁駆動回路１４の省電力化と、電磁弁１０Ａの短時間での停止とを容易に実現することができる。

また、電磁弁駆動回路１４では、交流電源１６及びスイッチ１８の直列回路に対して、サージアブソーバ３０と、整流回路２０と、ダイオード３４、抵抗器４２、ＬＥＤ５４、スイッチ制御部４０及び抵抗器５０、５２、７６の直列回路と、ダイオード３２、ソレノイドコイル１２、ＭＯＳＦＥＴ３８及び抵抗器７０の直列回路とが電気的に並列接続され、さらに、平滑回路４７に対して、ＬＥＤ５４、スイッチ制御部４０及び抵抗器５０、５２、７６の直列回路が電気的に並列接続されている。

電磁弁駆動回路１４にＬＥＤ５４を組み込む際に、ＬＥＤ５４と該ＬＥＤ５４を発光させるための電流制限抵抗との直列回路を、整流回路２０とソレノイドコイルとに対して電気的に並列接続させることも考えられるが、前記電流制限抵抗に代えて、スイッチ制御部４０及びＬＥＤ５４を含む直列回路を整流回路２０、平滑回路４７及びソレノイドコイル１２に対して電気的に並列接続させることにより、本来、前記電流制限抵抗が消費する電気エネルギーを利用してスイッチ制御部４０を動作させるので、エネルギー利用効率の高い電磁弁駆動回路１４を実現することができる。

また、抵抗器４２を配置することによりスイッチ制御部４０を突入電流から確実に保護することが可能になると共に、相対的に高い電源電圧Ｖ０´の交流電源１６に対しても電磁弁１０Ａを容易に適用することができる。また、前記突入電流への対策を行うことで、電磁弁１０Ａの起動時又は停止時に電磁弁駆動回路１４内で瞬間的に発生するサージ電圧に起因した電磁弁１０Ａ及び電磁弁駆動回路１４の誤動作を確実に防止することが可能となる。

さらに、ＰＷＭ回路６０では、抵抗器５０、５２、７６の抵抗値を変更することで、パルス信号Ｓｒのデューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７を調整可能とし、一方で、単一パルス発生回路６２では、抵抗器６６の抵抗値を変更することで、単一パルス信号Ｓｓのパルス幅を調整可能としている。これにより、電源電圧Ｖ０、Ｖ０´の変化に関わりなく、スイッチ制御部４０及びＭＯＳＦＥＴ３８を安定に動作させることができ、電磁弁駆動回路１４の使用電圧の範囲（電源電圧Ｖ０、Ｖ０´の範囲）を広範囲とすることが可能となる。

デューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７及び単一パルス信号Ｓｓのパルス幅の調整に関しては、上記の抵抗器５０、５２、６６、７６に代えて、図示しないメモリにデューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７や単一パルス信号Ｓｓのパルス幅を記憶させ、必要に応じて前記メモリからＰＷＭ回路６０及び単一パルス発生回路６２にデューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７及び前記パルス幅を読み出すことも可能である。これにより、電磁弁１０Ａの仕様に応じて、前記メモリ内に記憶されたデータを変更することで、デューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７及び前記パルス幅を所望の値に適宜設定することが可能となる。

なお、第１実施形態に係る電磁弁１０Ａにおける上述の説明では、電磁弁１０Ａを駆動させる時間帯においては、第１電流値Ｉ１に応じた電圧値及びパルス信号Ｓｄの振幅（電流検出値に応じた電圧Ｖｄ）の比較に基づいて、第１パルス信号Ｓ１の供給を時間的に制御し、一方で、電磁弁１０Ａの駆動状態を維持させる時間帯においては、第２電流値Ｉ２に応じた電流値及びパルス信号Ｓｄの振幅の比較に基づいて、第２パルス信号Ｓ２の供給を時間的に制御するというものであった。

第１実施形態に係る電磁弁１０Ａでは、このような電流検出値に基づく時間的制御を、電磁弁１０Ａを駆動させる時間帯にのみ、あるいは、電磁弁１０Ａの駆動状態を維持させる時間帯にのみ行わせることも可能であることは勿論である。

すなわち、電磁弁１０Ａを駆動させる時間帯にのみ、電流検出値に基づく時間的制御を行わせるためには、電磁弁１０Ａを駆動させる時間帯（時間Ｔ５´）において、前記第２の動作に基づいて電磁弁１０Ａを駆動させ、一方で、電磁弁１０Ａの駆動状態を維持させる時間帯（時間Ｔ６´）において、ＰＷＭ回路６０は、Ｔ９／Ｔ７のデューティ比及び時間Ｔ７の繰り返し周期を有する所定の第２繰り返しパルス、あるいは、時間Ｔ９のパルス幅を有する所定の第２短パルスを生成してパルス供給部６４に出力する。

このように、電磁弁１０Ａを駆動させる時間帯にのみ、電流検出値に基づいて、ＭＯＳＦＥＴ３８のゲート端子Ｇに対する第１パルス信号Ｓ１の供給の時間的制御を行った場合でも、前記時間的制御による上述した効果が容易に得られる。

一方、電磁弁１０Ａの駆動状態を維持させる時間帯にのみ、電流検出値に基づく時間的制御を行わせるためには、前述した第１の動作を実行する。電磁弁１０Ａの駆動状態を維持させる時間帯にのみ、電流検出値に基づいて、ＭＯＳＦＥＴ３８のゲート端子Ｇに対する第２パルス信号Ｓ２の供給の時間的制御を行った場合でも、前記時間的制御による上述した効果が容易に得られる。

また、第１実施形態に係る電磁弁１０Ａでは、電磁弁駆動回路１４がＬＥＤ５４を含み構成されているが、このＬＥＤ５４を省略しても上記した各効果が得られることは勿論である。

次に、第２実施形態に係る電磁弁１０Ｂについて、図４を参照しながら説明する。なお、第１実施形態に係る電磁弁１０Ａ（図１〜図３Ｆ参照）と同じ構成要素については、同一の参照符号を付して、その詳細な説明を省略し、以下同様とする。

第２実施形態に係る電磁弁１０Ｂは、振動センサ９８を有する点で、第１実施形態に係る電磁弁１０Ａとは異なる。

振動センサ９８は、外部から電磁弁１０Ｂに付与される振動や衝撃等によって電磁弁１０Ｂ内に発生する振動を検出し、検出結果を振動検出信号Ｓｏ（振動検出値）としてスイッチ制御部４０のＰＷＭ回路６０に出力する。ＰＷＭ回路６０は、振動センサ９８からの振動検出信号Ｓｏに基づいて、時間Ｔ６、Ｔ６´（図２Ｆ及び図３Ｆ参照）においてパルス供給部６４に供給されるパルス信号Ｓｒのデューティ比Ｔ９／Ｔ７（時間Ｔ９のパルス幅）を増加させる。これにより、電磁弁１０Ｂ内の振動に起因してソレノイドコイル１２に流れる電流Ｉ（第２電流値Ｉ２）が時間的に変動し、該電磁弁１０Ｂの駆動状態を維持する時間帯（時間Ｔ６、Ｔ６´）において、当該電磁弁１０Ｂが停止するおそれがあっても、デューティ比Ｔ９／Ｔ７が増加することで、電流Ｉを上昇させることができる。

このように、第２実施形態に係る電磁弁１０Ｂによれば、省電力化を図るために保持力を低減すると、電磁弁１０Ｂ内の振動に起因して当該電磁弁１０Ｂが停止することが想定されるものの、スイッチ制御部４０内を上記した構成とすることで、電磁弁１０Ｂの振動によってソレノイドコイル１２に流れる電流Ｉ（第２電流値Ｉ２）が時間的に変動しても、この変動に応じてパルス信号Ｓｒ（第２パルス信号Ｓ２）のパルス幅を調整することにより、前記振動の変化に対応可能な電磁弁１０Ｂ及び電磁弁駆動回路１４を実現することが可能となる。

すなわち、前記駆動状態が維持される時間帯（時間Ｔ６、Ｔ６´）において、前記振動により電磁弁１０Ｂが停止状態に至るおそれがある場合には、パルス信号Ｓｒ（第２パルス信号Ｓ２）のパルス幅（時間Ｔ９）を長くして、ソレノイドコイル１２に流れる電流Ｉ（第２電流値Ｉ２）を大きくすることにより、電磁弁１０Ｂ内の前記プランジャ及び前記弁体の保持力を増大させて、電磁弁１０Ｂが停止状態に至ることを確実に防止することができる。

従って、第２実施形態に係る電磁弁１０Ｂでは、高い保持力が必要な場合にのみ電流Ｉのレベルが大きくなるように第２パルス信号Ｓ２のパルス幅を長く設定できるので、電磁弁１０Ｂ及び電磁弁駆動回路１４の省電力化を効率よく行うことが可能となる。

なお、既存の電磁弁では、内蔵する圧力センサを用いて該電磁弁内の圧力を検出することで、前記電磁弁の弁開状態及び弁閉状態を検出し、この検出結果に基づいて当該電磁弁の再起動を行っているが、前記既存の電磁弁に上記の電磁弁１０Ｂを適用することで、前記既存の電磁弁の駆動状態が維持される時間帯（時間Ｔ６、Ｔ６´）における当該電磁弁の停止状態を確実に防止することが可能である。

次に、第３実施形態に係る電磁弁１０Ｃについて、図５を参照しながら説明する。

第３実施形態に係る電磁弁１０Ｃは、電磁弁駆動回路１４が動作検出部（通電時間算出部及び電磁弁動作検出部）１００とフラッシュメモリ（通電時間記憶部及び検出結果記憶部）１０２と判定部（通電時間判定部及び累積動作回数判定部）１０６とをさらに有する点で、第２実施形態に係る電磁弁１０Ｂ（図４参照）とは異なる。

動作検出部１００は、カウンタを含み構成され、パルス信号Ｓｄに基づいて電磁弁１０Ａの１回の動作期間（図２Ｆ及び図３Ｆにおける時刻Ｔ０から時刻Ｔ１までの時間）内におけるソレノイドコイル１２の通電時間（ソレノイドコイル１２に全波整流された電源電圧Ｖ０、Ｖ０´が印加された総時間）を算出し、算出結果をフラッシュメモリ１０２に記憶するか、あるいは、パルス信号Ｓｄに基づいて電磁弁１０Ｃが動作していることを検出し、その検出結果をフラッシュメモリ１０２に記憶する。

判定部１０６は、電磁弁１０Ｃの動作終了毎にフラッシュメモリ１０２に記憶された全ての通電時間よりソレノイドコイル１２の総通電時間を算出し、前記総通電時間が所定の第１通電時間を上回るか否かを判定するか、あるいは、フラッシュメモリ１０２に記憶されている各検出結果より電磁弁１０Ｃの累積動作回数を算出し、この累積動作回数が所定の第１動作回数を上回るか否かを判定する。

この場合、判定部１０６は、前記総通電時間が前記第１通電時間を上回ったことを判定するか、あるいは、前記累積動作回数が前記第１動作回数を上回ったことを判定した際に、単一パルス信号Ｓｓのパルス幅（時間Ｔ５、Ｔ１１）と、パルス信号Ｓｒのパルス幅（時間Ｔ８）との変更を指示するパルス幅変更信号Ｓｍをスイッチ制御部４０の単一パルス発生回路６２及びＰＷＭ回路６０に出力する。単一パルス発生回路６２は、パルス幅変更信号Ｓｍに基づいて、単一パルス信号Ｓｓのパルス幅を設定されている前記パルス幅よりも長く設定し、一方で、ＰＷＭ回路６０は、パルス幅変更信号Ｓｍに基づいて、パルス信号Ｓｒのパルス幅を設定されている前記パルス幅よりも長く設定する。

また、判定部１０６は、前記総通電時間が前記第１通電時間よりも長く設定された所定の第２通電時間を上回ったことを判定するか、あるいは、前記累積動作回数が前記第１動作回数よりも多く設定された所定の第２動作回数を上回ったことを判定した際に、電磁弁１０Ｃが使用期限に至ったことを通知する使用期限通知信号Ｓｆを外部に出力する。

このように、第３実施形態に係る電磁弁１０Ｃによれば、電磁弁１０Ｃを長期間使用することで当該電磁弁１０Ｃの駆動性能が低下するような場合でも、該電磁弁１０Ｃの総通電時間が第１通電時間を越えたとき、あるいは、累積動作回数が第１動作回数を越えたときに、単一パルス信号Ｓｓ及びパルス信号Ｓｒの各パルス幅を長く設定することにより、ソレノイドコイル１２に流れる電流Ｉ（第１電流値Ｉ１）を大きくして前記起動力を増大させることが可能となるので、電磁弁１０Ｃの駆動制御を効率よく行うことができる。

また、判定部１０６は、電磁弁１０Ｃの総通電時間が第２通電時間を越えたとき、あるいは、累積動作回数が第２動作回数を越えたときに、使用期限通知信号Ｓｆを外部に出力するので、使用期限に至った電磁弁１０Ｃを速やかに交換することが可能になると共に、電磁弁１０Ｃの使用期限（寿命）に対する信頼性が向上する。

次に、第４実施形態に係る電磁弁１０Ｄについて、図６を参照しながら説明する。

第４実施形態に係る電磁弁１０Ｄは、電磁弁駆動回路１４が起動電流監視部（電流検出値監視部）１０４をさらに有する点で、第３実施形態に係る電磁弁１０Ｃ（図５参照）とは異なる。

起動電流監視部１０４は、電磁弁１０Ｄを駆動させる時間帯（時間Ｔ５、Ｔ５´）において、時刻Ｔ０から電流Ｉ（に応じた電圧Ｖｄ）が僅かに減少する時刻Ｔ１２までの時間Ｔ１３を監視し、この時間Ｔ１３が所定の設定時間よりも長くなったことを判定した際に、時間Ｔ１３に時間遅れが発生したことを通知する時間遅れ通知信号Ｓｅを外部に出力する。

このように、第４実施形態に係る電磁弁１０Ｄによれば、時間Ｔ１３が長くなって駆動性能が低下した電磁弁１０Ｄを速やかに交換することが可能となる。すなわち、電磁弁駆動回路１４を上記した構成とすることで、電磁弁１０Ｄを駆動させる時間帯における電磁弁１０Ｄの応答に基づいて、当該電磁弁１０Ｄの使用期限（寿命）の検出を効率よく行うことができる。

次に、第５実施形態に係る電磁弁１０Ｅについて、図７を参照しながら説明する。

第５実施形態に係る電磁弁１０Ｅは、交流電源１６がトライアック８０を介して整流回路２０に電気的に接続され、整流回路２０内では、ダイオード２２、８４の直列回路と、ダイオード２４、８６の直列回路と、ダイオード２６、８８の直列回路と、ダイオード２８、９０の直列回路とによってブリッジ回路が構成されている点で、第４実施形態に係る電磁弁１０Ｄ（図６参照）とは異なる。

この場合、トライアック８０は、電源８２から所定の時間間隔で供給されるゲート電流によってオフ状態からオン状態に移行する。なお、前記時間間隔とは、電源電圧Ｖ０、Ｖ０´が０レベルになる時刻以外の所定時刻（例えば、時刻Ｔ０と、該時刻Ｔ０から時間Ｔ３だけ経過した時刻との間の所定時刻）を起点とした時間Ｔ３の時間間隔をいう。

ところで、前述した第１〜第４実施形態に係る電磁弁１０Ａ〜１０Ｄ（図１〜図６参照）では、有接点リレーであるスイッチ１８をオン状態にすることで、交流電源１６から整流回路２０に電源電圧Ｖ０、Ｖ０´を供給して電磁弁１０Ａ〜１０Ｄを速やかに駆動させることができ、一方で、スイッチ１８をオフ状態にすることで、交流電源１６から整流回路２０への電源電圧Ｖ０、Ｖ０´の供給を停止して電磁弁１０Ａ〜１０Ｄを速やかに停止させることができる。

これに対して、電磁弁１０Ｅのように、交流電源１６がトライアック８０のような無接点リレーを介して整流回路２０と電気的に接続されている場合には、トライアック８０は、電源８２からの前記ゲート電流の入力をトリガとして短時間でオン状態となるが、一方で、トライアック８０を流れる電流が０近傍にまで低下し、その状態が長く続かないと、オン状態からオフ状態に移行しない。

これは、誘導性負荷であるソレノイドコイル１２によって、電源電圧Ｖ０、Ｖ０´が低下しても、トライアック８０に流れる電流が０レベルにまで速やかに低下しないことに起因するためであり、従って、単純に、電磁弁１０Ｅにトライアック８０を組み込むだけでは、該トライアック８０を短時間でオン状態からオフ状態に移行させることができない。

そこで、電磁弁１０Ｅでは、整流回路２０をダイオード２２〜２８、８４〜９０によるブリッジ回路で構成し、交流電源１６の電源電圧Ｖ０、Ｖ０´が所定の電圧値を下回ったときに、ダイオード２２〜２８、８４〜９０がオン状態からオフ状態に移行させるようにすることで、交流電源１６からトライアック８０を介して整流回路２０の方向に流れる電流、あるいは、その逆方向に流れる電流を０近傍にまで低下させる。これにより、前記電流が０レベルである時間が長くなって、トライアック８０をオン状態からオフ状態に移行させやすくすることができる。

なお、前記所定の電圧値を、４つのダイオード２２、２８、８４、９０の順方向電圧の合計、あるいは、４つのダイオード２４、２６、８６、８８の順方向電圧の合計（前記各順方向電圧に基づく電圧値）とすれば、ダイオード２２〜２８、８４〜９０がオン状態からオフ状態に確実に移行させることが可能となるので、トライアック８０のオン状態からオフ状態への移行が一層容易になる。

このように、第５実施形態に係る電磁弁１０Ｅによれば、整流回路２０のダイオード２２〜２８、８４〜９０のオン状態からオフ状態への移行を利用して該トライアック８０を短時間でオン状態からオフ状態へ移行させることが可能となるので、交流電源１６と整流回路２０との電気的接続を制御するための切替手段として、トライアック８０を採用することが可能となる。

なお、第５実施形態に係る電磁弁１０Ｅでは、ダイオード２２、８４の直列回路と、ダイオード２４、８６の直列回路と、ダイオード２６、８８の直列回路と、ダイオード２８、９０の直列回路とによるブリッジ回路で整流回路２０が構成されているが、前記ブリッジ回路の各ブリッジ辺（前記各直列回路）のダイオードの個数は、図７に示すような２個に限定されることはない。

すなわち、前述した順方向電圧の合計が前記所定の電圧値になるのであれば、第１〜第４実施形態に係る電磁弁１０Ａ〜１０Ｄ（図１〜図６）における整流回路２０のように、各ブリッジ辺のダイオードの個数は、１個（ダイオード２２、２４、２６、２８の各１個）でもよいし、あるいは、図７中の整流回路２０において、４つのブリッジ辺のうちいずれか１辺、２辺又は３辺についてはダイオードの個数を２個とし、一方で、他のブリッジ辺についてはダイオードの個数を１個としてもよい。さらには、整流回路２０において、４つのブリッジ辺のうちいずれか１辺のダイオードの個数を３個とし、一方で、他のブリッジ辺のダイオードの個数を１個ずつとしてもよい。

いずれにしても、第５実施形態に係る電磁弁１０Ｅでは、当該電磁弁１０Ｅの起動及び停止の制御を確実に行うために、トライアック８０の特性に応じて整流回路２０内における各ブリッジ辺のダイオードの個数を適宜設定することが可能である。

次に、第６実施形態に係る電磁弁１０Ｆについて、図８を参照しながら説明する。

第６実施形態に係る電磁弁１０Ｆは、交流電源１６がフォトトライアック９２を介して整流回路２０に電気的に接続されている点で、第５実施形態に係る電磁弁１０Ｅ（図７参照）とは異なる。

この場合、フォトトライアック９２及びＬＥＤ９４によってフォトカプラ９６が構成され、ＬＥＤ９４は、電源８２から所定の時間間隔で供給される電流によって間欠的に発光し、フォトトライアック９２は、前記間欠的に発光された光をトリガとしてオフ状態からオン状態に移行する。なお、前記時間間隔とは、第５実施形態に係る電磁弁１０Ｅ（図７参照）でのトライアック８０のオフ状態からオン状態の移行における時間間隔と同様である。

ところで、電磁弁１０Ｆにおいても、前述したトライアック８０と同様に、フォトトライアック９２は、前記光の入力をトリガとして短時間でオン状態となるが、一方で、フォトトライアック９２を流れる電流が０近傍にまで低下し、その状態が長く続かないと、オン状態からオフ状態に移行しない。すなわち、単純に、電磁弁１０Ｆにフォトトライアック９２を組み込むだけでは、該フォトトライアック９２を短時間でオン状態からオフ状態に移行させることができない。

そこで、電磁弁１０Ｆにおいても、電源電圧Ｖ０、Ｖ０´が所定の電圧値を下回ったときに、ダイオード２２〜２８、８４〜９０がオン状態からオフ状態に移行させるようにすることで、交流電源１６からフォトトライアック９２を介して整流回路２０の方向に流れる電流、あるいは、その逆方向に流れる電流を０近傍にまで低下させる。これにより、前記電流が０レベルである時間が長くなって、フォトトライアック９２をオン状態からオフ状態に移行させやすくすることができる。

なお、前記所定の電圧値を、前述したように、４つのダイオード２２、２８、８４、９０の順方向電圧の合計、あるいは、４つのダイオード２４、２６、８６、８８の順方向電圧の合計（前記各順方向電圧に基づく電圧値）とすれば、ダイオード２２〜２８、８４〜９０がオン状態からオフ状態に確実に移行させることが可能となるので、フォトトライアック９２のオン状態からオフ状態への移行が一層容易になる。

このように、第６実施形態に係る電磁弁１０Ｆでは、整流回路２０のダイオード２２〜２８、８４〜９０のオン状態からオフ状態への移行を利用して該フォトトライアック９２を短時間でオン状態からオフ状態へ移行させることが可能となるので、交流電源１６と整流回路２０との電気的接続を制御するための切替手段として、フォトトライアック９２を採用することが可能となる。

なお、第６実施形態に係る電磁弁１０Ｆにおいても、第５実施形態に係る電磁弁１０Ｅ（図７参照）と同様に、整流回路２０内における各ブリッジ辺でのダイオードの個数は、フォトトライアック９２の特性に応じて適宜設定することが可能である。

次に、第７実施形態に係る電磁弁１０Ｇについて、図９を参照しながら説明する。

第７実施形態に係る電磁弁１０Ｇは、スイッチ制御部４０内が定電圧回路５８、ＰＷＭ回路６０、単一パルス発生回路６２及びパルス供給部６４で構成され、スイッチ制御部４０に対して抵抗器１２０〜１２６及びコンデンサ１２８が電気的に接続され、従って、電磁弁駆動回路１４が前述の電流検出値（に応じた電圧Ｖｄ及びパルス信号Ｓｄ）を用いることなく制御信号Ｓｃ（第１パルス信号Ｓ１及び第２パルス信号Ｓ２）の供給を時間的に制御するように構成されている点で、第１実施形態に係る電磁弁１０Ａ（図１参照）とは異なる。

すなわち、第７実施形態に係る電磁弁１０Ｇは、第１実施形態に係る電磁弁１０Ａにおける前記第１の動作と略同様の動作にて駆動すると共に、駆動状態を維持させるが、第１電流値Ｉ１及び第２電流値Ｉ２が予め分かっている場合に、前記電流検出値を用いることなくＭＯＳＦＥＴ３８のゲート端子Ｇに対する第１パルス信号Ｓ１及び第２パルス信号Ｓ２の供給の時間的制御を行う点で、第１実施形態に係る電磁弁１０Ａ（図１参照）とは異なる。

この場合、ＰＷＭ回路６０からパルス供給部６４に供給されるパルス信号Ｓｒのデューティ比Ｔ９／Ｔ７及び繰り返し周期（時間Ｔ７）は、抵抗器１２０、１２２、１２４の抵抗値に基づいて設定される。すなわち、前記繰り返し周期は、抵抗器１２４の抵抗値を変化させることで調整可能である。また、デューティ比Ｔ９／Ｔ７は、抵抗器１２０、１２２の抵抗値を変化させることで調整可能であり、定電圧回路５８から供給される直流電圧Ｖ´を抵抗器１２０、１２２の各抵抗値で分圧することにより生成される所定の電圧に応じたデューティ比である。

従って、第７実施形態に係る電磁弁１０ＧのＰＷＭ回路６０では、第２電流値Ｉ２の大きさが予め分かっていれば、この第２電流値Ｉ２の大きさに応じて抵抗器１２０、１２２、１２４の抵抗値を適宜変更することで、パルス信号Ｓｒのデューティ比Ｔ９／Ｔ７及び繰り返し周期（時間Ｔ７）を調整可能である。

一方、単一パルス発生回路６２は、直流電圧Ｖと抵抗器１２６の抵抗値及びコンデンサ１２８の静電容量とに基づいて、時間Ｔ５のパルス幅を有する単一パルス信号Ｓｓを生成してパルス供給部６４に供給する。この場合、前記パルス幅は、抵抗器１２６の抵抗値及びコンデンサ１２８の静電容量に応じたパルス幅である。

従って、第７実施形態に係る電磁弁１０Ｇの単一パルス発生回路６２では、第１電流値Ｉ１の大きさが予め分かっていれば、この第１電流値Ｉ１の大きさに応じて抵抗器１２６の抵抗値及びコンデンサ１２８の静電容量を適宜変更することで、単一パルス信号Ｓｓのパルス幅（時間Ｔ５）を調整可能である。

パルス供給部６４は、時間Ｔ５において、単一パルス信号Ｓｓを第１パルス信号Ｓ１としてゲート端子Ｇに供給し、一方で、時間Ｔ６において、パルス信号Ｓｒを第２パルス信号Ｓ２としてゲート端子Ｇに供給する。

このように、第７実施形態に係る電磁弁１０Ｇは、第１〜第６実施形態に係る電磁弁１０Ａ〜１０Ｆ（図１〜図８参照）とは異なり、抵抗器７０及び電流検出回路７２を有しない構成となっている。しかしながら、第１電流値（起動電流値）Ｉ１や第２電流値（保持電流値）Ｉ２が予め分かっている場合には、スイッチ制御部４０内において、第１電流値Ｉ１に応じた第１パルス信号Ｓ１（単一パルス信号Ｓｓ）や、第２電流値Ｉ２に応じた第２パルス信号Ｓ２（パルス信号Ｓｒ）を生成し、第１パルス信号Ｓ１及び第２パルス信号Ｓ２をＭＯＳＦＥＴ３８のゲート端子Ｇに供給することで、ゲート端子Ｇに対する第１パルス信号Ｓ１及び第２パルス信号Ｓ２の供給の時間的制御が可能となる。従って、第７実施形態に係る電磁弁１０Ｇにおいても、第１実施形態に係る電磁弁１０Ａ（図１〜図３Ｆ参照）で述べた前記時間的制御による効果が容易に得られる。

なお、デューティ比Ｔ９／Ｔ７及び単一パルス信号Ｓｓのパルス幅の調整に関しては、第１実施形態に係る電磁弁１０Ａ（図１参照）の場合と同様に、抵抗器１２０〜１２６及びコンデンサ１２８に代えて、図示しないメモリにデューティ比Ｔ９／Ｔ７や単一パルス信号Ｓｓのパルス幅を記憶させ、必要に応じて前記メモリからＰＷＭ回路６０及び単一パルス発生回路６２にデューティ比Ｔ９／Ｔ７及び前記パルス幅を読み出すことも可能である。これにより、電磁弁１０Ｇの仕様に応じて、前記メモリ内に記憶されたデータを変更することで、デューティ比Ｔ９／Ｔ７及び前記パルス幅を所望の値に適宜設定することが可能となる。

次に、第８実施形態に係る電磁弁１０Ｈについて、図１０を参照しながら説明する。

第８実施形態に係る電磁弁１０Ｈは、定電圧回路５８から抵抗器１３０、１３２、１３４の直列回路に直流電圧Ｖ´が供給される点で、第７実施形態に係る電磁弁１０Ｇ（図９参照）とは異なる。

すなわち、第８実施形態に係る電磁弁１０Ｈは、第１実施形態に係る電磁弁１０Ａにおける前記第１の動作又は前記第２の動作と略同様の動作にて駆動すると共に、駆動状態を維持させるが、第１電流値Ｉ１及び第２電流値Ｉ２が予め分かっている場合に、前記電流検出値を用いることなくＭＯＳＦＥＴ３８のゲート端子Ｇに対する第１パルス信号Ｓ１及び第２パルス信号Ｓ２の供給の時間的制御を行う点で、第１実施形態に係る電磁弁１０Ａ（図１参照）とは異なる。

この場合、ＰＷＭ回路６０にて生成されるパルス信号Ｓｒのデューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７は、第１実施形態に係る電磁弁１０Ａ（図１参照）での抵抗器５０、５２、７６の場合と同様に、抵抗器１３０、１３２、１３４の抵抗値に基づいて設定される。

すなわち、第８実施形態に係る電磁弁１０Ｈにおいて、デューティ比Ｔ８／Ｔ７は、定電圧回路５８から供給される直流電圧Ｖ´を抵抗器１３２、１３４の各抵抗値で分圧することにより生成された所定の電圧に応じたデューティ比であり、一方で、デューティ比Ｔ９／Ｔ７は、直流電圧Ｖ´を抵抗器１３０、１３２、１３４の各抵抗値で分圧することにより生成された所定の電圧に応じたデューティ比である。従って、ＰＷＭ回路６０では、第１電流値Ｉ１及び第２電流値Ｉ２の大きさに応じて抵抗器１３０、１３２、１３４の抵抗値を適宜変更することで、パルス信号Ｓｒのデューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７を調整可能である。

そして、ＰＷＭ回路６０では、デューティ比Ｔ９／Ｔ７を有する第２繰り返しパルス又は第２短パルスをパルス信号Ｓｒとして生成し（図２Ｃ参照）、あるいは、時刻Ｔ４´までは、デューティ比Ｔ８／Ｔ７を有する第１繰り返しパルス又は第１短パルスをパルス信号Ｓｒとして生成し、一方で、時刻Ｔ４´以降は、デューティ比Ｔ９／Ｔ７を有する前記第２繰り返しパルス又は前記第２短パルスをパルス信号Ｓｒとして生成する（図３Ｃ参照）。

パルス供給部６４は、時間Ｔ５、Ｔ５´において、単一パルス信号Ｓｓ又はパルス信号Ｓｒ（第１繰り返しパルス又は第１短パルス）を第１パルス信号Ｓ１としてゲート端子Ｇに供給し、一方で、時間Ｔ６、Ｔ６´において、第２繰り返しパルス又は第２短パルスのパルス信号Ｓｒを第２パルス信号Ｓ２としてゲート端子Ｇに供給する。

このように、第８実施形態に係る電磁弁１０Ｈにおいても、第１〜第６実施形態に係る電磁弁１０Ａ〜１０Ｆ（図１〜図８参照）とは異なり、抵抗器７０及び電流検出回路７２を有しない構成となっているが、第７実施形態に係る電磁弁１０Ｇ（図９参照）と同様に、第１電流値（起動電流値）Ｉ１や第２電流値（保持電流値）Ｉ２が予め分かっている場合に、スイッチ制御部４０内において、第１電流値Ｉ１に応じた第１パルス信号Ｓ１（単一パルス信号Ｓｓ又はパルス信号Ｓｒ）や、第２電流値Ｉ２に応じた第２パルス信号Ｓ２（パルス信号Ｓｒ）を生成し、第１パルス信号Ｓ１及び第２パルス信号Ｓ２をＭＯＳＦＥＴ３８のゲート端子Ｇに供給することで、ＭＯＳＦＥＴ３８のゲート端子Ｇに対する第１パルス信号Ｓ１及び第２パルス信号Ｓ２の供給の時間的制御が可能となる。従って、第８実施形態に係る電磁弁１０Ｈにおいても、第１実施形態に係る電磁弁１０Ａ（図１〜図３Ｆ参照）で述べた前記時間的制御による効果が容易に得られる。

なお、第８実施形態に係る電磁弁１０Ｈにおいても、デューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７及び単一パルス信号Ｓｓのパルス幅の調整に関しては、前述した第７実施形態に係る電磁弁１０Ｇ（図９参照）の場合と同様に、抵抗器１２４、１２６、１３０〜１３４及びコンデンサ１２８に代えて、図示しないメモリにデューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７や単一パルス信号Ｓｓのパルス幅を記憶させ、必要に応じて前記メモリからＰＷＭ回路６０及び単一パルス発生回路６２にデューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７及び前記パルス幅を読み出すことも可能である。この場合でも、電磁弁１０Ｈの仕様に応じて、前記メモリ内に記憶されたデータを変更することで、デューティ比Ｔ８／Ｔ７、Ｔ９／Ｔ７及び前記パルス幅を所望の値に適宜設定することが可能となる。

次に、第９実施形態に係る電磁弁１０Ｉについて、図１１を参照しながら説明する。

第９実施形態に係る電磁弁１０Ｉは、交流電源１６がトライアック８０を介して整流回路２０に電気的に接続され、整流回路２０内では、ダイオード２２、８４の直列回路と、ダイオード２４、８６の直列回路と、ダイオード２６、８８の直列回路と、ダイオード２８、９０の直列回路とによってブリッジ回路が構成されている点で、第８実施形態に係る電磁弁１０Ｈ（図１０参照）とは異なる。

第９実施形態に係る電磁弁１０Ｉでは、ダイオード２２〜２８、８４〜９０によるブリッジ回路にて整流回路２０を構成したので、第５実施形態に係る電磁弁１０Ｅ（図７参照）と同様の効果が得られる。

次に、第１０実施形態に係る電磁弁１０Ｊについて、図１２を参照しながら説明する。

第１０実施形態に係る電磁弁１０Ｊは、交流電源１６がフォトトライアック９２を介して整流回路２０に電気的に接続されている点で、第９実施形態に係る電磁弁１０Ｉ（図１１参照）とは異なる。

第１０実施形態に係る電磁弁１０Ｊでは、フォトトライアック９２及びＬＥＤ９４によってフォトカプラ９６を構成し、整流回路２０についても、ダイオード２２〜２８、８４〜９０によるブリッジ回路にて構成したので、第６実施形態に係る電磁弁１０Ｆ（図８参照）と同様の効果が得られる。

なお、本発明に係る電磁弁駆動回路及び電磁弁は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることは勿論である。

第１実施形態に係る電磁弁の回路図である。 図２Ａは、図１の電磁弁において相対的に低い電源電圧のタイムチャートであり、図２Ｂは、単一パルス発生回路からパルス供給部に供給される単一パルス信号のタイムチャートであり、図２Ｃは、ＰＷＭ回路からパルス供給部に供給されるパルス信号のタイムチャートであり、図２Ｄは、パルス供給部からＭＯＳＦＥＴのゲート端子に供給される制御信号のタイムチャートであり、図２Ｅは、ソレノイドコイルに印加される電圧のタイムチャートであり、図２Ｆは、ソレノイドコイルを流れる電流のタイムチャートである。 図３Ａは、図１の電磁弁において相対的に高い電源電圧のタイムチャートであり、図３Ｂは、単一パルス発生回路からパルス供給部に供給される単一パルス信号のタイムチャートであり、図３Ｃは、ＰＷＭ回路からパルス供給部に供給されるパルス信号のタイムチャートであり、図３Ｄは、パルス供給部からＭＯＳＦＥＴのゲート端子に供給される制御信号のタイムチャートであり、図３Ｅは、ソレノイドコイルに印加される電圧のタイムチャートであり、図３Ｆは、ソレノイドコイルを流れる電流のタイムチャートである。 第２実施形態に係る電磁弁の回路図である。 第３実施形態に係る電磁弁の回路図である。 第４実施形態に係る電磁弁の回路図である。 第５実施形態に係る電磁弁の回路図である。 第６実施形態に係る電磁弁の回路図である。 第７実施形態に係る電磁弁の回路図である。 第８実施形態に係る電磁弁の回路図である。 第９実施形態に係る電磁弁の回路図である。 第１０実施形態に係る電磁弁の回路図である。

符号の説明

１０Ａ〜１０Ｊ…電磁弁 １２…ソレノイドコイル
１４…電磁弁駆動回路 １６…交流電源
１８…スイッチ ２０…整流回路
２２〜２８、３２、３４、３６、３９、８４〜９０…ダイオード
３０…サージアブソーバ ３８…ＭＯＳＦＥＴ
４０…スイッチ制御部
４２、５０、５２、６６、７０、７６、１２０〜１２６、１３０〜１３４…抵抗器
４４、４８、５６、１２８…コンデンサ
４６…ツェナーダイオード ４７…平滑回路
５４、９４…ＬＥＤ ５８…定電圧回路
５９…低電圧検出回路 ６０…ＰＷＭ回路
６１…発振器 ６２…単一パルス発生回路
６４…パルス供給部 ７２…電流検出回路
８０…トライアック ８２…電源
９２…フォトトライアック ９６…フォトカプラ
９８…振動センサ １００…動作検出部
１０２…フラッシュメモリ １０４…起動電流監視部
１０６…判定部

Claims (26)

1. 電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
   交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、スイッチ制御部、スイッチ部及び電流検出部を備え、
   前記整流回路は、前記交流電源の電源電圧を整流し、
   前記電流検出部は、前記ソレノイドコイルに流れる電流を検出し、検出結果を電流検出値として前記スイッチ制御部に出力し、
   前記スイッチ制御部は、所定の起動電流値及び前記電流検出値の比較に基づく第１パルス信号と、所定の保持電流値及び前記電流検出値の比較に基づく第２パルス信号とを生成して前記スイッチ部に供給し、
   前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
   ことを特徴とする電磁弁駆動回路。
2. 請求項１記載の電磁弁駆動回路において、
   前記スイッチ制御部は、
   単一パルスを生成する単一パルス発生回路と、
   前記電磁弁を駆動させる時間帯では、前記起動電流値及び前記電流検出値の比較に基づいて前記単一パルスよりもパルス幅の短い第１短パルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記保持電流値及び前記電流検出値の比較に基づいて前記第１短パルスよりもパルス幅の短い第２短パルスを生成する短パルス発生回路と、
   前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給した後に前記第１短パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２短パルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
   を有する
   ことを特徴とする電磁弁駆動回路。
3. 請求項１記載の電磁弁駆動回路において、
   前記スイッチ制御部は、
   単一パルスを生成する単一パルス発生回路と、
   前記電磁弁を駆動させる時間帯では、前記起動電流値及び前記電流検出値の比較に基づいて前記単一パルスよりもパルス幅の短い第１繰り返しパルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記保持電流値及び前記電流検出値の比較に基づいて前記第１繰り返しパルスよりもパルス幅の短い第２繰り返しパルスを生成する繰り返しパルス発生回路と、
   前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給した後に前記第１繰り返しパルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２繰り返しパルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
   を有する
   ことを特徴とする電磁弁駆動回路。
4. 電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
   交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、スイッチ制御部、スイッチ部及び電流検出部を備え、
   前記整流回路は、前記交流電源の電源電圧を整流し、
   前記電流検出部は、前記ソレノイドコイルに流れる電流を検出し、検出結果を電流検出値として前記スイッチ制御部に出力し、
   前記スイッチ制御部は、所定の起動電流値及び前記電流検出値の比較に基づく第１パルス信号と、所定の第２パルス信号とを生成して前記スイッチ部に供給し、
   前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
   ことを特徴とする電磁弁駆動回路。
5. 請求項４記載の電磁弁駆動回路において、
   前記スイッチ制御部は、
   単一パルスを生成する単一パルス発生回路と、
   前記電磁弁を駆動させる時間帯では、前記起動電流値及び前記電流検出値の比較に基づいて前記単一パルスよりもパルス幅の短い第１短パルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第１短パルスよりもパルス幅の短い第２短パルスを生成する短パルス発生回路と、
   前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給した後に前記第１短パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２短パルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
   を有する
   ことを特徴とする電磁弁駆動回路。
6. 請求項４記載の電磁弁駆動回路において、
   前記スイッチ制御部は、
   単一パルスを生成する単一パルス発生回路と、
   前記電磁弁を駆動させる時間帯では、前記起動電流値及び前記電流検出値の比較に基づいて前記単一パルスよりもパルス幅の短い第１繰り返しパルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第１繰り返しパルスよりもパルス幅の短い第２繰り返しパルスを生成する繰り返しパルス発生回路と、
   前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給した後に前記第１繰り返しパルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２繰り返しパルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
   を有する
   ことを特徴とする電磁弁駆動回路。
7. 請求項１〜６のいずれか１項に記載の電磁弁駆動回路において、
   平滑回路及び発光ダイオードをさらに有し、
   前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
   前記平滑回路は、前記整流された電源電圧を平滑し、
   前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
   前記発光ダイオードは、前記ソレノイドコイルに前記電流が流れた際に発光可能である
   ことを特徴とする電磁弁駆動回路。
8. 電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
   交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、平滑回路、発光ダイオード、スイッチ制御部及びスイッチ部を備え、
   前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
   前記整流回路は、前記交流電源の電源電圧を整流し、
   前記平滑回路は、前記整流された電源電圧を平滑し、
   前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
   前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
   前記電流検出部は、前記ソレノイドコイルに流れる電流を検出し、検出結果を電流検出値として前記スイッチ制御部に出力し、
   前記スイッチ制御部は、所定の第１パルス信号と、所定の保持電流値及び前記電流検出値の比較とに基づく第２パルス信号とを生成して前記スイッチ部に供給し、
   前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
   ことを特徴とする電磁弁駆動回路。
9. 請求項８記載の電磁弁駆動回路において、
   前記スイッチ制御部は、
   前記平滑された電源電圧に基づいて単一パルスを生成する単一パルス発生回路と、
   前記平滑された電源電圧と前記保持電流値及び前記電流検出値の比較とに基づいて前記単一パルスよりもパルス幅の短い短パルスを生成する短パルス発生回路と、
   前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記短パルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
   を有する
   ことを特徴とする電磁弁駆動回路。
10. 請求項８記載の電磁弁駆動回路において、
    前記スイッチ制御部は、
    前記平滑された電源電圧に基づいて単一パルスを生成する単一パルス発生回路と、
    前記平滑された電源電圧と前記保持電流値及び前記電流検出値の比較とに基づいて前記単一パルスよりもパルス幅の短い繰り返しパルスを生成する繰り返しパルス発生回路と、
    前記電磁弁を駆動させる時間帯では、前記単一パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記繰り返しパルスを前記第２パルス信号として前記スイッチ部に供給するパルス供給部と、
    を有する
    ことを特徴とする電磁弁駆動回路。
11. 請求項１〜１０のいずれか１項に記載の電磁弁駆動回路において、
    前記スイッチ制御部は、前記電磁弁の振動を検出する振動検出部からの振動検出値に基づいて前記第２パルス信号のパルス幅を調整する
    ことを特徴とする電磁弁駆動回路。
12. 請求項１〜１１のいずれか１項に記載の電磁弁駆動回路において、
    前記電流検出値に基づいて前記電磁弁の１回の動作期間内における前記ソレノイドコイルへの通電時間を算出する通電時間算出部と、前記通電時間を記憶する通電時間記憶部と、前記通電時間記憶部に記憶された各通電時間より前記ソレノイドコイルの総通電時間を算出し、前記総通電時間が所定の第１通電時間を上回るか否かを判定する通電時間判定部とをさらに有し、
    前記通電時間判定部は、前記総通電時間が前記第１通電時間を上回ったことを判定した際に、前記第１パルス信号のパルス幅の変更を指示するパルス幅変更信号を前記スイッチ制御部に出力し、
    前記スイッチ制御部は、前記パルス幅変更信号に基づいて前記第１パルス信号のパルス幅を長くする
    ことを特徴とする電磁弁駆動回路。
13. 請求項１２記載の電磁弁駆動回路において、
    前記通電時間判定部は、前記総通電時間が前記第１通電時間よりも長く設定された第２通電時間を上回ったことを判定した際に、前記電磁弁が使用期限に至ったことを通知する使用期限通知信号を外部に出力する
    ことを特徴とする電磁弁駆動回路。
14. 請求項１〜１１のいずれか１項に記載の電磁弁駆動回路において、
    前記電流検出値に基づいて前記電磁弁が動作中であることを検出する電磁弁動作検出部と、前記電磁弁動作検出部での検出結果を記憶する検出結果記憶部と、前記検出結果記憶部に記憶された各検出結果より前記電磁弁の累積動作回数を算出し、前記累積動作回数が所定の第１動作回数を上回るか否かを判定する累積動作回数判定部とをさらに有し、
    前記累積動作回数判定部は、前記累積動作回数が前記第１動作回数を上回ったことを判定した際に、前記第１パルス信号のパルス幅の変更を指示するパルス幅変更信号を前記スイッチ制御部に出力し、
    前記スイッチ制御部は、前記パルス幅変更信号に基づいて前記第１パルス信号のパルス幅を長くする
    ことを特徴とする電磁弁駆動回路。
15. 請求項１４記載の電磁弁駆動回路において、
    前記累積動作回数判定部は、前記累積動作回数が前記第１動作回数よりも多く設定された第２動作回数を上回ったことを判定した際に、前記電磁弁が使用期限に至ったことを通知する使用期限通知信号を外部に出力する
    ことを特徴とする電磁弁駆動回路。
16. 請求項１〜１５のいずれか１項に記載の電磁弁駆動回路において、
    前記電磁弁を駆動させる時間帯での前記電流検出値の減少を監視する電流検出値監視部をさらに有し、
    前記電流検出値監視部は、前記電磁弁の駆動開始時から前記電流検出値が減少するまでの時間が所定の設定時間よりも長くなったことを判定した際に、前記電流検出値が減少するまでの時間に時間遅れが発生したことを通知する時間遅れ通知信号を外部に出力する
    ことを特徴とする電磁弁駆動回路。
17. 請求項１〜１６のいずれか１項に記載の電磁弁駆動回路において、
    前記電磁弁の駆動開始時に前記スイッチ制御部に流れる突入電流が前記ソレノイドコイルに流れる電流の最大値を下回るように調整可能な抵抗器をさらに有し、
    前記整流回路に対して、前記抵抗器及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続されている
    ことを特徴とする電磁弁駆動回路。
18. 電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
    交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、スイッチ制御部及びスイッチ部を備え、
    前記整流回路は、前記交流電源の電源電圧を整流し、
    前記スイッチ制御部は、
    単一パルスを生成する単一パルス発生回路と、
    前記電磁弁を駆動させる時間帯では、前記単一パルスよりもパルス幅の短い第１短パルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第１短パルスよりもパルス幅の短い第２短パルスを生成する短パルス発生回路と、
    前記電磁弁を駆動させる時間帯では、前記単一パルスを第１パルス信号として前記スイッチ部に供給した後に前記第１短パルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２短パルスを第２パルス信号として前記スイッチ部に供給するパルス供給部と、
    を有し、
    前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
    ことを特徴とする電磁弁駆動回路。
19. 請求項１８記載の電磁弁駆動回路において、
    平滑回路及び発光ダイオードをさらに有し、
    前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
    前記平滑回路は、前記整流された電源電圧を平滑し、
    前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
    前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
    前記単一パルス発生回路は、前記平滑された電源電圧に基づいて前記単一パルスを生成し、
    前記短パルス発生回路は、前記平滑された電源電圧に基づいて前記第１短パルス及び前記第２短パルスを生成する
    ことを特徴とする電磁弁駆動回路。
20. 電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
    交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、スイッチ制御部及びスイッチ部を備え、
    前記整流回路は、前記交流電源の電源電圧を整流し、
    前記スイッチ制御部は、
    単一パルスを生成する単一パルス発生回路と、
    前記電磁弁を駆動させる時間帯では、前記単一パルスよりもパルス幅の短い第１繰り返しパルスを生成し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第１繰り返しパルスよりもパルス幅の短い第２繰り返しパルスを生成する繰り返しパルス発生回路と、
    前記電磁弁を駆動させる時間帯では、前記単一パルスを第１パルス信号として前記スイッチ部に供給した後に前記第１繰り返しパルスを前記第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記第２繰り返しパルスを第２パルス信号として前記スイッチ部に供給するパルス供給部と、
    を有し、
    前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
    ことを特徴とする電磁弁駆動回路。
21. 請求項２０記載の電磁弁駆動回路において、
    平滑回路及び発光ダイオードをさらに有し、
    前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
    前記平滑回路は、前記整流された電源電圧を平滑し、
    前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
    前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
    前記単一パルス発生回路は、前記平滑された電源電圧に基づいて前記単一パルスを生成し、
    前記繰り返しパルス発生回路は、前記平滑された電源電圧に基づいて前記第１繰り返しパルス及び前記第２繰り返しパルスを生成する
    ことを特徴とする電磁弁駆動回路。
22. 電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
    交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、、平滑回路、発光ダイオード、スイッチ制御部及びスイッチ部を備え、
    前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
    前記整流回路は、前記交流電源の電源電圧を整流し、
    前記平滑回路は、前記整流された電源電圧を平滑し、
    前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
    前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
    前記スイッチ制御部は、
    前記平滑された電源電圧に基づいて単一パルスを生成する単一パルス発生回路と、
    前記平滑された電源電圧に基づいて前記単一パルスよりもパルス幅の短い短パルスを生成する短パルス発生回路と、
    前記電磁弁を駆動させる時間帯では、前記単一パルスを第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記短パルスを第２パルス信号として前記スイッチ部に供給するパルス供給部と、
    を有し、
    前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
    ことを特徴とする電磁弁駆動回路。
23. 電磁弁のソレノイドコイルに第１の電圧を印加して前記電磁弁を駆動させた後に、前記ソレノイドコイルに第２の電圧を印加して前記電磁弁の駆動状態を維持させる電磁弁駆動回路において、
    交流電源と前記ソレノイドコイルとに電気的に各々接続され、且つ整流回路、、平滑回路、発光ダイオード、スイッチ制御部及びスイッチ部を備え、
    前記整流回路に対して、前記平滑回路と、前記発光ダイオード及び前記スイッチ制御部の直列回路と、前記ソレノイドコイルとが電気的に並列接続され、
    前記整流回路は、前記交流電源の電源電圧を整流し、
    前記平滑回路は、前記整流された電源電圧を平滑し、
    前記平滑された電源電圧は、前記平滑回路から前記発光ダイオードを介して前記スイッチ制御部に供給され、
    前記発光ダイオードは、前記ソレノイドコイルに電流が流れた際に発光可能であり、
    前記スイッチ制御部は、
    前記平滑された電源電圧に基づいて単一パルスを生成する単一パルス発生回路と、
    前記平滑された電源電圧に基づいて前記単一パルスよりもパルス幅の短い繰り返しパルスを生成する繰り返しパルス発生回路と、
    前記電磁弁を駆動させる時間帯では、前記単一パルスを第１パルス信号として前記スイッチ部に供給し、一方で、前記電磁弁の駆動状態を維持させる時間帯では、前記繰り返しパルスを第２パルス信号として前記スイッチ部に供給するパルス供給部と、
    を有し、
    前記スイッチ部は、前記第１パルス信号が供給される時間において、前記整流された電源電圧を前記第１の電圧として前記ソレノイドコイルに印加させ、一方で、前記第２パルス信号が供給される時間において、前記整流された電源電圧を前記第２の電圧として前記ソレノイドコイルに印加させる
    ことを特徴とする電磁弁駆動回路。
24. 請求項１〜２３のいずれか１項に記載の電磁弁駆動回路において、
    前記交流電源は、スイッチ、トライアック又はフォトトライアックを介して前記整流回路と電気的に接続されている
    ことを特徴とする電磁弁駆動回路。
25. 請求項２４記載の電磁弁駆動回路において、
    前記交流電源が前記トライアック又は前記フォトトライアックを介して前記整流回路と電気的に接続されている場合に、前記整流回路は、ダイオードを用いたブリッジ回路であり、
    前記電源電圧が所定の電圧値を下回ると、前記ダイオードは、オン状態からオフ状態に移行する
    ことを特徴とする電磁弁駆動回路。
26. 請求項１〜２５のいずれか１項に記載の電磁弁駆動回路を有する電磁弁。

Images