JP2010119154A - スイッチング電源装置、および半導体装置 - Google Patents

Abstract

【課題】出力短絡時等の過負荷時に発熱を抑えて、破壊されるのを防ぐことができるスイッチング電源装置を提供する。
【解決手段】半導体装置２ａに内包される制御回路に、スイッチング素子１のオン時間が所定時間以下であるか否かを示す信号を生成する過負荷検出回路２０と、過負荷検出回路２０からの信号によりスイッチング素子１を間欠発振させる過負荷保護回路３０ａと、を設ける。
【選択図】図１

Description

本発明は、スイッチング電源装置、およびスイッチング電源装置に用いる半導体装置に関する。

図１０は従来の絶縁型のスイッチング電源装置の回路図である。図１０に示すように、該スイッチング電源装置は、スイッチング素子１と、スイッチング素子１のスイッチング動作を制御する制御回路と、がワンチップに集積化された集積回路を内包する半導体装置２を備える。スイッチング素子１には一般的にパワーＭＯＳＦＥＴ等が使用される。半導体装置２は、外部接続端子として、スイッチング素子１の入力端子として機能するＤＲＡＩＮ端子と、スイッチング素子１の出力端子および制御回路のＧＮＤ端子として機能するＧＮＤ端子と、制御回路の電源端子として機能するＢＹＰＡＳＳ端子と、制御回路のフィードバック端子として機能するＦＢ端子の４端子を備える。

該スイッチング電源装置の主入力端子１０１の正端子は、トランス１０２の１次巻線１０２ａの一端に結合しており、１次巻線１０２ａの他端は、スイッチング素子１の入力端子（ＤＲＡＩ端子）に結合している。一方、主入力端子１０１の負端子は、スイッチング素子１の出力端子（ＧＮＤ端子）に結合している。この主入力端子１０１には、例えば商用電源等からの交流電圧を整流且つ平滑化して生成した直流電圧（入力電圧Ｖｉｎ）が印加される。トランス１０２の１次巻線１０２ａと２次巻線１０２ｂの極性は逆となっており、スイッチング素子１をスイッチング動作させると、スイッチング素子１のオン期間にトランス１０２に蓄積されたエネルギが、スイッチング素子１のオフ期間に２次巻線１０２ｂから放出されて、２次巻線１０２ｂに交流電圧が発生する。

トランス１０２の２次巻線１０２ｂは、ダイオード１０３とコンデンサ１０４からなる出力電圧生成部１０５の入力側に結合しており、出力電圧生成部１０５の出力側は主出力端子１０６に結合している。主出力端子１０６には負荷１０７が結合される。出力電圧生成部１０５は、２次巻線１０２ｂに発生する交流電圧を整流且つ平滑化して生成した直流電圧（出力電圧Ｖｏ）を負荷１０７に印加する。具体的には、ダイオード１０３が、スイッチング素子１がターンオフした際に２次巻線１０２ｂに流れる電流（２次電流）を整流して、その整流した電流によりコンデンサ１０４を充電する。このようにスイッチング期間（スイッチング周期）ごとに充電されるコンデンサ１０４の電圧が、出力電圧Ｖｏとして負荷１０７に印加される。また、コンデンサ１０４から負荷１０７へ電流が供給されるが、スイッチング期間ごとにコンデンサ１０４が充電されるので、コンデンサ１０４の電圧（出力電圧Ｖｏ）は、連続するスイッチング期間ごとに上昇する。

出力電圧生成部１０５の出力側には、さらに、発光ダイオード１０８とツェナーダイオード１０９からなる出力電圧検出部１１０が結合しており、発光ダイオード１０８からの光信号を受光するフォトトランジスタ１１１が、半導体装置２のＦＢ端子（制御回路のフィードバック端子）に結合している。出力電圧Ｖｏがツェナーダイオード１０９で設定された設定電圧以上になると、発光ダイオード１０８が導通して、ＦＢ端子からフォトトランジスタ１１１へ電流が流出する。半導体装置２に内包された制御回路は、ＦＢ端子から流出する電流が設定された電流値（第１の定電流値）を超えると、スイッチング素子１のスイッチング動作を停止させる構成となっている。

続いて、スイッチング素子１の制御回路について詳細に説明する。該制御回路は、トランス１０２とスイッチング素子１との接続点であるＤＲＡＩＮ端子と、該制御回路の電源端子であるＢＹＰＡＳＳ端子との間に結合された定電流源３を備える。ＢＹＰＡＳＳ端子には該制御回路の電源として機能するコンデンサ１１２が結合しており、定電流源３は、該制御回路の電源端子電圧（ＢＹＰＡＳＳ端子電圧）が一定となるように、ＤＲＡＩＮ端子電圧に基づいて、コンデンサ１１２を充電するための電流（充電電流）をＢＹＰＡＳＳ端子へ供給する。

また、該制御回路は発振回路４を備える。発振回路４は、スイッチング素子１の最大デューティサイクルを決める最大デューティサイクル信号４ａと、スイッチング素子１の発振周波数を決めるクロック信号４ｂを発振する。このクロック信号４ｂにより、スイッチング素子１を一定周期でオフ状態からオン状態へ移行させる。

また、該制御回路は、ドレイン電流検出回路５と比較器６と定電圧源７を備える。ドレイン電流検出回路５は、スイッチング素子１に流れる電流（ドレイン電流）を検出し、その検出したドレイン電流を電圧に変換する。この変換された電圧は比較器６の非反転入力端子に供給される。一方、比較器６の反転入力端子には定電圧源７からの電圧が供給されており、比較器６は、ドレイン電流検出回路５からの電圧が定電圧源７からの電圧と等しくなったときに、スイッチング素子１をターンオフさせるための信号を生成する。ドレイン電流検出回路５と比較器６と定電圧源７は、ドレイン電流の最大値を、定電圧源７に設定した電圧により決定される一定値‘ＩＬＩＭＩＴ’に制御する過電流保護回路として機能する。

また、該制御回路は、ＲＳフリップフロップ回路８と２つのＡＮＤ回路９、１０を備える。ＲＳフリップフロップ回路８のセット端子には、ＡＮＤ回路９を介して発振回路４からのクロック信号４ｂが供給され、リセット端子には、ＡＮＤ回路１０を介して比較器６からのスイッチング素子１をターンオフさせるための信号が供給される。発振回路４からのクロック信号４ｂのパルスに応じて、ＡＮＤ回路９からＲＳフリップフロップ回路８のセット端子へ論理レベルがハイレベルの信号が供給されると、ＲＳフリップフロップ回路８はセット状態となり、論理レベルがハイレベルの信号を生成する。一方、比較器６からのスイッチング素子１をターンオフさせるための信号に応じて、ＡＮＤ回路１０からＲＳフリップフロップ回路８のリセット端子へ論理レベルがハイレベルの信号が供給されると、ＲＳフリップフロップ回路８はリセット状態となり、論理レベルがロウレベルの信号を生成する。このように、ＲＳフリップフロップ回路８は、状態遷移に応じて論理レベルが遷移（反転）する信号を生成する。

また、該制御回路は、２入力のＮＡＮＤ回路１１を備える。ＮＡＮＤ回路１１の２つの入力端子にはそれぞれ発振回路４からの最大デューティサイクル信号４ａとＲＳフリップフロップ回路８からの信号が供給される。ＮＡＮＤ回路１１は、ＲＳフリップフロップ回路８がセット状態になると論理レベルがロウレベルの信号を生成し、最大デューティサイクル信号４ａにより決まるスイッチング素子１の最大デューティサイクル期間内にＲＳフリップフロップ回路８がリセット状態になると、論理レベルがハイレベルの信号を生成する。最大デューティサイクル期間内にＲＳフリップフロップ回路８がリセット状態にならないときには、最大デューティサイクル信号４ａに応じて論理レベルがハイレベルの信号を生成する。

また、該制御回路は、スイッチング素子１のゲート端子を駆動する駆動信号を生成するドライブ回路１２を備える。駆動信号は、ＮＡＮＤ回路１１からドライブ回路１２へ論理レベルがロウレベルの信号が供給されると、スイッチング素子１をターンオンさせるレベルへ遷移し、ＮＡＮＤ回路１１からドライブ回路１２へ論理レベルがハイレベルの信号が供給されると、スイッチング素子１をターンオフさせるレベルへ遷移する。

また、該制御回路は、オン時ブランキング回路１３を備える。オン時ブランキング回路１３は、ドライブ回路１２が生成する駆動信号を基に、スイッチング素子１がオフ状態からオン状態へ移行してから一定時間（オン時ブランキング時間Ｔ１）、一方の入力端子に比較器６からの信号が供給されるＡＮＤ回路１０の他方の入力端子に、比較器６からの信号を無効にするためのブランキング信号を供給する。このブランキング信号により、スイッチング素子１がターンオンしてからオン時ブランキング時間Ｔ１が経過するまでの間（オン時ブランキング期間）に、ドレイン電流検出回路５からの電圧が定電圧源７からの電圧と等しくなっても、スイッチング素子１はターンオフしない。したがって、スイッチング素子１がオフ状態からオン状態へ移行するときに発生する容量性スパイクノイズによりスイッチング素子１が誤ってターンオフするのを防止することができる。

また、該制御回路は、Ｎ型ＭＯＳＦＥＴ１４と定電流源１５を備える。Ｎ型ＭＯＳＦＥＴ１４のドレイン端子は、一方の入力端子に発振回路４からのクロック信号４ｂが供給されるＡＮＤ回路９の他方の入力端子と定電流源１５に結合しており、Ｎ型ＭＯＳＦＥＴ１４のゲート端子は定電圧源に結合している。Ｎ型ＭＯＳＦＥＴ１４のソース端子は該制御回路のフィードバック端子（ＦＢ端子）として機能する。この構成により、ＦＢ端子から流出する電流が、定電流源１５で設定された電流値（第１の定電流値）を越えると、Ｎ型ＭＯＳＦＥＴ１４のドレイン端子に結合するＡＮＤ回路９の入力端子へクロック信号４ｂを無効にする信号が供給され、スイッチング素子１はオフ状態で発振を停止する。

定電流源１５の電流値にはヒステリシスがあり、ＦＢ端子から流出する電流が、第１の定電流値よりも、ある一定値分だけ小さい電流値（第２の定電流値）以下にならないと、スイッチング素子１のスイッチング動作が再開されないようになっている。

続いて、以上のように構成されたスイッチング電源装置の動作について説明する。該スイッチング電源装置の起動時に、主入力端子１０１に印加される入力電圧Ｖｉｎが一定値以上になると、定電流源３からＢＹＰＡＳＳ端子に結合するコンデンサ１１２へ充電電流が流れ、コンデンサ１１２の電圧（制御回路の電源端子電圧）が一定値に到達すると、発振回路４が起動してスイッチング素子１のスイッチング動作の制御が開始される。スイッチング動作中の内部回路用電流は、スイッチング素子１のオン期間にコンデンサ１１２から供給される。

半導体装置２が起動すると、発振器４が発振する一定周波数のクロック信号４ｂによって、スイッチング素子１は一定周波数でスイッチング動作する。このスイッチング動作が繰り返されて、出力電圧Ｖｏが上昇していくが、出力電圧Ｖｏが出力電圧検出部１１０に設定された設定電圧以上になると、半導体装置２のＦＢ端子からフォトトランジスタ１１１へ電流が流れ始める。そして、フォトトランジスタ１１１へ流れる電流、すなわちＦＢ端子から流出する電流が、定電流源１５で設定された第１の定電流値を越えると、スイッチング素子１のスイッチング動作が停止する。

スイッチング素子１のスイッチング動作が停止すると、トランス１０２を介した１次側から２次側への電力供給が停止するため、出力電圧Ｖｏは徐々に低下し、これに伴い、発光ダイオード１０８およびフォトトランジスタ１１１に流れる電流が徐々に低下する。そして、ＦＢ端子から流出する電流が、定電流源１５で設定された第２の定電流値以下になると、一定周波数のスイッチング素子１のスイッチング動作が再開され、出力電圧Ｖｏが再び上昇するとともに、ＦＢ端子から流出する電流も増加する。

このように、該スイッチング電源装置は、スイッチング素子１の発振および発振停止を制御して、所定の調整範囲内で出力電圧Ｖｏを上昇および下降させることで、出力電圧Ｖｏの安定化を図っている。このスイッチング素子１のスイッチング動作中（発振中）の出力電圧上昇速度、およびスイッチング素子１のスイッチング動作停止中（発振停止中）の出力電圧低下速度は、負荷１０７へ供給される電流量に依存する。すなわち、負荷１０７への電流供給量が小さい軽負荷時には、出力電圧Ｖｏの上昇速度が速く、低下速度が遅いため、スイッチング素子１のスイッチング動作期間が短くなり、逆に重負荷時にはスイッチング素子１のスイッチング動作期間が長くなる。したがって、負荷が軽くなるほど、スイッチング素子１のスイッチング回数が減少するため、軽負荷時の高効率化を達成できる。

図１１に、軽負荷時および重負荷時における該スイッチング電源装置の動作波形を示す。図１１には、上から順に、ドレイン電流ＩＤ、出力電圧Ｖｏ、ＦＢ端子から流出する電流ＩＦＢを示している。なお、ドレイン電流ＩＤの波形には、容量性スパイクノイズは示していない。図１１（ａ）に示すように、軽負荷時にはスイッチング素子１のスイッチング動作期間が短くなり、図１１（ｂ）に示すように、重負荷にはスイッチング素子１のスイッチング動作期間が長くなる。このように、該スイッチング電源装置は、負荷に供給される電流量に応じて、スイッチング素子のスイッチング回数を変化させている。

続いて、ドレイン電流ＩＤについて詳細に説明する。図１２は、通常状態におけるドレイン電流ＩＤの波形を示す。なお、図１２には、容量性スパイクノイズは示していない。スイッチング素子１が発振回路４からのクロック信号４ｂによりオフ状態からオン状態へ移行するごとに、ドレイン電流ＩＤは初期電流ＩＤ１からピーク電流ＩＤｐｅａｋまで、時間とともに直線的に増加する。上述したように、該スイッチング電源装置は、定電圧源７に設定した電圧によりドレイン電流ＩＤの最大値を一定値‘ＩＬＩＭＩＴ’に制御する構成となっているが、現実には過電流保護機能は瞬時に応答せず、ドレイン電流ＩＤが‘ＩＬＩＭＩＴ’に達してからスイッチング素子１がターンオフするまでには応答遅延時間（過電流保護応答遅延時間）ｔｄが存在する。そのため、ドレイン電流ＩＤは、‘ＩＬＩＭＩＴ’に到達した後も、過電流保護応答遅延時間ｔｄが経過するまで増加し続ける。したがって、ドレイン電流ＩＤのピーク電流ＩＤｐｅａｋは、過電流保護応答遅延時間ｔｄの影響により‘ＩＬＩＭＩＴ’よりも大きい値となる。

以上のように、該スイッチング電源装置は、制御回路のフィードバック端子から流出する電流ＩＦＢを出力電圧Ｖｏに応じて変化させることで、スイッチング素子１の発振と発振停止を制御して、所定の調整範囲内で出力電圧Ｖｏを上昇および下降させ、出力電圧Ｖｏの安定化を図っている。

一方、負荷１０７への電流供給量が極端に大きくなる出力短絡時等の過負荷時には、スイッチング素子１をスイッチング動作させても、出力電圧Ｖｏは上昇せずにツェナーダイオード１０９に設定された設定電圧を下回るので、制御回路のフィードバック端子に結合するフォトトランジスタ１１１はオフ状態となる。そのため、過負荷時には、スイッチング素子１は間欠発振せず、発振し続ける。

また、出力電圧Ｖｏが低くなると、スイッチング素子１のオフ期間におけるドレイン電流ＩＤの減少量が少なくなる。そのため、過負荷時には、ドレイン電流ＩＤの初期電流ＩＤ１が上昇するので、ドレイン電流ＩＤが‘ＩＬＩＭＩＴ’に達するまでの時間が短くなり、スイッチング素子１のオン時間が短くなるが、上述したように、該スイッチング電源装置には、スイッチング素子１がオン状態となってからオン時ブランキング時間Ｔ１が経過するまでは、スイッチング素子１がオフ状態とならないようにするために、オン時ブランキング回路１３が設けられているので、スイッチング素子１の最小のオン時間は、オン時ブランキング回路１３で設定されたオン時ブランキング時間Ｔ１と過電流保護応答遅延時間ｔｄとを合計した時間で規制される。

図１３に、オン時ブランキング時間Ｔ１と過電流保護応答遅延時間ｔｄとの合計時間にスイッチング素子１のオン時間が規制されている場合のドレイン電流ＩＤの波形を示す。スイッチング素子１のオン期間中のドレイン電流ＩＤの増加量（初期電流ＩＤ１からピーク電流ＩＤｐｅａｋまでの増加量）ΔＩｏｎと、スイッチング素子１のオフ期間中のドレイン電流ＩＤの減少量ΔＩｏｆｆは下記の（１）式および（２）式で表すことができる（容量性スパイクノイズによる電流は除く）。

ΔＩｏｎ＝Ｖｉｎ×Ｔｏｎ/Ｌｐ ・・・（１）
ΔＩｏｆｆ＝Ｖｏｒ×Ｔｏｆｆ/Ｌｐ
＝（Ｎｐ/Ｎｓ）×Ｖｏ（Ｔ−Ｔｏｎ）/Ｌｐ・・・（２）
（１）式および（２）式において、‘Ｖｉｎ’は入力電圧、‘Ｔｏｎ’はスイッチング素子１のオン時間、‘Ｌｐ’は１次巻線１０２ａのインダクタンス、‘Ｖｏｒ’は反射電圧（スイッチング素子１がターンオフして２次巻線１０２ｂに２次電流が流れる際に１次巻線１０２ａに発生する電圧）、‘Ｔｏｆｆ’はスイッチング素子１のオフ時間、‘Ｔ’はスイッチング周期、‘Ｎｐ’は１次巻線１０２ａの巻数、‘Ｎｓ’は２次巻線１０２ｂの巻数、‘Ｖｏ’は出力電圧を示す。

（１）式および（２）式から明らかなように、スイッチング素子１のオン時間Ｔｏｎがオン時ブランキング時間Ｔ１と過電流保護応答遅延時間ｔｄとの合計時間に規制されている場合、ΔＩｏｎが一定値に規制されるのに対して、ΔＩｏｆｆは、出力電圧Ｖｏ（反射電圧Ｖｏｒ）により変化する。詳しくは、ΔＩｏｆｆは、出力電圧Ｖｏが低下すると小さくなる。そのため、出力電圧Ｖｏが極端に低くなる過負荷時には、ΔＩｏｎ＞ΔＩｏｆｆとなり、図１３に示すように、現在のスイッチング期間（ｎ）における初期電流ＩＤ１（ｎ）およびピーク電流ＩＤｐｅａｋ（ｎ）よりも次のスイッチング期間（ｎ＋１）における初期電流ＩＤ１（ｎ＋１）およびピーク電流ＩＤｐｅａｋ（ｎ＋１）の方が大きくなる。したがって、スイッチング動作が停止しない過負荷時には、ドレイン電流ＩＤの初期電流ＩＤ１が一定値‘ＩＬＩＭＩＴ’よりも大きい値となる。

以上説明したように、従来のスイッチング電源装置の構成では、出力短絡時等の過負荷時には、出力電圧Ｖｏがツェナーダイオード１０９に設定された設定電圧を下回り、制御回路のフィードバック端子に結合するフォトトランジスタ１１１がオン状態とならないため、スイッチング素子１が間欠発振せず、発振し続ける。図１４に、出力短絡時における該スイッチング電源装置の動作波形を示す。図１４には、上から順に、ドレイン電流ＩＤ、出力電圧Ｖｏ、ＦＢ端子から流出する電流ＩＦＢ、制御回路の電源端子電圧（ＢＹＰＡＳＳ端子電圧ＶＢＰ）を示している。なお、ドレイン電流ＩＤの波形には、容量性スパイクノイズは示していない。図１４に示すように、出力短絡時には出力電圧Ｖｏが略‘０Ｖ’となり、電流ＩＦＢが流れなくなるため、スイッチング素子１が発振し続ける。

また、従来のスイッチング電源装置の構成では、出力短絡時等の過負荷時には、スイッチング周期ごとにドレイン電流ＩＤの初期電流ＩＤ１が増加して、一定値‘ＩＬＩＭＩＴ’よりも大きい値となる。そのため、スイッチング素子１が発振し続けると、スイッチング電源装置の発熱が大きくなり、スイッチング電源装置が破壊されるおそれがあった。
米国特許第６２９７６２３号明細書

本発明は、上記従来の問題点に鑑み、出力短絡時等の過負荷時における発熱を抑えることができるスイッチング電源装置、および半導体装置を提供することを目的とする。

本発明の請求項１記載のスイッチング電源装置は、スイッチング素子と、前記スイッチング素子のスイッチング動作を制御する制御回路と、前記スイッチング素子に結合し、前記スイッチング素子のスイッチング動作に応じて、入力側から供給されたエネルギを蓄積し、且つ蓄積したエネルギを出力側へ伝達するためのエネルギ伝達要素と、を備えたスイッチング電源装置であって、前記制御回路は、前記スイッチング素子を一定周期でターンオンさせるための信号を発振する発振回路と、前記スイッチング素子のオン時間が所定時間以下であるか否かを示す信号を生成する過負荷検出回路と、前記過負荷検出回路からの信号により前記スイッチング素子を間欠発振させるか、または発振を停止させる過負荷保護回路と、を含むことを特徴とする。

また、本発明の請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記制御回路は、前記スイッチング素子に流れる電流が一定値に達すると過電流検出信号を生成する過電流保護回路を含み、前記過電流検出信号により前記スイッチング素子をターンオフさせることを特徴とする。

また、本発明の請求項３記載のスイッチング電源装置は、請求項２記載のスイッチング電源装置であって、前記制御回路は、前記スイッチング素子がターンオンしてから一定時間、前記過電流検出信号を無効にするオン時ブランキング回路を含むことを特徴とする。

また、本発明の請求項４記載のスイッチング電源装置は、請求項３記載のスイッチング電源装置であって、前記過負荷検出回路に設定されている前記所定時間は、前記オン時ブランキング回路に設定されている前記一定時間と、前記スイッチング素子に流れる電流が前記一定値に達してから前記スイッチング素子がターンオフするまでの応答遅延時間との合計時間以上であることを特徴とする。

また、本発明の請求項５記載のスイッチング電源装置は、請求項１ないし４のいずれかに記載のスイッチング電源装置であって、前記制御回路は、前記エネルギ伝達要素の出力側に設けられた負荷に印加される電圧に応じたフィードバック信号を基に前記スイッチング素子を間欠発振させて、前記負荷に印加される電圧を安定化させることを特徴とする。

また、本発明の請求項６記載のスイッチング電源装置は、請求項１ないし５のいずれかに記載のスイッチング電源装置であって、前記制御回路は、前記エネルギ伝達要素と前記スイッチング素子との接続点と、前記制御回路の電源端子との間に結合して、前記制御回路の電源端子へ電流を供給する電流源を含むことを特徴とする。

また、本発明の請求項７記載のスイッチング電源装置は、請求項１ないし６のいずれかに記載のスイッチング電源装置であって、前記制御回路、または前記スイッチング素子と前記制御回路は集積化されていることを特徴とする。

また、本発明の請求項８記載の半導体装置は、エネルギ伝達要素に結合するスイッチング素子と、前記スイッチング素子のスイッチング動作を制御する制御回路と、を備え、前記スイッチング素子をスイッチング動作させることで、前記エネルギ伝達要素に、入力側から供給されたエネルギを蓄積させ、且つ蓄積したエネルギを出力側へ伝達させる半導体装置であって、前記制御回路は、前記スイッチング素子を一定周期でターンオンさせるための信号を発振する発振回路と、前記スイッチング素子のオン時間が所定時間以下であるか否かを示す信号を生成する過負荷検出回路と、前記過負荷検出回路からの信号により前記スイッチング素子を間欠発振させるか、または発振を停止させる過負荷保護回路と、を含むことを特徴とする。

また、本発明の請求項９記載の半導体装置は、請求項８記載の半導体装置であって、前記制御回路は、前記スイッチング素子に流れる電流が一定値に達すると過電流検出信号を生成する過電流保護回路を含み、前記過電流検出信号により前記スイッチング素子をターンオフさせることを特徴とする。

また、本発明の請求項１０記載の半導体装置は、請求項９記載の半導体装置であって、前記制御回路は、前記スイッチング素子がターンオンしてから一定時間、前記過電流検出信号を無効にするオン時ブランキング回路を含むことを特徴とする。

また、本発明の請求項１１記載の半導体装置は、請求項１０記載の半導体装置であって、前記過負荷検出回路に設定されている前記所定時間は、前記オン時ブランキング回路に設定されている前記一定時間と、前記スイッチング素子に流れる電流が前記一定値に達してから前記スイッチング素子がターンオフするまでの応答遅延時間との合計時間以上であることを特徴とする。

また、本発明の請求項１２記載の半導体装置は、請求項８ないし１１のいずれかに記載の半導体装置であって、前記制御回路は、前記エネルギ伝達要素の出力側に設けられた負荷に印加される電圧に応じたフィードバック信号を基に前記スイッチング素子を間欠発振させて、前記負荷に印加される電圧を安定化させることを特徴とする。

また、本発明の請求項１３記載の半導体装置は、請求項８ないし１２のいずれかに記載の半導体装置であって、前記制御回路は、前記エネルギ伝達要素と前記スイッチング素子との接続点と、前記制御回路の電源端子との間に結合して、前記制御回路の電源端子へ電流を供給する電流源を含むことを特徴とする。

また、本発明の請求項１４記載の半導体装置は、スイッチング素子の入力端子、出力端子および制御端子に結合して、前記スイッチング素子のスイッチング動作を制御する制御回路を備え、前記スイッチング素子をスイッチング動作させることで、前記制御回路を介して前記スイッチング素子に結合するエネルギ伝達要素に、入力側から供給されたエネルギを蓄積させ、且つ蓄積したエネルギを出力側へ伝達させる半導体装置であって、前記制御回路は、前記スイッチング素子を一定周期でターンオンさせるための信号を発振する発振回路と、前記スイッチング素子のオン時間が所定時間以下であるか否かを示す信号を生成する過負荷検出回路と、前記過負荷検出回路からの信号により前記スイッチング素子を間欠発振させるか、または発振を停止させる過負荷保護回路と、を含むことを特徴とする。

また、本発明の請求項１５記載の半導体装置は、請求項１４記載の半導体装置であって、前記制御回路は、前記スイッチング素子に流れる電流が一定値に達すると過電流検出信号を生成する過電流保護回路を含み、前記過電流検出信号により前記スイッチング素子をターンオフさせることを特徴とする。

また、本発明の請求項１６記載の半導体装置は、請求項１５記載の半導体装置であって、前記制御回路は、前記スイッチング素子がターンオンしてから一定時間、前記過電流検出信号を無効にするオン時ブランキング回路を含むことを特徴とする。

また、本発明の請求項１７記載の半導体装置は、請求項１６記載の半導体装置であって、前記過負荷検出回路に設定されている前記所定時間は、前記オン時ブランキング回路に設定されている前記一定時間と、前記スイッチング素子に流れる電流が前記一定値に達してから前記スイッチング素子がターンオフするまでの応答遅延時間との合計時間以上であることを特徴とする。

また、本発明の請求項１８記載の半導体装置は、請求項１４ないし１７のいずれかに記載の半導体装置であって、前記制御回路は、前記エネルギ伝達要素の出力側に設けられた負荷に印加される電圧に応じたフィードバック信号を基に前記スイッチング素子を間欠発振させて、前記負荷に印加される電圧を安定化させることを特徴とする。

また、本発明の請求項１９記載の半導体装置は、請求項１４ないし１８のいずれかに記載の半導体装置であって、前記制御回路は、前記エネルギ伝達要素と前記スイッチング素子との接続点と、前記制御回路の電源端子との間に結合して、前記制御回路の電源端子へ電流を供給する電流源を含むことを特徴とする。

本発明の好ましい形態によれば、出力短絡時等の過負荷時にスイッチング素子のオン時間が最小となることを利用して、その最小のオン時間を検出し、スイッチング素子を間欠発振させるか、または発振を停止させることにより、出力短絡時等の過負荷時にスイッチング電源装置の発熱を抑えることができ、スイッチング電源装置を保護することができる。

（実施の形態１）
以下、本発明のスイッチング電源装置、および半導体装置の実施の形態１について、図面を参照しながら説明する。但し、先述した図１０に示すスイッチング電源装置が備える部材と同一の部材には同一符号を付して、詳しい説明を省略する。

図１は本発明の実施の形態１に係る絶縁型のスイッチング電源装置の一構成例を示すブロック図である。絶縁型のスイッチング電源装置は、エネルギ伝達要素としてトランスを使用し、トランスの１次巻線に結合するスイッチング素子をスイッチング動作させて、トランスに、１次側（入力側）から供給されたエネルギを蓄積させ、且つ蓄積したエネルギを２次側（出力側）へ伝達させる構成となっている。

図１に示すように、該スイッチング電源装置は、スイッチング素子１と、スイッチング素子１のスイッチング動作を制御する制御回路と、がワンチップに集積化された集積回路を内包する半導体装置２ａを備える。スイッチング素子１には、例えばパワーＭＯＳＦＥＴ等を使用する。

半導体装置２ａは、外部接続端子として、ＤＲＡＩＮ端子（スイッチング素子１の入力端子）と、ＧＮＤ端子（スイッチング素子１の出力端子および制御回路のＧＮＤ端子）と、ＢＹＰＡＳＳ端子（制御回路の電源端子）と、ＦＢ端子（制御回路のフィードバック端子）の４端子を備える。

ＤＲＡＩＮ端子には、主入力端子１０１の正端子が一端に結合されたトランス１０２の１次巻線１０２ａの他端が結合し、ＧＮＤ端子には、主入力端子１０１の負端子が結合している。ＢＹＰＡＳＳ端子とＧＮＤ端子との間には、制御回路の電源として機能するコンデンサ１１２が結合し、ＦＢ端子とＧＮＤ端子との間には、出力電圧検出部１１０の発光ダイオード１０８からの光信号を受光するフォトトランジスタ１１１が結合している。

該スイッチング電源装置の主入力端子１０１には、例えば商用電源等からの交流電圧を整流且つ平滑化して生成した直流電圧（入力電圧Ｖｉｎ）が印加される。トランス１０２の１次巻線１０２ａと２次巻線１０２ｂの極性は逆となっており、スイッチング素子１をスイッチング動作させると、２次巻線１０２ｂに交流電圧が発生する。

トランス１０２の２次巻線１０２ｂは、ダイオード１０３とコンデンサ１０４からなる出力電圧生成部１０５の入力側に結合しており、出力電圧生成部１０５の出力側は主出力端子１０６に結合している。主出力端子１０６には負荷１０７が結合される。出力電圧生成部１０５は、２次巻線１０２ｂに発生する交流電圧を整流且つ平滑化して生成した直流電圧（出力電圧Ｖｏ）を負荷１０７に印加する。

出力電圧生成部１０５の出力側には、さらに、発光ダイオード１０８とツェナーダイオード１０９からなる出力電圧検出部１１０が結合している。出力電圧Ｖｏがツェナーダイオード１０９で設定された設定電圧以上になると、発光ダイオード１０８が導通して、出力電圧Ｖｏに応じたレベルの電流がＦＢ端子からフォトトランジスタ１１１へ流出する。

半導体装置２ａに内包された制御回路は、ＦＢ端子から流出する電流（フィードバック信号）を基にスイッチング素子１を間欠発振させて、所定の調整範囲内で出力電圧Ｖｏを上昇および下降させることで、出力電圧Ｖｏの安定化を図っている。具体的には、該制御回路は、出力電圧Ｖｏの上昇によりＦＢ端子から流出する電流が第１の定電流値を超えると、スイッチング素子１のスイッチング動作を停止させ、それにより出力電圧Ｖｏが低下してＦＢ端子から流出する電流が第１の定電流値よりも、ある一定値分だけ小さい第２の定電流値以下になると、スイッチング素子１のスイッチング動作を再開させる構成となっている。

続いて、半導体装置２ａに内包された制御回路について説明する。該スイッチング電源装置は、制御回路が過負荷検出回路２０と過負荷保護回路３０ａを備える点で、先述した図１０に示すスイッチング電源装置と異なる。また、先述した図１０に示すスイッチング電源装置では、発振回路４からの最大デューティサイクル信号４ａとＲＳフリップフロップ回路８からの信号が供給される２入力のＮＡＮＤ回路を用いたが、該スイッチング電源装置では、それらの信号に加えて過負荷保護回路３０ａからの信号が供給される３入力のＮＡＮＤ回路１１ａを用いる。

該制御回路は、トランス１０２の１次巻線１０２ａとスイッチング素子１との接続点であるＤＲＩＮ端子と、制御回路の電源端子であるＢＹＰＡＳＳ端子との間に結合して、ＢＹＰＡＳＳ端子へ電流を供給する定電流源３を備える。この定電流源３によりコンデンサ１１２が充電されて、制御回路の電源端子電圧（ＢＹＰＡＳＳ端子電圧）が一定にされる。

また、該制御回路は、最大デューティサイクル信号４ａとクロック信号４ｂを発振する発振回路４を備える。このクロック信号４ｂにより、スイッチング素子１を一定周期でターンオンさせる。

また、該制御回路は、ドレイン電流検出回路５と比較器６と定電圧源７からなる過電流保護回路を備える。この過電流保護回路は、ドレイン電流検出回路５において検出したスイッチング素子１に流れる電流（ドレイン電流）が、定電圧源７に設定した電圧により決定される一定値‘ＩＬＩＭＩＴ’に達すると、比較器６においてスイッチング素子１をターンオフさせるための信号（過電流検出信号）を生成する。

また、該制御回路は、ＲＳフリップフロップ回路８を備える。ＲＳフリップフロップ回路８は、発振回路４が発振するクロック信号４ｂのパルスによりセット状態となり、比較器６が生成する過電流検出信号によりリセット状態となり、状態遷移に応じて論理レベルが遷移（反転）する信号を生成する。

また、該制御回路は、３入力のＮＡＮＤ回路１１ａを備える。ＮＡＮＤ回路１１ａの３つの入力端子にはそれぞれ発振回路４からの最大デューティサイクル信号４ａと、ＲＳフリップフロップ回路８からの信号と、過負荷保護回路３０ａからの信号が供給される。ＮＡＮＤ回路１１ａは、過負荷保護回路３０ａからスイッチング素子１の発振を許可する信号が供給されているとき、ドライブ回路１２へ供給する信号の論理レベルをＲＳフリップフロップ回路８の状態遷移に応じて遷移させる。なお、最大デューティサイクル信号４ａにより決まるスイッチング素子１の最大デューティサイクル期間内にＲＳフリップフロップ回路８の状態が遷移しないときには、ドライブ回路１２へ供給する信号の論理レベルを最大デューティサイクル信号４ａに応じて遷移させる。

また、該制御回路は、スイッチング素子１のゲート端子を駆動する駆動信号を生成するドライブ回路１２を備える。ドライブ回路１２は、ＮＡＮＤ回路１１ａから供給される信号の論理レベルに応じてスイッチング素子１をスイッチング動作させる。

また、該制御回路は、オン時ブランキング回路１３を備える。オン時ブランキング回路１３は、スイッチング素子１がターンオンしてからオン時ブランキング時間Ｔ１が経過するまでの間（オン時ブランキング期間）に、ブランキング信号をＡＮＤ回路１０へ供給して、比較器６からの信号（過電流検出信号）を無効にする。

また、該制御回路は、ゲート端子が定電圧源に結合し、ソース端子が該制御回路のフィードバック端子として機能するＮ型ＭＯＳＦＥＴ１４と、Ｎ型ＭＯＳＦＥＴ１４のドレイン端子に結合する定電流源１５を備える。

Ｎ型ＭＯＳＦＥＴ１４と定電流源１５は、スイッチング素子１のスイッチング動作により出力電圧Ｖｏが上昇して、ＦＢ端子から流出する電流（フィードバック信号）が、定電流源１５で設定された第１の定電流値を越えると、Ｎ型ＭＯＳＦＥＴ１４と定電流源１５の接続点からＡＮＤ回路９へクロック信号４ｂを無効にする信号を供給して、スイッチング素子１の発振を停止させる。また、定電流源１５の電流値にはヒステリシスがあり、ＦＢ端子から流出する電流が第１の定電流値を越えると、第１の定電流値よりも、ある一定値分だけ小さい第２の定電流値へ遷移する。Ｎ型ＭＯＳＦＥＴ１４と定電流源１５は、スイッチング素子１の発振が停止することにより出力電圧Ｖｏが低下して、ＦＢ端子から流出する電流が第２の定電流値以下になると、Ｎ型ＭＯＳＦＥＴ１４と定電流源１５の接続点からＡＮＤ回路９へ供給する信号をクロック信号４ｂを有効にする信号へ遷移させて、スイッチング素子１の発振を再開させる。このように、該制御回路は、ＦＢ端子から流出する電流を基にスイッチング素子１を間欠発振させて、出力電圧Ｖｏの安定化を図っている。

また、該制御回路は、スイッチング素子１のオン時間が所定時間（過負荷検出時間）以下であるか否かを示す信号（過負荷検出信号）を生成する過負荷検出回路２０と、過負荷検出回路２０からの過負荷検出信号によりスイッチング素子１を間欠発振させる過負荷保護回路３０ａを備える。

ここで、過負荷検出回路２０に設定する所定時間（過負荷検出時間）を、オン時ブランキング回路１３に設定されているオン時ブランキング時間Ｔ１と過電流保護応答遅延時間（ドレイン電流が一定値‘ＩＬＩＭＩＴ’に達してからスイッチング素子１がターンオフするまでの応答遅延時間）ｔｄとの合計時間よりもわずかに大きい時間とすることで、出力短絡時等の過負荷時にスイッチング素子１を間欠発振させることができ、過負荷時におけるスイッチング電源装置の発熱を抑えることが可能となる。

以下、過負荷検出回路２０と過負荷保護回路３０ａの一構成例について説明する。図２は本発明の実施の形態１に係る過負荷検出回路２０と過負荷保護回路３０ａの一構成例を示す回路図である。

図２に示すように、過負荷検出回路２０は、Ｐ型ＭＯＳＦＥＴ２１と、Ｎ型ＭＯＳＦＥＴ２２と、定電流源２３と、コンデンサ２４と、インバータ回路２５と、ＡＮＤ回路２６と、ＲＳフリップフロップ回路２７を備える。

Ｐ型ＭＯＳＦＥＴ２１のソース端子は定電流源２３に結合しており、Ｐ型ＭＯＳＦＥＴ２１のドレイン端子はＮ型ＭＯＳＦＥＴ２２のドレイン端子に結合している。Ｐ型ＭＯＳＦＥＴ２１とＮ型ＭＯＳＦＥＴ２２のゲート端子には、発振回路４からのクロック信号４ｂが供給される。また、Ｐ型ＭＯＳＦＥＴ２１とＮ型ＭＯＳＦＥＴ２２との接続点と、Ｎ型ＭＯＳＦＥＴ２２のソース端子との間に、コンデンサ２４が結合している。したがって、クロック信号４ｂに同期して、コンデンサ２４の充放電が行われる。

コンデンサ２４の電圧が入力端子に供給されるインバータ回路２５は、コンデンサ２４の電圧が閾値電圧Ｖｔｈを下回ると論理レベルがハイレベルの信号を生成し、閾値電圧Ｖｔｈを超えると論理レベルがロウレベルの信号を生成する。

ここでは、Ｐ型ＭＯＳＦＥＴ２１、Ｎ型ＭＯＳＦＥＴ２２、定電流源２３、コンデンサ２４およびインバータ回路２５により、過負荷を検出するための過負荷検出時間を設定する。具体的には、オン時ブランキング時間Ｔ１と過電流保護応答遅延時間ｔｄの合計時間からわずかに遅れて、インバータ回路２５が生成する信号の論理レベルがハイレベルからロウレベルへ遷移するようにしている。

ＡＮＤ回路２６は一方の入力端子にＡＮＤ回路１０からの信号が供給され、他方の入力端子にインバータ回路２５からの信号が供給される。インバータ回路２５が生成する信号の論理レベルは、オン時ブランキング時間Ｔ１と過電流保護応答遅延時間ｔｄの合計時間からわずかに遅れて、ハイレベルからロウレベルへ遷移し、ＡＮＤ回路１０が生成する信号の論理レベルは、出力短絡時等の過負荷時にはオン時ブランキング時間Ｔ１経過時にロウレベルからハイレベルへ遷移するので、ＡＮＤ回路２６が生成する信号の論理レベルは、出力短絡時等の過負荷時にはオン時ブランキング時間Ｔ１経過時にロウレベルからハイレベルへ遷移する。一方、通常状態では、インバータ回路２５が生成する信号の論理レベルがハイレベルからロウレベルへ遷移した後に、ＡＮＤ回路１０が生成する信号の論理レベルがロウレベルからハイレベルへ遷移するので、ＡＮＤ回路２６が生成する信号の論理レベルはロウレベルに維持される。

ＲＳフリップフロップ回路２７はセット端子にＡＮＤ回路２６からの信号が供給され、リセット端子に発振回路４からのクロック信号４ｂが供給される。ＲＳフリップフロップ回路２７の反転出力端子から供給される信号が過負荷検出信号であり、出力短絡時等の過負荷時には、ＡＮＤ回路２６からの信号によりＲＳフリップフロップ回路２７はセット状態となり、反転出力端子から供給される過負荷検出信号の論理レベルはハイレベルからロウレベルへ遷移する。一方、通常状態では、ＡＮＤ回路２６が生成する信号の論理レベルがロウレベルに維持されるため、反転出力端子から供給される信号の論理レベルはハイレベルに維持される。

続いて、出力短絡時等の過負荷時における過負荷検出回路２０の動作について、図３を参照しながら説明する。図３には、上から順に、ドレイン電流ＩＤ、発振回路４が発振するクロック信号４ｂ、インバータ回路２５が生成する信号、ＡＮＤ回路１０が生成する信号、ＡＮＤ回路２６が生成する信号を示している。なお、ドレイン電流ＩＤの波形には、容量性スパイクノイズは示していない。

図３に示すように、インバータ回路２５が生成する信号の論理レベルは、コンデンサ２４の充放電動作により、クロック信号４ｂのパルスに応じてロウレベルからハイレベルへ遷移し、オン時ブランキング時間Ｔ１と過電流保護応答遅延時間ｔｄの合計時間よりもわずかに遅いタイミングでハイレベルからロウレベルへ遷移する。

また、ＡＮＤ回路１０が生成する信号の論理レベルは、オン時ブランキング時間Ｔ１経過時にロウレベルからハイレベルへ遷移し、スイッチング素子１がターンオフするとハイレベルからロウレベルへ遷移する。

したがって、ＡＮＤ回路２６が生成する信号の論理レベルも、オン時ブランキング時間Ｔ１経過時にロウレベルからハイレベルへ遷移し、スイッチング素子１がターンオフするとハイレベルからロウレベルへ遷移するため、ＲＳフリップフロップ回路２７の反転出力端子から供給される信号（過負荷検出信号）は、オン時ブランキング時間Ｔ１経過時に論理レベルがハイレベルからロウレベルへ遷移する。

続いて、過負荷保護回路３０ａについて説明する。図２に示すように、過負荷保護回路３０ａは、比較器３１と、インバータ回路３２と、ＡＮＤ回路３３と、ＯＲ回路３４と、スイッチ３５を備える。

非反転入力端子にＢＹＰＡＳＳ端子（制御回路の電源端子）が結合し、反転入力端子に定電圧源が結合している比較器３１は、ＢＹＰＡＳＳ端子電圧（制御回路の電源端子電圧）と、ヒステリシスを持つ定電圧（スイッチング素子起動電圧／スイッチング素子停止電圧）とを比較する。比較器３１が生成する信号の論理レベルは、ＢＹＰＡＳＳ端子電圧がスイッチング素子停止電圧まで低下すると、ハイレベルからロウレベルへ遷移し、ＢＹＰＡＳＳ端子電圧がスイッチング素子起動電圧まで上昇すると、ロウレベルからハイレベルへ遷移する。

比較器３１が生成する信号は３入力のＮＡＮＤ回路１１ａの入力端子に供給される。したがって、ＢＹＰＡＳＳ端子電圧がスイッチング素子停止電圧まで低下して、比較器３１が生成する信号の論理レベルがハイレベルからロウレベルへ遷移すると、スイッチング素子１のスイッチング動作（発振）が停止し、ＢＹＰＡＳＳ端子電圧がスイッチング素子起動電圧まで上昇して、比較器３１が生成する信号の論理レベルがロウレベルからハイレベルへ遷移すると、スイッチング素子のスイッチング動作（発振）が再開する。

ＡＮＤ回路３３は、一方の入力端子に過負荷検出回路２０（ＲＳフリップフロップ回路２７の反転出力端子）からの過負荷検出信号が供給され、他方の入力端子にＮＡＮＤ回路１１ａが生成する信号が供給される。

ＯＲ回路３４は、一方の入力端子にインバータ回路３２を介して比較器３１からの信号が供給され、他方の入力端子にＡＮＤ回路３３からの信号が供給される。ＯＲ回路３４は、定電流源３とＢＹＰＡＳＳ端子との間に介在するスイッチ３５の開閉状態を制御する信号を生成する。

ここで、以上のように構成されたスイッチング電源装置の出力短絡時における動作について、図４を参照しながら説明する。図４には、上から順に、ドレイン電流ＩＤ、出力電圧Ｖｏ、ＦＢ端子から流出する電流ＩＦＢ、ＢＹＰＡＳＳ端子電圧ＶＢＰを示している。なお、ドレイン電流ＩＤの波形には、容量性スパイクノイズは示していない。

図４に示すように、出力短絡時には出力電圧Ｖｏが略‘０Ｖ’となり、電流ＩＦＢが流れなくなるが、本実施の形態１では、スイッチング素子起動電圧とスイッチング素子停止電圧との間でＢＹＰＡＳＳ端子電圧ＶＢＰが上昇と下降を繰り返す。ＢＹＰＡＳＳ端子電圧ＶＢＰが下降している間は、スイッチング素子１は発振しており、ＢＹＰＡＳＳ端子電圧が上昇している間は、スイッチング素子１は発振を停止する。このように、本実施の形態１では、出力短絡時等の過負荷時においても、スイッチング素子１が間欠発振するので、過負荷時におけるスイッチング電源装置の発熱を抑えることが可能となる。

続いて、出力短絡時における過負荷保護回路３０ａの動作について、図５を参照しながら説明する。図５には、上から順に、ドレイン電流ＩＤ、過負荷検出信号、インバータ回路３２が生成する信号、ＯＲ回路３４が生成する信号、スイッチ３５の開閉動作、発振回路４が発振するクロック信号４ｂ、ＢＹＰＡＳＳ端子電圧ＶＢＰ、出力電圧Ｖｏを示している。なお、ドレイン電流ＩＤの波形には、容量性スパイクノイズは示していない。

図５に示すように、出力短絡が発生する前は、過負荷検出信号の論理レベルはハイレベルに維持されており、インバータ回路３２が生成する信号の論理レベルはロウレベルに維持されている。したがって、出力短絡が発生する前は、ＮＡＮＤ回路１１ａからドライブ回路１２へ供給される信号の論理レベルに応じて、ＯＲ回路３４が生成する信号の論理レベルが遷移するので、スイッチ３５は、スイッチング素子１のオフ期間にオン状態となる。

出力短絡が発生すると、過負荷検出信号の論理レベルは、出力短絡発生後の最初のオン時ブランキング期間経過時にハイレベルからロウレベルに遷移する。その後、ＢＹＰＡＳＳ端子電圧ＶＢＰがスイッチング素子停止電圧よりも大きい間は、クロック信号４ｂに同期してロウレベルからハイレベルへ遷移し、オン時ブランキング期間経過時にハイレベルからロウレベルへ遷移する。つまり、オン時ブランキング期間ごとにハイレベルとなる。

一方、インバータ回路３２が生成する信号の論理レベルは、出力短絡が発生しても、ＢＹＰＡＳＳ端子電圧ＶＢＰがスイッチング素子停止電圧よりも大きい間は、ロウレベルに維持される。

したがって、出力短絡が発生すると、ＢＹＰＡＳＳ端子電圧ＶＢＰがスイッチング素子停止電圧よりも大きい間は、ＮＡＮＤ回路１１ａが生成する信号の論理レベルがオン時ブランキング期間の経過後にロウレベルからハイレベルへ遷移するので、ＯＲ回路３４が生成する信号の論理レベルはロウレベルに維持され、それに応じてスイッチ３５もオフ状態に維持される。

このように、出力短絡が発生すると、ＢＹＰＡＳＳ端子電圧ＶＢＰがスイッチング素子停止電圧よりも大きい間は、スイッチ３５がオフ状態に維持されるので、半導体装置２ａの電力消費によってＢＹＰＡＳＳ端子電圧ＶＢＰが低下していく。

その後、ＢＹＰＡＳＳ端子電圧ＶＢＰがスイッチング素子停止電圧まで低下すると、スイッチング素子１の発振が停止する。これと同時に、インバータ回路３２が生成する信号の論理レベルがロウレベルからハイレベルへ遷移する。これにより、ＯＲ回路３４が生成する信号の論理レベルがハイレベルとなり、スイッチ３５がオン状態となる。したがって、スイッチング素子１の発振が停止して、ＢＹＰＡＳＳ端子電圧ＶＢＰが上昇していく。なお、過負荷検出信号の論理レベルは、スイッチング素子１の発振が停止した後、ハイレベルとなる。

その後、ＢＹＰＡＳＳ端子電圧ＶＢＰがスイッチング素子起動電圧まで上昇すると、スイッチング素子１の発振が再開する。これと同時に、インバータ回路３２が生成する信号の論理レベルがハイレベルからロウレベルへ遷移する。

また、スイッチング素子１の発振が再開すると、過負荷検出信号の論理レベルは、発振再開後の最初のオン時ブランキング期間経過時にハイレベルからロウレベルに遷移する。その後、ＢＹＰＡＳＳ端子電圧ＶＢＰがスイッチング素子停止電圧よりも大きい間は、オン時ブランキング期間ごとにハイレベルとなる。

したがって、ＯＲ回路３４が生成する信号の論理レベルは、スイッチング素子１の発振が再開すると、ＢＹＰＡＳＳ端子電圧ＶＢＰがスイッチング素子停止電圧よりも大きい間は、ＮＡＮＤ回路１１ａが生成する信号の論理レベルがオン時ブランキング期間の経過後にロウレベルからハイレベルへ遷移するので、発振開始時にハイレベルからロウレベルへ遷移した後、ロウレベルのまま維持され、それに応じてスイッチ３５もオフ状態に維持される。

以後、出力短絡状態が解消されるまで、上記した発振と発振停止を繰り返すスイッチング素子１の間欠発振動作が継続されるので、スイッチング電源装置の発熱を抑えることが可能となる。

（実施の形態２）
以下、本発明のスイッチング電源装置、および半導体装置の実施の形態２について、図面を参照しながら説明する。但し、先述した図１０に示すスイッチング電源装置および実施の形態１に係るスイッチング電源装置が備える部材と同一の部材には同一符号を付して、説明を省略する。

図６は本発明の実施の形態２に係る絶縁型のスイッチング電源装置の一構成例を示すブロック図である。該スイッチング電源装置は、半導体装置２ｂに内包される制御回路が備える過負荷保護回路３０ｂが、先述した実施の形態１と異なる。過負荷保護回路３０ｂは、過負荷検出回路２０からの過負荷検出信号によりスイッチング素子１の発振を停止させる構成となっている。

ここで、過負荷保護回路３０ｂの一構成例について説明する。図７は本発明の実施の形態２に係る過負荷保護回路３０ｂの一構成例を示す回路図である。図７に示すように、過負荷保護回路３０ｂは、２個のインバータ回路３６、３７と、ＲＳフリップフロップ回路３８と、再起動トリガ回路３９を備える。

ＲＳフリップフロップ回路３８のセット端子は、インバータ回路３６を介して過負荷検出回路２０（ＲＳフリップフロップ回路２７の反転出力端子）に結合しており、リセット端子は再起動トリガ回路３９に結合している。また、ＲＳフリップフロップ回路３８の出力端子は、インバータ回路３７を介してＮＡＮＤ回路１１ａの入力端子に結合している。

再起動トリガ回路３９は、制御回路の電源端子電圧（ＢＹＰＡＳＳ端子電圧）が設定電圧以下まで低下したときに、ＲＳフリップフロップ回路３８のリセット端子へ再起動トリガ信号（リセット信号）を供給する。

続いて、以上のように構成されたスイッチング電源装置の出力短絡時における動作について、図８を参照しながら説明する。図８には、上から順に、ドレイン電流ＩＤ、出力電圧Ｖｏ、ＦＢ端子から流出する電流ＩＦＢ、ＢＹＰＡＳＳ端子電圧ＶＢＰを示している。なお、ドレイン電流ＩＤの波形には、容量性スパイクノイズは示していない。図８に示すように、出力短絡時には出力電圧Ｖｏが略‘０Ｖ’となり、電流ＩＦＢが流れなくなるが、本実施の形態２では、スイッチング素子１の発振が停止する。

続いて、過負荷保護回路３０ｂの動作について、図９を参照しながら説明する。図９には、上から順に、ドレイン電流ＩＤ、過負荷検出信号、ＲＳフリップフロップ回路３８が生成する信号、発振回路４が発振するクロック信号４ｂ、出力電圧Ｖｏを示している。なお、ドレイン電流ＩＤの波形には、容量性スパイクノイズは示していない。

図９に示すように、出力短絡が発生すると、過負荷検出信号の論理レベルが、出力短絡発生後の最初のオン時ブランキング期間経過時にハイレベルからロウレベルに遷移し、それにより、ＲＳフリップフロップ回路３８が生成する信号の論理レベルがロウレベルからハイレベルへ遷移して、インバータ回路３７が生成する信号の論理レベルがハイレベルからロウレベルへ遷移し、スイッチング素子１の発振が停止する。なお、過負荷検出信号の論理レベルは、スイッチング素子１の発振停止後の最初のクロック信号４ｂによりロウレベルからハイレベルへ遷移する。

以後、ＲＳフリップフロップ回路３８のリセット端子へ再起動トリガ回路３９から再起動トリガ信号が供給されるまで、スイッチング素子１の発振停止状態が維持されるので、スイッチング電源装置の発熱を抑えることが可能となる。

なお、以上説明した実施の形態１、２では、スイッチング素子と制御回路が集積化された半導体装置を使用する場合について説明したが、例えば制御回路のみが集積化された半導体装置を使用してもよい。この場合、半導体装置には、スイッチング素子の入力端子、出力端子および制御端子に結合する外部接続端子を形成する。

また、以上説明した実施の形態１、２では、トランスを用いた絶縁型のスイッチング電源装置を例に説明したが、これに限らず、本発明は、スイッチング素子のスイッチング動作に応じて、入力側から供給されたエネルギを蓄積し、且つ蓄積したエネルギを出力側へ伝達するためのエネルギ伝達要素を備えたスイッチング電源装置に適用可能であり、例えばコイルを用いた非絶縁型スイッチング電源装置にも適用することができる。

本発明にかかるスイッチング電源装置および半導体装置は、出力短絡時等の過負荷時におけるスイッチング電源装置の発熱を抑えることができ、過負荷保護機能を必要とするスイッチング電源装置に有用である。

本発明の実施の形態１に係るスイッチング電源装置の一構成例を示すブロック図 本発明の実施の形態１に係る半導体装置の一構成例を示す回路図 本発明の実施の形態１に係る半導体装置が備える過負荷検出回路の動作を説明するためのタイムチャート図 本発明の実施の形態１に係るスイッチング電源装置の動作の概略を説明するためのタイムチャート図 本発明の実施の形態１に係る半導体装置が備える過負荷保護回路の動作を説明するためのタイムチャート図 本発明の実施の形態２に係るスイッチング電源装置の一構成例を示すブロック図 本発明の実施の形態２に係る半導体装置の一構成例を示す回路図 本発明の実施の形態２に係るスイッチング電源装置の動作の概略を説明するためのタイムチャート図 本発明の実施の形態２に係る半導体装置が備える過負荷保護回路の動作を説明するためのタイムチャート図 従来の絶縁型のスイッチング電源装置の構成を示す回路図 従来の絶縁型のスイッチング電源装置の軽負荷時および重負荷時における動作の概略を説明するためのタイムチャート図 従来の絶縁型のスイッチング電源装置の通常状態におけるドレイン電流を説明するための図 従来の絶縁型のスイッチング電源装置の過負荷時におけるドレイン電流を説明するための図 従来の絶縁型のスイッチング電源装置の過負荷時における動作の概略を説明するためのタイムチャート図

符号の説明

１ スイッチング素子
２、２ａ、２ｂ 半導体装置
３ 定電流源
４ 発振回路
４ａ 最大デューティサイクル信号
４ｂ クロック信号
５ ドレイン電流検出回路
６ 比較器
７ 定電圧源
８ ＲＳフリップフロップ回路
９、１０ ＡＮＤ回路
１１、１１ａ ＮＡＮＤ回路
１２ ドライブ回路
１３ オン時ブランキング回路
１４ Ｎ型ＭＯＳＦＥＴ
１５ 定電流源
２０ 過負荷検出回路
２１ Ｐ型ＭＯＳＦＥＴ
２２ Ｎ型ＭＯＳＦＥＴ
２３ 定電流源
２４ コンデンサ
２５ インバータ回路
２６ ＡＮＤ回路
２７ ＲＳフリップフロップ回路
３０ａ、３０ｂ 過負荷保護回路
３１ 比較器
３２ インバータ回路
３３ ＡＮＤ回路
３４ ＯＲ回路
３５ スイッチ
３６、３７ インバータ回路
３８ ＲＳフリップフロップ回路
３９ 再起動トリガ回路
１０１ 主入力端子
１０２ トランス
１０２ａ １次巻線
１０２ｂ ２次巻線
１０３ ダイオード
１０４ コンデンサ
１０５ 出力電圧生成部
１０６ 主出力端子
１０７ 負荷
１０８ 発光ダイオード
１０９ ツェナーダイオード
１１０ 出力電圧検出部
１１１ フォトトランジスタ
１１２ コンデンサ

Claims (19)

1. スイッチング素子と、前記スイッチング素子のスイッチング動作を制御する制御回路と、前記スイッチング素子に結合し、前記スイッチング素子のスイッチング動作に応じて、入力側から供給されたエネルギを蓄積し、且つ蓄積したエネルギを出力側へ伝達するためのエネルギ伝達要素と、を備えたスイッチング電源装置であって、前記制御回路は、前記スイッチング素子を一定周期でターンオンさせるための信号を発振する発振回路と、前記スイッチング素子のオン時間が所定時間以下であるか否かを示す信号を生成する過負荷検出回路と、前記過負荷検出回路からの信号により前記スイッチング素子を間欠発振させるか、または発振を停止させる過負荷保護回路と、を含むことを特徴とするスイッチング電源装置。
2. 前記制御回路は、前記スイッチング素子に流れる電流が一定値に達すると過電流検出信号を生成する過電流保護回路を含み、前記過電流検出信号により前記スイッチング素子をターンオフさせることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記制御回路は、前記スイッチング素子がターンオンしてから一定時間、前記過電流検出信号を無効にするオン時ブランキング回路を含むことを特徴とする請求項２記載のスイッチング電源装置。
4. 前記過負荷検出回路に設定されている前記所定時間は、前記オン時ブランキング回路に設定されている前記一定時間と、前記スイッチング素子に流れる電流が前記一定値に達してから前記スイッチング素子がターンオフするまでの応答遅延時間との合計時間以上であることを特徴とする請求項３記載のスイッチング電源装置。
5. 前記制御回路は、前記エネルギ伝達要素の出力側に設けられた負荷に印加される電圧に応じたフィードバック信号を基に前記スイッチング素子を間欠発振させて、前記負荷に印加される電圧を安定化させることを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源装置。
6. 前記制御回路は、前記エネルギ伝達要素と前記スイッチング素子との接続点と、前記制御回路の電源端子との間に結合して、前記制御回路の電源端子へ電流を供給する電流源を含むことを特徴とする請求項１ないし５のいずれかに記載のスイッチング電源装置。
7. 前記制御回路、または前記スイッチング素子と前記制御回路は集積化されていることを特徴とする請求項１ないし６のいずれかに記載のスイッチング電源装置。
8. エネルギ伝達要素に結合するスイッチング素子と、前記スイッチング素子のスイッチング動作を制御する制御回路と、を備え、前記スイッチング素子をスイッチング動作させることで、前記エネルギ伝達要素に、入力側から供給されたエネルギを蓄積させ、且つ蓄積したエネルギを出力側へ伝達させる半導体装置であって、前記制御回路は、前記スイッチング素子を一定周期でターンオンさせるための信号を発振する発振回路と、前記スイッチング素子のオン時間が所定時間以下であるか否かを示す信号を生成する過負荷検出回路と、前記過負荷検出回路からの信号により前記スイッチング素子を間欠発振させるか、または発振を停止させる過負荷保護回路と、を含むことを特徴とする半導体装置。
9. 前記制御回路は、前記スイッチング素子に流れる電流が一定値に達すると過電流検出信号を生成する過電流保護回路を含み、前記過電流検出信号により前記スイッチング素子をターンオフさせることを特徴とする請求項８記載の半導体装置。
10. 前記制御回路は、前記スイッチング素子がターンオンしてから一定時間、前記過電流検出信号を無効にするオン時ブランキング回路を含むことを特徴とする請求項９記載の半導体装置。
11. 前記過負荷検出回路に設定されている前記所定時間は、前記オン時ブランキング回路に設定されている前記一定時間と、前記スイッチング素子に流れる電流が前記一定値に達してから前記スイッチング素子がターンオフするまでの応答遅延時間との合計時間以上であることを特徴とする請求項１０記載の半導体装置。
12. 前記制御回路は、前記エネルギ伝達要素の出力側に設けられた負荷に印加される電圧に応じたフィードバック信号を基に前記スイッチング素子を間欠発振させて、前記負荷に印加される電圧を安定化させることを特徴とする請求項８ないし１１のいずれかに記載の半導体装置。
13. 前記制御回路は、前記エネルギ伝達要素と前記スイッチング素子との接続点と、前記制御回路の電源端子との間に結合して、前記制御回路の電源端子へ電流を供給する電流源を含むことを特徴とする請求項８ないし１２のいずれかに記載の半導体装置。
14. スイッチング素子の入力端子、出力端子および制御端子に結合して、前記スイッチング素子のスイッチング動作を制御する制御回路を備え、前記スイッチング素子をスイッチング動作させることで、前記制御回路を介して前記スイッチング素子に結合するエネルギ伝達要素に、入力側から供給されたエネルギを蓄積させ、且つ蓄積したエネルギを出力側へ伝達させる半導体装置であって、前記制御回路は、前記スイッチング素子を一定周期でターンオンさせるための信号を発振する発振回路と、前記スイッチング素子のオン時間が所定時間以下であるか否かを示す信号を生成する過負荷検出回路と、前記過負荷検出回路からの信号により前記スイッチング素子を間欠発振させるか、または発振を停止させる過負荷保護回路と、を含むことを特徴とする半導体装置。
15. 前記制御回路は、前記スイッチング素子に流れる電流が一定値に達すると過電流検出信号を生成する過電流保護回路を含み、前記過電流検出信号により前記スイッチング素子をターンオフさせることを特徴とする請求項１４記載の半導体装置。
16. 前記制御回路は、前記スイッチング素子がターンオンしてから一定時間、前記過電流検出信号を無効にするオン時ブランキング回路を含むことを特徴とする請求項１５記載の半導体装置。
17. 前記過負荷検出回路に設定されている前記所定時間は、前記オン時ブランキング回路に設定されている前記一定時間と、前記スイッチング素子に流れる電流が前記一定値に達してから前記スイッチング素子がターンオフするまでの応答遅延時間との合計時間以上であることを特徴とする請求項１６記載の半導体装置。
18. 前記制御回路は、前記エネルギ伝達要素の出力側に設けられた負荷に印加される電圧に応じたフィードバック信号を基に前記スイッチング素子を間欠発振させて、前記負荷に印加される電圧を安定化させることを特徴とする請求項１４ないし１７のいずれかに記載の半導体装置。
19. 前記制御回路は、前記エネルギ伝達要素と前記スイッチング素子との接続点と、前記制御回路の電源端子との間に結合して、前記制御回路の電源端子へ電流を供給する電流源を含むことを特徴とする請求項１４ないし１８のいずれかに記載の半導体装置。

Images