JP2019121723A

JP2019121723A - 電磁石用電源装置

Info

Publication number: JP2019121723A
Application number: JP2018001644A
Authority: JP
Inventors: 博人石谷; Hiroto Ishitani
Original assignee: Nichicon Corp
Current assignee: Nichicon Corp
Priority date: 2018-01-10
Filing date: 2018-01-10
Publication date: 2019-07-22
Anticipated expiration: 2038-01-10
Also published as: JP6898259B2

Abstract

【課題】通電開始時に発生する突入電流を抑制することが可能な電磁石用電源装置を提供する。【解決手段】開閉回路１１，１２と、ＡＣ／ＤＣ変換回路１４と、スイッチ手段１５ａ〜１５ｄと、フィードバック制御をしてＰＷＭ信号を生成する第１制御回路１７ａと、開閉回路１１，１２を閉状態にする第１制御信号と、第１レベルのときにスイッチ手段１５ａ〜１５ｄのスイッチングを禁止し、第２レベルのときにスイッチングを許可する第２制御信号と、を出力する第２制御回路１７ｂと、第２レベルの第２制御信号が入力され、かつＰＷＭ信号が入力された状態でスイッチ手段１５ａ〜１５ｄをスイッチングさせる第３制御回路１７ｃと、を備える。第１制御回路１７ａは、第２制御信号が第２レベルに切り替わるとフィードバック制御を開始し、第２制御回路１７ｂは、フィードバック制御が実質的に安定した後に、開閉回路１１，１２を閉状態にする。【選択図】図１

Description

本発明は、電磁石用電源装置に関する。

電磁石用電源装置としては、例えば、特許文献１に記載のものや、図３に示す電磁石用電源装置１０’が知られている。電磁石用電源装置１０’は、メインリレー１１と、プリチャージリレー１２と、抵抗器１３と、ＡＣ／ＤＣ変換回路１４と、スイッチ回路１５と、電流検出部１６と、制御回路１７’と、を備える。制御回路１７’は、第１制御回路１８と、第２制御回路１９と、を備える。

第１制御回路１８は、電流検出部１６で検出した電流値に基づいてフィードバック制御を行い、スイッチ回路１５の出力電流値を所定の目標値に収束させるためのＰＷＭ信号を生成する。また、第１制御回路１８は、メインリレー１１をオン状態にする第１オン信号と、プリチャージリレー１２をオン状態にする第２オン信号と、スイッチ回路１５を構成するスイッチ手段（例えば、ＦＥＴ）１５ａ〜１５ｄのスイッチングをブロック（禁止）するブロック信号と、を出力する。

第２制御回路１９は、ブロック信号がハイレベルのときは、ＰＷＭ信号の入力の有無に関わらず、スイッチ手段１５ａ〜１５ｄのスイッチングを行わない。一方、ブロック信号がローレベルのとき（ブロックが解除されているとき）は、ＰＷＭ信号に応じてスイッチ手段１５ａ〜１５ｄをスイッチングさせる。

特開２０１６−１８９７３号公報

ところで、上記従来の電磁石用電源装置１０’は、通電を開始する際、図４に示す制御シーケンスに従って動作する。すなわち、外部から第１制御回路１８に通電開始指令が入力されると（時刻ｔ_０）、第１制御回路１８は、第２オン信号をハイレベルにしてプリチャージリレー１２をオン状態にし（時刻ｔ_１’）、第１オン信号をハイレベルにしてメインリレー１１をオン状態にし（時刻ｔ_２’）、最後にブロック信号をローレベルにしてスイッチ手段１５ａ〜１５ｄのブロックを解除する（時刻ｔ_３’）。

時刻ｔ_３’においては、メインリレー１１およびプリチャージリレー１２がオンしているので、スイッチ回路１５の入力側に一定の電圧が発生し、スイッチ回路１５は出力可能な状態になっている。このため、第１制御回路１８は、ブロック信号をローレベルにした後、スイッチ回路１５の出力電流値が実質的にゼロになるようにフィードバック制御を行う。

しかしながら、第１制御回路１８では、ブロック信号をローレベルにした直後（時刻ｔ_３’の直後）の数秒間（例えば、１秒間）は、フィードバック制御が安定しないため、スイッチ回路１５の出力電流値をゼロに収束させるためのＰＷＭ信号が生成されず、不安定なＰＷＭ信号が生成される。第２制御回路１９が不安定なＰＷＭ信号に応じてスイッチ手段１５ａ〜１５ｄをスイッチングさせると、スイッチング時に発生した電流が突入電流として出力されてしまう可能性がある。

電磁石３０に微小でも突入電流が流れてしまうと、電磁石３０または電磁石３０に接続された装置（例えば、電磁石３０に接続された電源）に高電圧が発生し、装置が破壊されてしまう可能性がある。

本発明は上記事情に鑑みてなされたものであって、その課題とするところは、通電開始時に発生する突入電流を抑制することが可能な電磁石用電源装置を提供することにある。

上記課題を解決するために、本発明に係る電磁石用電源装置は、
交流電源から供給された交流電流を直流に変換して電磁石に供給する電磁石用電源装置であって、
ＡＣ側が前記交流電源に接続されるＡＣ／ＤＣ変換回路と、
前記交流電源と前記ＡＣ／ＤＣ変換回路との間に介装され、開状態のときに前記交流電流を遮断する一方、閉状態のときに前記交流電流を通過させる開閉回路と、
前記ＡＣ／ＤＣ変換回路のＤＣ側に接続されたスイッチ手段を有し、前記ＡＣ／ＤＣ変換回路から出力された直流電流を前記スイッチ手段でスイッチングして前記電磁石に供給するスイッチ回路と、
前記スイッチ回路の出力電流値に基づくフィードバック制御を行い、前記スイッチ手段のＰＷＭ信号を生成する第１制御回路と、
前記開閉回路を前記閉状態にする第１制御信号と、第１レベルのときに前記スイッチ手段のスイッチングを禁止する一方、第２レベルのときに前記スイッチ手段のスイッチングを許可する第２制御信号と、を出力する第２制御回路と、
前記第２レベルの前記第２制御信号が入力され、かつ前記ＰＷＭ信号が入力された状態で、前記ＰＷＭ信号に応じて前記スイッチ手段をスイッチングさせる第３制御回路と、
を備え、
前記第１制御回路は、前記第２制御信号が前記第１レベルから前記第２レベルに切り替わった以降に、前記フィードバック制御を開始し、
前記第２制御回路は、前記フィードバック制御が実質的に安定した後に、前記第１制御信号を出力して前記開閉回路を前記閉状態にすることを特徴とする。

この構成によれば、スイッチ手段のスイッチングが許可された時点（第２制御信号が第２レベルになった時点）では、開閉回路が開状態であり、スイッチ回路の入力側に電圧が発生していないため、突入電流は出力されない。また、開閉回路が閉状態に切り替わった時点では、フィードバック制御が実質的に安定した状態になっているため、スイッチ回路の入力側の電圧が上昇しても、突入電流は出力されない。なお、フィードバック制御が実質的に安定した状態になるとは、例えば、第１制御回路で目標値に対応したＰＷＭ信号が生成される状態をいう。

上記電磁石用電源装置において、
前記第１制御回路は、少なくとも前記フィードバック制御を開始してから前記開閉回路が前記閉状態になるまでの間、前記出力電流値の目標値が、前記電磁石への突入電流が実質的にゼロになるような値に設定されることが好ましい。

上記電磁石用電源装置において、
前記開閉回路は、
第１リレーと、前記第１リレーに並列接続された、第２リレーおよび抵抗器からなる直列回路と、を含み、
前記第１リレーおよび前記第２リレーの双方がオフ状態のときに前記開状態になる一方、前記第１リレーまたは前記第２リレーの少なくとも一方がオン状態のときに前記閉状態になり、
前記第１制御信号は、前記第１リレーをオン状態にする第１オン信号と、前記第２リレーをオン状態にする第２オン信号と、を含み、
前記第２制御回路は、前記フィードバック制御が実質的に安定した後に、前記第２オン信号、前記第１オン信号の順に出力して前記開閉回路を前記閉状態にするように構成することができる。

本発明によれば、通電開始時に発生する突入電流を抑制することが可能な電磁石用電源装置を提供することができる。

本発明の一実施形態に係る電磁石用電源装置の回路構成を示す図である。本発明の通電開始時における制御シーケンスを示す図である。従来の電磁石用電源装置の回路構成を示す図である。従来の通電開始時における制御シーケンスを示す図である。

以下、添付図面を参照して、本発明に係る電磁石用電源装置の実施形態について説明する。

図１に、本発明の一実施形態に係る電磁石用電源装置１０を示す。電磁石用電源装置１０は、交流電源２０（例えば、ＡＣ２００Ｖの交流電源）から供給された交流電流を直流に変換して電磁石３０に供給する。電磁石用電源装置１０は、メインリレー１１と、プリチャージリレー１２と、抵抗器１３と、ＡＣ／ＤＣ変換回路１４と、スイッチ回路１５と、電流検出部１６と、制御回路１７と、を備える。

メインリレー１１と、プリチャージリレー１２と、抵抗器１３は、本発明の「開閉回路」に相当する。メインリレー１１は、本発明の「第１リレー」に相当し、交流電源２０とＡＣ／ＤＣ変換回路１４との間に介装されている。プリチャージリレー１２は、本発明の「第２リレー」に相当し、抵抗器１３と直列に接続されている。プリチャージリレー１２および抵抗器１３の直列回路は、メインリレー１１に並列に接続されている。

メインリレー１１およびプリチャージリレー１２は、双方がオフ状態のときに交流電流を遮断する一方、少なくとも一方がオン状態のときに交流電流を通過させる。前者が「開閉回路の開状態」に相当し、後者が「開閉回路の閉状態」に相当する。

ＡＣ／ＤＣ変換回路１４は、ＡＣ側がメインリレー１１やプリチャージリレー１２を介して交流電源２０に接続され、ＤＣ側がスイッチ回路１５に接続される。ＡＣ／ＤＣ変換回路１４は、ＡＣ側に入力された交流電流を直流電流に変換して、ＤＣ側から出力する。

スイッチ回路１５は、ブリッジ接続された４つのスイッチ手段１５ａ〜１５ｄを有する。スイッチ手段１５ａ〜１５ｄは、例えばＦＥＴからなり、制御回路１７の制御下で、スイッチング動作を行う。スイッチ回路１５は、ＡＣ／ＤＣ変換回路１４のＤＣ側から出力された直流電流を、スイッチ手段１５ａ〜１５ｄでスイッチングして電磁石３０に供給する。

電流検出部１６は、例えばカレントトランスからなり、スイッチ回路１５から電磁石３０に供給にされる直流電流、すなわちスイッチ回路１５の出力電流値を検出する。電流検出部１６は、検出した電流値を制御回路１７に出力する。

制御回路１７は、例えばマイコンで構成され、アナログ回路１７ａと、デジタル回路１７ｂと、ドライブ回路１７ｃと、を備える。アナログ回路１７ａは、本発明の「第１制御回路」に相当し、デジタル回路１７ｂは本発明の「第２制御回路」に相当し、ドライブ回路１７ｃは本発明の「第３制御回路」に相当する。

アナログ回路１７ａは、電流検出部１６で検出されたスイッチ回路１５の出力電流値に基づいてフィードバック制御を行い、出力電流値を所定の目標電流値に収束させるためのＰＷＭ信号を生成する。

具体的には、アナログ回路１７ａは、電流検出部１６で検出された出力電流値を電圧値に変換した電圧信号を出力する電圧信号出力部と、外部から入力された目標電流値をアナログ変換（例えば、電圧値に変換）したアナログ信号を出力するＤＡコンバータ部と、上記電圧信号と上記アナログ信号との差分信号を出力する差分信号出力部と、上記差分信号と三角波信号とを比較してＰＷＭ信号を生成するＰＷＭ信号生成部と、を備える。アナログ回路１７ａは、生成したＰＷＭ信号をドライブ回路１７ｃに出力する。

デジタル回路１７ｂは、メインリレー１１に対して第１オン信号を出力し、プリチャージリレー１２に対して第２オン信号を出力し、ドライブ回路１７ｃに対してブロック信号を出力する。第１オン信号および第２オン信号は本発明の「第１制御信号」に相当し、ブロック信号は本発明の「第２制御信号」に相当する。

第１オン信号がハイレベルのときにメインリレー１１がオン状態になる一方、第１オン信号がローレベルのときにメインリレー１１がオフ状態になる。第２オン信号がハイレベルのときにプリチャージリレー１２がオン状態になる一方、第２オン信号がローレベルのときにプリチャージリレー１２がオフ状態になる。また、ブロック信号がハイレベル（本発明の「第１レベル」に相当）のときにスイッチ手段１５ａ〜１５ｄのスイッチングが禁止される一方、ブロック信号がローレベル（本発明の「第２レベル」に相当）のときにスイッチ手段１５ａ〜１５ｄのスイッチングが許可される。

各種信号のハイレベルとローレベルを切り替えるタイミングは、デジタル回路１７ｂにおいて予め設定されている。また、スイッチ手段１５ａ〜１５ｄがＦＥＴの場合、ブロック信号をハイレベルからローレベルに切り替えることは、ＦＥＴのゲートブロックを解除することに相当する。

ドライブ回路１７ｃは、ＰＷＭ信号およびブロック信号に応じて、スイッチ手段１５ａ〜１５ｄをスイッチングさせる。具体的には、ドライブ回路１７ｃは、ローレベルのブロック信号が入力された（ゲートブロックが解除された）状態でＰＷＭ信号が入力された場合、上記ＰＷＭ信号に応じたデューティおよび周波数でスイッチ手段１５ａ〜１５ｄをスイッチングさせる。また、ドライブ回路１７ｃは、ハイレベルのブロック信号が入力された（ゲートブロックが解除されていない）場合、ＰＷＭ信号の入力の有無にかかわらず、スイッチ手段１５ａ〜１５ｄをスイッチングさせない。

図２に、通電開始時における制御回路１７の制御シーケンスを示す。時刻ｔ_０において、外部からアナログ回路１７ａおよびデジタル回路１７ｂに通電開始指令が入力されると、時刻ｔ_１において、デジタル回路１７ｂはブロック信号をローレベルにした後（ゲートブロックを解除した後）、アナログ回路１７ａはフィードバック制御を開始する。なお、ブロック信号をローレベルにするタイミングとフィードバック制御を開始するタイミングは同時でもよい。

アナログ回路１７ａは、スイッチ回路１５の出力電流値が目標電流値（本実施形態では、０Ａ）に収束するように、フィードバック制御を開始する。時刻ｔ_１の時点では、メインリレー１１およびプリチャージリレー１２がオフ状態であるため、スイッチ回路１５の入力側には電圧が発生していない。このため、アナログ回路１７ａにおいてフィードバック制御が安定した状態になっていなくても、言い換えれば、スイッチ回路１５の出力電流値を実質的に０ＡにするＰＷＭ信号が生成されていなくても、スイッチ回路１５から突入電流は出力されない。

時刻ｔ_２において、デジタル回路１７ｂは、第２オン信号をハイレベルにしてプリチャージリレー１２をオン状態にする。ここで、時刻ｔ_１から時刻ｔ_２までの時間は、フィードバック制御が実質的に安定するまでの時間、言い換えれば、スイッチ回路１５の出力電流値を実質的に０ＡにするＰＷＭ信号が生成されるまでの時間よりも長い時間である。時刻ｔ_２においてプリチャージリレー１２がオン状態になると、スイッチ回路１５の入力側の電圧が０Ｖから徐々に上昇してスイッチ回路１５は出力可能な状態になるが、フィードバック制御が安定していれば（スイッチ回路１５の出力電流値を実質的に０ＡにするＰＷＭ信号が生成されていれば）、スイッチ回路１５から突入電流は出力されない。

時刻ｔ_３において、デジタル回路１７ｂは、第１オン信号をハイレベルにしてメインリレー１１をオン状態にする。時刻ｔ_３においても、アナログ回路１７ａのフィードバック制御は安定し、スイッチ回路１５の出力電流値は０Ａに制御されているので、スイッチ回路１５から突入電流は出力されない。

上記の通り、本実施形態に係る電磁石用電源装置１０によれば、ブロック信号をローレベルにして（ゲートブロックを解除して）、フィードバック制御が実質的に安定した後に、プリチャージリレー１２、メインリレー１１をオン状態にするので、通電開始時に発生する突入電流を抑制することができる。

以上、本発明に係る電磁石用電源装置の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。

本発明の開閉回路は、１つの開閉手段（例えば、リレー）で構成されていてもよいし、３つ以上の開閉手段（例えば、リレー）で構成されていてもよい。

本発明のスイッチ回路は、ＡＣ／ＤＣ変換回路１４のＤＣ側に接続された少なくとも１つのスイッチ手段を有し、ＡＣ／ＤＣ変換回路１４から出力された直流電流を上記スイッチ手段でスイッチングして電磁石３０に供給するのであれば、適宜構成を変更できる。また、スイッチ手段は、ＦＥＴ以外のものを用いてもよい。

本発明の第１制御回路（上記実施形態では、アナログ回路１７ａ）は、第２制御信号がスイッチ手段のスイッチングを禁止する第１レベルからスイッチ手段のスイッチングを許可する第２レベルに切り替わった以降に、フィードバック制御を開始し、スイッチ手段のＰＷＭ信号を生成するのであれば、適宜構成を変更できる。

本発明の第１制御回路では、フィードバック制御を開始してから開閉回路が閉状態になるまでの間における出力電流の目標値が、電磁石３０への突入電流が実質的にゼロになるような値に設定されることが好ましい。ここで、実質的にゼロになるような値とは、電磁石３０への突入電流が問題にならない（電磁石３０または電磁石３０に接続された装置が破壊されてしまう可能性が極めて低い）値であり、例えば、１ｍＡ以下の値である。

本発明の第２制御回路（上記実施形態では、デジタル回路１７ｂ）は、スイッチ手段のスイッチングを許可する第２レベルの第２制御信号を出力し、フィードバック制御が実質的に安定した後に、開閉回路を閉状態にする第１制御信号を出力するのであれば、適宜構成を変更できる。

本発明の第３制御回路（上記実施形態では、ドライブ回路１７ｃ）は、第２レベルの第２制御信号が入力された場合に、ＰＷＭ信号に応じてスイッチ手段をスイッチングさせるのであれば、適宜構成を変更できる。

１０電磁石用電源装置
１１メインリレー
１２プリチャージリレー
１３抵抗器
１４ＡＣ／ＤＣ変換回路
１５スイッチ回路
１５ａ〜１５ｄスイッチ手段
１６電流検出部
１７制御回路
１７ａアナログ回路
１７ｂデジタル回路
１７ｃドライブ回路
２０交流電源
３０電磁石

Claims

交流電源から供給された交流電流を直流に変換して電磁石に供給する電磁石用電源装置であって、
ＡＣ側が前記交流電源に接続されるＡＣ／ＤＣ変換回路と、
前記交流電源と前記ＡＣ／ＤＣ変換回路との間に介装され、開状態のときに前記交流電流を遮断する一方、閉状態のときに前記交流電流を通過させる開閉回路と、
前記ＡＣ／ＤＣ変換回路のＤＣ側に接続されたスイッチ手段を有し、前記ＡＣ／ＤＣ変換回路から出力された直流電流を前記スイッチ手段でスイッチングして前記電磁石に供給するスイッチ回路と、
前記スイッチ回路の出力電流値に基づくフィードバック制御を行い、前記スイッチ手段のＰＷＭ信号を生成する第１制御回路と、
前記開閉回路を前記閉状態にする第１制御信号と、第１レベルのときに前記スイッチ手段のスイッチングを禁止する一方、第２レベルのときに前記スイッチ手段のスイッチングを許可する第２制御信号と、を出力する第２制御回路と、
前記第２レベルの前記第２制御信号が入力され、かつ前記ＰＷＭ信号が入力された状態で、前記ＰＷＭ信号に応じて前記スイッチ手段をスイッチングさせる第３制御回路と、
を備え、
前記第１制御回路は、前記第２制御信号が前記第１レベルから前記第２レベルに切り替わった以降に、前記フィードバック制御を開始し、
前記第２制御回路は、前記フィードバック制御が実質的に安定した後に、前記第１制御信号を出力して前記開閉回路を前記閉状態にする
ことを特徴とする電磁石用電源装置。
前記第１制御回路は、少なくとも前記フィードバック制御を開始してから前記開閉回路が前記閉状態になるまでの間、前記出力電流値の目標値が、前記電磁石への突入電流が実質的にゼロになるような値に設定される
ことを特徴とする請求項１に記載の電磁石用電源装置。
前記開閉回路は、
第１リレーと、前記第１リレーに並列接続された、第２リレーおよび抵抗器からなる直列回路と、を含み、
前記第１リレーおよび前記第２リレーの双方がオフ状態のときに前記開状態になる一方、前記第１リレーまたは前記第２リレーの少なくとも一方がオン状態のときに前記閉状態になり、
前記第１制御信号は、前記第１リレーをオン状態にする第１オン信号と、前記第２リレーをオン状態にする第２オン信号と、を含み、
前記第２制御回路は、前記フィードバック制御が実質的に安定した後に、前記第２オン信号、前記第１オン信号の順に出力して前記開閉回路を前記閉状態にする
ことを特徴とする請求項１または２に記載の電磁石用電源装置。