JP2008529273A5 - - Google Patents

Download PDF

Info

Publication number
JP2008529273A5
JP2008529273A5 JP2007552128A JP2007552128A JP2008529273A5 JP 2008529273 A5 JP2008529273 A5 JP 2008529273A5 JP 2007552128 A JP2007552128 A JP 2007552128A JP 2007552128 A JP2007552128 A JP 2007552128A JP 2008529273 A5 JP2008529273 A5 JP 2008529273A5
Authority
JP
Japan
Prior art keywords
wafer
sacrificial material
depositing
sealing layer
sensor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007552128A
Other languages
English (en)
Other versions
JP2008529273A (ja
Filing date
Publication date
Priority claimed from US11/039,688 external-priority patent/US7109055B2/en
Application filed filed Critical
Publication of JP2008529273A publication Critical patent/JP2008529273A/ja
Publication of JP2008529273A5 publication Critical patent/JP2008529273A5/ja
Pending legal-status Critical Current

Links

Claims (20)

  1. ウェハ上に取り付けられた少なくとも１つのセンサエレメントを備えた該ウェハ上に第１の所定の厚さで、前記少なくとも１つのセンサエレメント上に少なくとも部分的に犠牲材料を堆積させるステップと、
    前記ウェハ上で、前記堆積された犠牲材料の周りに前記第１の所定の厚さよりも薄い第２の所定の厚さで封止層を形成するステップと、
    前記犠牲材料を除去するステップと
    を有することを特徴とするセンサを製造する方法。
  2. 前記除去するステップの前に、
    複数のチップを形成するために前記ウェハをダイシングするステップ
    を更に有することを特徴とする請求項１に記載の方法。
  3. 前記堆積させるステップの後に、前記ウェハおよび前記堆積された犠牲材料を硬化させるステップを更に有することを特徴とする請求項１に記載の方法。
  4. 前記堆積させるステップが、揺変性の特性を備え、少なくとも約１４０℃の温度に耐える能力を備えた材料を堆積させることを更に含むことを特徴とする請求項１に記載の方法。
  5. 前記材料を堆積させるステップが、一時的に、水溶性熱可塑性接着材料を堆積させることを更に含むことを特徴とする請求項４に記載の方法。
  6. 前記堆積させるステップが、前記ウェハ上にニードルから前記犠牲材料を分配することを含むことを特徴とする請求項１に記載の方法。
  7. 前記堆積させるステップが、前記ウェハ上にマスクを配置することを含み、
    前記マスクは、少なくとも１つの前記センサエレメントを露出させ、前記マスクの上から前記犠牲材料をシルクスクリーンさせることを特徴とする請求項１に記載の方法。
  8. 前記封止層を形成するステップが、前記封止層を形成するための液体モールディング技術を使用することを含むことを特徴とする請求項１に記載の方法。
  9. 前記除去するステップが、前記犠牲材料に溶液を適用することを含むことを特徴とする請求項１に記載の方法。
  10. 前記除去するステップが、前記犠牲材料の上に高圧脱イオン水をスプレーすることを含むことを特徴とする請求項９に記載の方法。
  11. 前記除去するステップが、前記犠牲材料にフォトレジストを適用することを含むことを特徴とする請求項９に記載の方法。
  12. 前記除去するステップが、前記犠牲材料にプラズマを適用することを含むことを特徴とする請求項９に記載の方法。
  13. 前記犠牲材料を除去するステップの後に、
    前記ウェハを回路ボードに結合させるステップを更に有することを特徴とする請求項１に記載の方法。
  14. ウェハ上に取り付けられた少なくとも１つのセンサエレメントを備えた前記ウェハ上に第１の所定の厚さで犠牲材料を堆積させるステップと、を有し、
    前記犠牲材料は、揺変性の特性を備え、少なくとも約１４０℃の温度に耐える能力を備え、少なくとも１つのセンサエレメント上の少なくとも一部に堆積され、
    前記ウェハ上で、前記堆積された犠牲材料の周りに前記第１の所定の厚さよりも薄い代２の所定の厚さで封止層を形成するステップと、
    前記犠牲材料を除去するステップと、
    を有することを特徴とするセンサを製造する方法。
  15. 前記堆積させるステップが、前記ウェハ上にニードルから前記犠牲材料を分配させることを含むことを特徴とする請求項１４に記載の方法。
  16. 前記堆積させるステップが、
    前記ウェハ上にマスクを配置させることを有し、
    前記マスクは少なくとも前記センサエレメントの１つを露出させ、前記マスクの上に前記犠牲材料をシルクスクリーンすることを特徴とする請求項１４に記載の方法。
  17. 前記封止層を形成するステップが、前記封止層を形成するための液体モールディング技術を使用することを含むことを特徴とする請求項１４に記載の方法。
  18. 前記除去するステップが、前記犠牲材料に対して溶液を適用することを含むことを特徴とする請求項１４に記載の方法。
  19. 第１および第２の側を備えたウェハであって、前記ウェハの第１および第２の側の各々が表面を備え、相互接続が前記ウェハの第１および第２の側の間に延び、第１の端および第２の端を包含し、前記相互接続の第１の端が前記ウェハの第１の側の表面で露出し、前記相互接続の第２の端が前記ウェハの第２の側の表面の一部で露出され、該ウェハの第２の側の表面の一部に沿って延びることを特徴とするウェハと、
    前記ウェハの第２の側に結合され、該ウェハの第２の側の上に配置されたセンサエレメントであって、前記センサエレメントが第１の部分及び第２の部分を含み、前記第１の部分が相互接続の第２の端と接触することを特徴とする、センサエレメントと、
    前記相互接続および前記センサエレメントと接触するウェハの第２の側に形成された回路と、
    前記ウェハの第２の側に結合した封止層と、を有し
    前記封止層が、貫通して形成された開口部を備え、前記センサエレメントの第２の部分を露出させることを特徴とするセンサ。
  20. 前記封止層が、プラスチック、ポリイミド、または、絶縁体からなることを特徴とする請求項１９に記載のセンサ。
JP2007552128A 2005-01-20 2005-12-14 検知エレメントに関するウェハレベルチップスケールパッケージを備えた装置および方法 Pending JP2008529273A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/039,688 US7109055B2 (en) 2005-01-20 2005-01-20 Methods and apparatus having wafer level chip scale package for sensing elements
PCT/US2005/045204 WO2006078374A1 (en) 2005-01-20 2005-12-14 Methods and apparatus having wafer level chip scale package for sensing elements

Publications (2)

Publication Number Publication Date
JP2008529273A JP2008529273A (ja) 2008-07-31
JP2008529273A5 true JP2008529273A5 (ja) 2009-02-12

Family

ID=36684436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007552128A Pending JP2008529273A (ja) 2005-01-20 2005-12-14 検知エレメントに関するウェハレベルチップスケールパッケージを備えた装置および方法

Country Status (7)

Country Link
US (1) US7109055B2 (ja)
EP (1) EP1842224A4 (ja)
JP (1) JP2008529273A (ja)
KR (1) KR101174937B1 (ja)
CN (1) CN101065826A (ja)
TW (1) TWI392032B (ja)
WO (1) WO2006078374A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313501B (en) * 2006-03-22 2009-08-11 Ind Tech Res Inst A process for manufacture plastic package of mems devices and the structure for the same
US7632698B2 (en) * 2006-05-16 2009-12-15 Freescale Semiconductor, Inc. Integrated circuit encapsulation and method therefor
US7696621B2 (en) * 2006-07-05 2010-04-13 Microstrain, Inc. RFID tag packaging system
US8153016B2 (en) 2007-10-03 2012-04-10 Apple Inc. Shaping a cover glass
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
TWI398934B (zh) * 2008-04-15 2013-06-11 Analog Devices Inc 晶圓級ｃｓｐ感測器
US8037771B2 (en) * 2009-05-13 2011-10-18 Lsi Corporation Electronic pressure-sensing device
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
JP5357100B2 (ja) * 2010-04-09 2013-12-04 アルプス電気株式会社 フォースセンサパッケージ及びその製造方法
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
DE102011083719B4 (de) * 2011-09-29 2022-12-08 Robert Bosch Gmbh Verfahren zur Herstellung einer Zweichipanordnung
US20130176691A1 (en) * 2012-01-10 2013-07-11 Hzo, Inc. Masks for use in applying protective coatings to electronic assemblies, masked electronic assemblies and associated methods
JP5983912B2 (ja) * 2012-02-09 2016-09-06 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
JP5999302B2 (ja) 2012-02-09 2016-09-28 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
JP2014522543A (ja) 2012-06-18 2014-09-04 エイチズィーオー・インコーポレーテッド 完全に組み立てられている電子デバイスの内部表面へ保護被覆を塗工するためのシステム及び方法
CN104994965A (zh) 2013-01-08 2015-10-21 Hzo股份有限公司 用于施涂保护性涂层的掩蔽基底
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
EP3153851B1 (en) * 2015-10-06 2024-05-01 Carrier Corporation Mems die with sensing structures

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445559A (en) * 1993-06-24 1995-08-29 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
US5511428A (en) * 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
JP2928755B2 (ja) * 1996-11-05 1999-08-03 日本レック株式会社 電子部品の製造方法
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
EP1211722B9 (en) * 2000-11-30 2005-07-13 STMicroelectronics S.r.l. Manufacturing method of electronic device package
US6995034B2 (en) * 2000-12-07 2006-02-07 Reflectivity, Inc Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6472243B2 (en) * 2000-12-11 2002-10-29 Motorola, Inc. Method of forming an integrated CMOS capacitive pressure sensor
US6432737B1 (en) * 2001-01-03 2002-08-13 Amkor Technology, Inc. Method for forming a flip chip pressure sensor die package
JP2003282791A (ja) 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法
US6635509B1 (en) * 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
US7071032B2 (en) * 2002-08-01 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Material to improve image sensor yield during wafer sawing
DE10246283B3 (de) * 2002-10-02 2004-03-25 Infineon Technologies Ag Verfahren zur Herstellung von Kanälen und Kavitäten in Halbleitergehäusen und elektronisches Bauteil mit derartigen Kanälen und Kavitäten
US7014888B2 (en) 2002-12-23 2006-03-21 Freescale Semiconductor, Inc. Method and structure for fabricating sensors with a sacrificial gel dome
DE10316776B4 (de) * 2003-04-11 2005-03-17 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
US6951769B2 (en) * 2003-06-04 2005-10-04 Texas Instruments Incorporated Method for stripping sacrificial layer in MEMS assembly
US7091058B2 (en) * 2003-12-11 2006-08-15 Omnivision Technologies, Inc. Sacrificial protective layer for image sensors and method of using

Similar Documents

Publication Publication Date Title
JP2008529273A5 (ja)
US7569424B2 (en) Method of forming a wall structure in a microelectronic assembly
KR102104311B1 (ko) 전자회로의 제조 방법
TWI392032B (zh) 具有用於感測元件之晶圓級晶片尺度封裝之方法及裝置
KR101585554B1 (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
JP2007150275A5 (ja)
JP2007260866A (ja) 半導体装置およびその製造方法
WO2015058523A1 (zh) 柔性基板制备方法
JP2006352087A5 (ja)
CN112039458B (zh) 体声波谐振器的封装方法及封装结构
JP2010087221A5 (ja)
TW201806090A (zh) 封裝結構
JP2006165555A (ja) 自己整合パターニング方法
US7354795B2 (en) Methods for packaging and encapsulating semiconductor device assemblies that include tape substrates
JP4503604B2 (ja) 電子パッケージ及びそれを構成する方法
US20080150154A1 (en) Method for fabricating a circuit
US20210087054A1 (en) Semiconductor component and method for producing same
JP2010538847A (ja) 複数のチップの製造方法
JP2010251346A5 (ja)
JP2009231815A5 (ja)
TWI559827B (zh) 可撓式電子模組及其製造方法
JP5681043B2 (ja) 半導体装置の製造方法
JP2009521815A (ja) 開口部（ベント）を有する柔軟端子の組み込み及び方法
JP2007216308A (ja) 電子装置及びその製造方法
JP2009182274A5 (ja)