JP5681043B2

JP5681043B2 - 半導体装置の製造方法

Info

Publication number: JP5681043B2
Application number: JP2011132689A
Authority: JP
Inventors: 佳久根岸; 幸雄加藤; 太輔岩下; 直樹舘林
Original assignee: Canon Components Inc
Current assignee: Canon Components Inc
Priority date: 2011-06-14
Filing date: 2011-06-14
Publication date: 2015-03-04
Anticipated expiration: 2031-06-14
Also published as: JP2013004633A

Description

本発明は、半導体装置を製造する方法に関する。特に、第１基板上に形成した複数の半導体層から選択した半導体層を第２基板に転写することにより半導体装置を製造する方法に関する。

半導体装置を効率的に製造する方法として、例えば、特許文献１及び特許文献２が提案されている。

特開２００３−２０３８９８号公報特開２００３−１７４０４１号公報

しかし、特許文献１記載の方法では、上記の半導体素子を最終基板に転写する工程において、フィルムを変形させて半導体素子を押しつけるため、転写の精度を確保する上での問題となりうる。また、フィルムの複数の箇所を一度に押しつけると、押しつける箇所の間のフィルムが変形する。そのため、フィルムの変形箇所で最終基板に転写しないはずの半導体素子が最終基板に転写されたり、損傷したりする可能性がある。したがって、この方法は一度に複数の半導体素子を転写する場合には適さない。

また、特許文献２の方法では、接着剤を所定のチップ上あるいは実装用基板の所定の位置に塗布する際、接着力が十分に得られ、かつ所定の半導体素子に隣接する半導体素子に接着剤が付着しないように、接着剤の塗布量や位置を精密に管理しなくてはならない。したがって、半導体素子が非常に小さなものである場合、あるいは各々の半導体素子間が狭い場合には、この方法を用いることが困難になる。

そこで、本発明は、第１基板上に形成した複数の半導体層から選択した半導体層を第２基板に転写することにより半導体装置を製造する方法において、高精度かつ不良品の発生率の少ない方法を提供することを目的とする。

上記目的を達成するため、本発明によれば、半導体装置の製造方法であって、第１基板の上に犠牲層を介して形成された半導体層を前記犠牲層と共に複数の領域に分割する工程と、前記複数の領域における前記半導体層の上面と前記半導体層及び前記犠牲層の側面をすべて覆うようにフォトレジストを塗布する工程と、前記複数の領域のうち１つの第１領域において、前記半導体層の上面の一部に前記フォトレジストが残存し、前記複数の領域の前記第１領域以外の第２領域において、前記犠牲層の側面をすべて覆うように前記フォトレジストが残存し、かつ、前記第１領域の前記半導体層の上面に残存する前記フォトレジストの厚さは、前記第２領域の前記半導体層の上面に残存する前記フォトレジストの厚さよりも大きくなるように前記フォトレジストを露光し、パターニングする工程と、前記第１領域の前記半導体層の上面に残存する前記フォトレジストに移設用基板を接合させた状態で前記第１領域の前記犠牲層をエッチングすることで前記第１領域の前記半導体層を前記第１基板から分離し、当該分離された前記第１領域の前記半導体層を第２基板に移設する工程とを含むことを特徴とする方法が提供される。

本発明によれば、第１基板上に形成した複数の半導体層から選択した半導体層を第２基板に転写することにより半導体装置を製造する方法において、高精度かつ不良品の発生率の少ない方法を提供することができる。

本発明の一実施形態の第１工程を示す図。本発明の一実施形態の第２工程を示す図。本発明の一実施形態の第３工程を示す図。本発明の一実施形態の第４工程を示す図。本発明の一実施形態の第５工程を示す図。本発明の一実施形態の第６工程を示す図。本発明の一実施形態の第７工程を示す図。本発明の一実施形態の第８工程を示す図。本発明の一実施形態の第９工程を示す図。第９工程後にフォトレジストを除去した第１基板の状態を示す図。フォトレジストを再塗布した第１基板の状態を示す図。（ａ）再塗布したフォトレジストを露光する工程を示す図、及び（ｂ）パターニング後の第１基板の状態を示す図。

以下添付図面を参照して本発明を適用できる好適な実施例について、さらに具体的かつ詳細に説明する。なお、既に説明した部分には同一符号を付し重複説明を省略する。

＜第１工程＞
第１工程では、ＧａＡｓにより形成された第１基板１上にＡｌＡｓからなる犠牲層２を形成し、その上にＡｌＧａＡｓからなる半導体層３を形成する。犠牲層２及び半導体層３を形成した第１基板１の断面の一部を図１に示す。犠牲層２及び半導体層３はそれぞれの材料をエピタキシャル成長させることにより得られる。ここで、第１基板１はＧａＡｓに限らずサファイヤ、Ｓｉ等を、犠牲層２はＡｌＡｓに限らず、ＩｎＧａＰ等の、フッ酸、希フッ酸又は塩酸等によるウェットエッチングあるいはドライエッチングにより除去することができる膜を材料として用いることができる。また、半導体層３はＡｌＧａＡｓに限らず、ＧａＡｓ、ＧａＮ等の光デバイス用半導体薄膜の他、高電子移動度トランジスタ（ＨＥＭＴ）とすることができる。

＜第２工程＞
第２工程では、図２（ａ）に示すように、第１基板１の上に犠牲層２を介して形成された半導体層３を犠牲層２と共に複数の領域Ａに分割する。具体的には、パターニングされたレジストをマスクとし、ウェットエッチング又はドライエッチングで、半導体層３及び犠牲層２を貫通して第１基板１に達する溝４を設ける。また、本実施形態の他に、フォトリソグラフィ、あるいはダイシングにより溝４を設けることもできる。

このようにして、犠牲層２及び半導体層３は必要な形状に分割されて、第１基板１上に領域Ａが複数形成される。この状態での第１基板１の各層が形成された面から見た図を図２（ｂ）に示す。本実施形態では、各々の領域Ａは同一、かつ第１基板の表面に平行な第１方向ＤＲ１に沿ってピッチＰ１で等間隔に配列されている。この構成は、後述する半導体装置の量産において効率的な構成であり、詳しくは同図中の拡大図を参照しながら後述する。しかし、これに限られず、各領域は異なる形状あってもよく、また、隣り合う領域の間隔は各々異なっていてもよい。

＜第３工程＞
第３工程では、図３に示すように、第１基板１上の領域Ａにおける半導体層３の上面と半導体層３及び犠牲層２の側面をすべて覆うようにフォトレジスト５を塗布する。ここで、塗布したフォトレジスト５の表面が平坦であれば、後の工程において、フォトレジスト５と移設用基板６との密着性が向上する。具体的には、第１基板１に、スピンコーティング法、スプレーコーティング法等の方法でフォトレジスト５を塗布する。また、フォトレジスト５は後述の犠牲層２のエッチングにおけるエッチング液に耐性のあるものが望ましく、本実施形態においてはフッ酸耐性のあるものが望ましい。

＜第４工程＞
第４工程では、後の工程において、複数の領域Ａのうち第１領域Ａ１の半導体層３を第１基板１から分離し、第２領域Ａ２の半導体層３を第１基板１に保持させるための構造を後述のパターニングにより形成するため、塗布したフォトレジスト５を露光する。具体的な露光方法に関して図４を参照しながら以下に説明する。

第１領域Ａ１のフォトレジスト５を残存させる部分には単位面積あたり第１の累積露光量ｅｘｐ１になるように露光する。第２の領域Ａ２のフォトレジスト５を残存させる部分及び半導体層３を含む部分には単位面積あたり第２の累積露光量ｅｘｐ２になるように露光する。第１及び第２の累積露光量ｅｘｐ１及びｅｘｐ２になるように露光する部分以外のフォトレジスト５が塗布された部分には単位面積あたり第３の累積露光量ｅｘｐ３になるように露光する。ここで、第２の累積露光量ｅｘｐ２は第１の累積露光量ｅｘｐ１よりも大きく、第３の累積露光量ｅｘｐ３が小さい（すなわち、ｅｘｐ１＜ｅｘｐ２＜ｅｘｐ３）。さらに、第３の累積露光量ｅｘｐ３で露光する部分においては、後術のパターニング後にフォトレジスト５が残らないように露光する。本実施形態においては第１の累積露光量ｅｘｐ１で露光する部分に対しては遮光している（すなわち、ｅｘｐ１＝０）が、上記の各領域における露光量の関係（ｅｘｐ１＜ｅｘｐ２＜ｅｘｐ３）を満たしていれば、必ずしも遮光する必要はない。

また、各露光部の露光量を調整する方法は、第１、第２及び第３の累積露光量ｅｘｐ１、ｅｘｐ２、ｅｘｐ３で露光する部分に露光光の透過率ｔｒ１、ｔｒ２、ｔｒ３が異なるマスクＭを用いて露光を行う。本実施形態では、ｔｒ１＝０％、ｔｒ２＝５０％、ｔｒ３＝１００％であるが、ｔｒ１＜ｔｒ２＜ｔｒ３の関係を満たしていれば、この値には限られない。また、露光量を調整できる方法であればこれに限らず、例えば、第１、第２及び第３の累積露光量ｅｘｐ１、ｅｘｐ２、ｅｘｐ３で露光する部分によって露光時間又は露光回数が異なるように露光する方法もある。この場合、上記のように露光する部分によって透過率の異なるマスクＭを作製する必要がなくコストの低減をすることができる。

＜第５工程＞
第５工程では、露光した基板を剥離液に浸漬し、露光により変化したフォトレジスト５を２．３８ｗｔ％水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液等に溶解し、除去することでパターニング処理をする。なお、剥離液はこれに限らず、さらに、フォトレジスト５の性質によってはガスに曝露することでパターニング処理することもできる。

パターニングにより形成された基板の様子について、図５を参照しながら説明する。複数の領域Ａのうち１つの第１領域Ａ１において、半導体層３の上面の一部にフォトレジスト５が残存する。複数の領域Ａのうち第１領域Ａ１以外の第２領域Ａ２において、犠牲層２の側面をすべて覆うようにフォトレジスト５が残存する。なお、本実施形態では、第２領域Ａ２における半導体層３の上面と側面をすべて覆うようにフォトレジスト５が残存させるが、半導体層３は露出していてもよい。また、第１領域Ａ１の半導体層３の上面に残存するフォトレジスト５の厚さは、第２領域Ａ２の半導体層３の上面に残存するフォトレジスト５の厚さよりも大きくなる（すなわちｈ１＞ｈ２）。ここで、本実施形態では、図に示す通り、第２領域Ａ２の半導体層３は全てがフォトレジスト５で覆われているが、その必要はなく、一部が露出していても構わない。

＜第６工程＞
第６工程では、図６に示すように、第１基板１のパターニングされた面と粘着材が付与された移設用基板６が対向するように第１基板１を移設用基板６に接合させ、第１領域Ａ１の半導体層３の上面に残存するフォトレジスト５に移設用基板６を接合させる。ここで、上述の通りｈ１＞ｈ２であるため、第２領域Ａ２の半導体層３は移設用基板６に接合されない。この際、各層あるいは基板の変形により移設用基板６と第２の領域Ａ２の半導体層３あるいはフォトレジスト５と接触しないように、及び流路７の空間を確保出来るよう、移設用基板６と第１基板１を適切な圧力で張り合わせる。なお、移設用基板６はフォトレジスト５を十分に保持できるものであれば、本実施形態のように粘着材を付与しなくてもよい。また、移設用基板６の材質は固く耐エッチング性があるものが良く、ガラスなどの透明な基板であると、移設用基板６上の半導体層３を転写する後述の工程において、アライメントが容易である。

＜第７工程＞
第７工程では、この状態で流路７へフッ酸等のエッチング液を流し込み、流路７に露出している第１領域Ａ１の犠牲層２をエッチングすることで第１領域Ａ１の半導体層３を第１基板１から分離する。なお、エッチング液は第１領域Ａ１の長手方向に流すことで、基板内に気泡が残ることを防止できる。さらに、本実施形態ではウェットエッチングにより犠牲層２を除去しているが、犠牲層２の材料によってはドライエッチングでもよい。

これにより、図７（ａ）に示すように、第１領域Ａ１の半導体層３は第１基板１から移設用基板６に移設される。ここで、移設後の移設用基板６の半導体層３が形成された面の状態を図７（ｂ）に示す。

＜第８工程＞
第８工程では、第１基板１から分離された第１領域Ａ１の半導体層３をＳｉを含む第２基板８に移設する。具体的には、図８に示すように、移設用基板６の第１領域Ａ１の半導体層３が形成された面が第２基板８の半導体層３を実装させる面と対向するように、移設用基板６と第２基板８を貼り合わせる。第２基板８には接着剤が塗布されており、加熱加圧により接着剤の硬化を行うことで、第１領域Ａ１の半導体層３と第２基板８とが接着される。

接着した後、半導体層３と移設用基板６を分離し、第１領域Ａ１の半導体層３の第２基板８への移設が完了する。なお、本実施形態では、第２基板８はプリント配線されたＳｉ基板であるが、これに限らず、フェノール樹脂や、樹脂フィルムを基材とするフレキシブル基板でもよい。

＜第９工程＞
第９工程では、移設用基板６と半導体層３とを分離し、Ｎ−メチル−２−ピロリドン（ＮＭＰ）を高圧でスプレーする等の方法で、半導体層３上に残ったフォトレジスト５を除去し、第１領域Ａ１の半導体層３の第２基板８への転写は完了する。半導体層３が移設された第２基板８の断面を図９（ａ）に、半導体層３が形成された面から見た図を図９（ｂ）に示す。

＜同一基板を複数製造する工程＞
さらに、半導体層３が形成された第２基板８を複数製造する工程を以下に述べる。なお、本実施形態では同一基板を複数製造するが、各々が異なる基板を複数製造する構成とすることも可能である。

ここで、下記の工程を効率的に行うための各領域の配列について述べる。まず、上記の犠牲層２及び半導体層３を分割する工程において記述した通り、複数の領域Ａは、図２（ｂ）の拡大図に示すように、第１基板１の上で第１基板１の表面に平行な第１方向ＤＲ１に沿って等間隔で配列される。第２基板８に移設された半導体層３は、第２基板８の上で第１方向ＤＲ１と平行な方向に沿って等間隔Ｐ２で配列される。複数の領域ＡのピッチをＰ１とし、移設された半導体層のピッチをＰ２とするとき、Ｐ２＝ｎＰ１（ただし、ｎは２以上の自然数で、以下の本実施形態ではｎ＝３）の関係となる。この構成により、上記工程も含め、半導体層３をｎ回移設させることで、第２基板８をｎ個製造できる。

まず、第１領域Ａ１の半導体層３を分離した第１基板１の上の第２領域Ａ２に残存するフォトレジスト５を除去する。具体的には、第１基板１に、Ｎ−メチル−２−ピロリドン（ＮＭＰ）を高圧スプレーする等の方法により行う。フォトレジスト５を除去した第１基板１の断面を図１０（ａ）に半導体層３が形成された面を図１０（ｂ）示す。

次に、本実施形態においては、図１１に示すように、第１基板１上に再度フォトレジスト５を塗布する。その後、図１２（ａ）に示すように、第４工程で用いたマスクＭを用いて、同工程における露光を行う。その際、マスクＭは第４工程のアライメントに対して第１方向ＤＲ１に沿ってＰ１移動させる。上記の方法にて、図１２（ｂ）に示すような第１領域Ａ１に隣接する第２１領域Ａ２１及び、第２２領域Ａ２２を形成するようにパターニングし、第２１領域Ａ２１の半導体層３を第２基板８に移設する。すなわち、上記の第３工程から第９工程と同様の工程を行う。

本工程後、図９（ａ）、（ｂ）に示した第２基板８が得られる。なお、半導体層３を移設用基板６に移設する際に、移設用基板６を第１方向ＤＲ１の方向にＰ１、又は第２基板８に移設する際に、移設用基板６を第１方向ＤＲ１と反対の方向にＰ１、前の移設におけるアライメントに対してずらして貼り合わせる必要がある。

この工程の後、移設用基板６に移設するための半導体層３を分離した第１基板１上に残存するフォトレジスト５を除去する工程、フォトレジスト５を塗布する工程、フォトレジスト５を露光し、パターニングする工程、及び移設する工程、を含むサイクルを繰り返し行う。すなわち、上記の第３工程から第９工程、を含むサイクルをｎ回繰り返し行うことで、第２基板８をｎ個製造する（本実施形態においてはｎ＝３である）ことができる。ただし、ｎ個目の製造工程においては、第１基板１に残った全ての半導体層３を移設すればよい。

＜基板上の回路との接続＞
さらに、第２基板８等の基板に移設された半導体層３は、基板上の配線との電気的接続を行う為、半導体層３及び基板のエッチング、メタライジング、シンタリング等を行い、電気的接続を行うことにより、ＬＥＤ等の素子となる。

＜上記実施形態の効果＞
以上のように本実施形態によれば、パターニング（第５工程）後、半導体層３上に残ったフォトレジスト５の高さが第１領域Ａ１と第２領域Ａ２とで異なる。それにより、移設用基板を貼り合わせたとき、フォトレジスト５が高く残存している（本実施形態では第１領域Ａ１）半導体層３が移設用基板に接合し、選択的にピックアップされる。
一般的に露光工程は、接着剤の塗布や機械的に半導体層３をピックアップする工程に比べて精度が高いため、半導体層３が非常に小さなものであっても少ない不良品の発生率で半導体装置を製造することが可能となる。さらに、本実施形態の方法では、専用の構成を有する移設用基板や治具等を必要とせず、少量多品種での製造にも対応できる。

１第１基板
２犠牲層
３半導体層
５フォトレジスト
６移設用基板
８第２基板
Ｍマスク

Claims

半導体装置の製造方法であって、
第１基板の上に犠牲層を介して形成された半導体層を前記犠牲層と共に複数の領域に分割する工程と、
前記複数の領域における前記半導体層の上面と前記半導体層及び前記犠牲層の側面をすべて覆うようにフォトレジストを塗布する工程と、
前記複数の領域のうち１つの第１領域において、前記半導体層の上面の一部に前記フォトレジストが残存し、前記複数の領域の前記第１領域以外の第２領域において、前記犠牲層の側面をすべて覆うように前記フォトレジストが残存し、かつ、前記第１領域の前記半導体層の上面に残存する前記フォトレジストの厚さは、前記第２領域の前記半導体層の上面に残存する前記フォトレジストの厚さよりも大きくなるように前記フォトレジストを露光し、パターニングする工程と、
前記第１領域の前記半導体層の上面に残存する前記フォトレジストに移設用基板を接合させた状態で前記第１領域の前記犠牲層をエッチングすることで前記第１領域の前記半導体層を前記第１基板から分離し、当該分離された前記第１領域の前記半導体層を第２基板に移設する工程と
を含むことを特徴とする方法。
前記フォトレジストを露光し、パターニングする工程において、前記第２領域における前記半導体層の上面と側面をすべて覆うように前記フォトレジストを残存させることを特徴とする請求項１に記載の方法。
前記移設用基板に移設するための前記半導体層を分離した前記第１基板上に残存する前記フォトレジストを除去する工程、前記フォトレジストを塗布する工程、前記フォトレジストを露光し、パターニングする工程、及び前記移設する工程を含むサイクルを繰り返し行うことを特徴とする請求項１又は２に記載の方法。
前記第１領域の前記フォトレジストを残存させる部分には単位面積あたり第１の累積露光量になるように露光し、前記第２の領域の前記フォトレジストを残存させる部分及び前記半導体層を含む部分には単位面積あたり第２の累積露光量になるように露光し、前記第１及び第２の累積露光量になるように露光する部分以外の前記フォトレジストが塗布された部分には単位面積あたり第３の累積露光量になるように露光し、前記第２の累積露光量は前記第１の累積露光量よりも大きく、前記第３の累積露光量よりも小さいことを特徴とする請求項１乃至３の何れか１項に記載の方法。
前記第１、第２及び第３の累積露光量で露光する部分に露光光の透過率が異なるマスクを用いることを特徴とする請求項４に記載の方法。
前記第１、第２及び第３の累積露光量で露光する部分によって露光時間が異なることを特徴とする請求項４に記載の方法。
前記複数の領域は、前記第１基板の上で当該第１基板の表面に平行な第１方向に沿って等間隔で配列され、前記移設された前記半導体層は、前記第２基板の上で前記第１方向と平行な方向に沿って等間隔で配列され、前記複数の領域のピッチをＰ１とし、前記移設された前記半導体層のピッチをＰ２とするとき、Ｐ２＝ｎＰ１（ただし、ｎは２以上の自然数）の関係となることを特徴とする請求項１乃至６の何れか１項に記載の方法。
前記第１領域の前記半導体層と前記第２基板とが接着されることを特徴とする請求項１乃至７の何れか１項に記載の方法。
前記第１基板はＧａＡｓで形成され、前記第２基板はＳｉを含み、前記半導体層はＡｌＧａＡｓ又はＧａＡｓで形成されることを特徴とする請求項１乃至８の何れか１項に記載の方法。