JP2008511921A

JP2008511921A - 高電力効率のメモリ及びカード

Info

Publication number: JP2008511921A
Application number: JP2007530066A
Authority: JP
Inventors: ルーパーバー、フランキー、エフ．
Original assignee: マイクロンテクノロジー、インコーポレイテッド
Priority date: 2004-08-31
Filing date: 2005-08-24
Publication date: 2008-04-17
Anticipated expiration: 2025-08-24
Also published as: EP1784832A1; WO2006026282A1; US7196958B2; US20070189099A1; TWI313873B; KR20070054718A; US20060044887A1; EP1784832B1; TW200623142A; JP4843796B2; ATE426896T1; US7483330B2; KR100904341B1; CN101031976A; CN101031976B; DE602005013534D1

Abstract

【課題】低電力消費のメモリデバイス、メモリカード、処理システム、及びこれらの動作方法を提供する。
【解決手段】メモリは、無接続ピンを介して外部電圧を供給する外部機器、又は標準的な機器として使用可能なものの有無を検出し、この検出結果に基づいて内部電圧ポンプの構成を変更させる内部検出機構を備える。本実施形態により、システムにおける他の電源の利用可能性に応じて、又は、インダクタなど利用可能な機器に応じてカードの電力消費を減少させ、内部電圧をより効率的に供給する。
【選択図】図１

Description

本発明はメモリ全般に関し、より詳細には、低電力消費メモリに関する。

カメラのフラッシュカードなどのカードにおいて、携帯可能な記憶手段として使用されるメモリデバイスは、利用可能な電源電圧（Ｖｃｃ）よりも高い電圧を必要とする。今日用いられているそのようなメモリデバイスの１つとして、ＮＡＮＤ型フラッシュメモリがある。この種のメモリデバイスは、２０ボルト程度の電圧を要する。これらデバイスの動作に用いられるＶｃｃの範囲は、デバイスの日々の進歩と共に狭くなっている。このことの理由の１つとして、最終的なシステムの電力低下の要求があり、Ｖｃｃの範囲を狭くすることが、そのような目標を達成する１つの方法であることが挙げられる。デバイスを動作させるのに十分な電圧を供給するため、内部ポンプを用いて電源電圧を適切な動作電圧まで昇圧する。しかし、ＮＡＮＤ型メモリデバイスに用いられる内部ポンプは、近年、非効率となっている。例えば、１．６ボルトの電源電圧（最近のデバイスでは一般的な値である。）から５〜６ボルトの電圧を生成する場合、チャージポンプの効率は約１５パーセント（％）である。ポンプが１ｍＡの電流を生成するためには、電源電圧の供給源から約７ｍＡの電流を引き出さなければならない。

ＮＡＮＤ型デバイスは、単一の電源により動作されるスタンドアロン型メモリデバイスとして設計されており、このため、製造メーカや組立業者は、その業界において要求される基準を維持するために低効率を受け容れている。メモリデバイスで用いられている一般的なポンプは、ディクソン・ポンプ（Dixon pumps）である。この種のポンプは、長年用いられているものであり、コンデンサとダイオードを用いて、利用可能な内部電源電圧よりも高い電圧まで供給電圧を昇圧する。より効率の良いインダクタを用いる別種類のポンプも存在する。この種のポンプの効率は８０％近い。従って、このようなポンプを使用することで、デバイスに用いるカードの電力効率を向上させることができる。しかし、これにより、スタンドアロン型のＮＡＮＤ型メモリの一部を構成しない外部インダクタが必要となる。

ＮＡＮＤ型デバイスは、業界基準に従うため、及び複数のプラットホームに対応し、複数の製造メーカにより用いることができるようにするため、スタンドアロン型である必要がある。このため、デバイスに共通のピン配置と標準的な効率のポンプを維持することが好ましい。しかし、デバイスに用いられるカードにおいては、カード、カードの別のシステム又はメモリのサブシステムが利用可能な別の電圧が存在することがある。

上記の理由により、及び、本明細書を読み、その内容を理解することで当業者に明らかになる後述する他の理由により、当該分野では、低電力消費のフラッシュメモリ及びフラッシュメモリカードの要望が存在する。

電力の消費及び非効率に関する上述の課題及び他の課題は、本発明により解決可能であり、以下の説明を読み、その内容を検討することにより理解されよう。

一実施形態に係るメモリデバイスは、メモリセルのアレイと、前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、前記内部電圧ポンプに電圧を印加する外部機器の有無を検出する検出機構と、を備える。

別の実施形態に係るメモリカードは、前記メモリカードを用いる機器に前記メモリカードを接続させる複数のピンと、前記メモリカードに設けられたメモリデバイスと、を備える。前記メモリデバイスは、メモリセルのアレイと、前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、前記内部電圧ポンプに電圧を印加する外部機器の有無を検出する検出機構と、を備える。

さらに別の実施形態に係るメモリデバイスは、メモリセルのアレイと、前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、前記メモリデバイスの接続ピンに接続され、前記内部電圧ポンプに前記内部電源電圧を印加すべきか否か、又は外部機器を使用して前記内部電圧ポンプに外部電源電圧を印加すべきか否かを検出する検出回路と、を備える。

さらに別の実施形態に係る処理システムは、プロセッサと、前記プロセッサに接続され、前記プロセッサから供給されるデータを記憶し、前記プロセッサにデータを供給するメモリと、を有する。前記メモリは、メモリセルのアレイと、前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、前記内部電圧ポンプに電圧を印加する外部機器の有無を検出する検出機構と、を備える。

さらに別の実施形態に係るメモリカード動作方法は、２つのモードを設定可能な（すなわち、デュアルモード型の）メモリカードを動作させるものであって、前記メモリカードの内部ポンプを作動させる外部電力が供給されていないとき、通常モードで動作させるステップと、外部電圧が供給され、前記内部ポンプを作動させているとき、高電力効率モードで動作させるステップと、を有する。

さらに別の実施形態に係るメモリデバイス動作方法は、メモリデバイスを動作させるものであって、複数の電圧供給手段のうちいずれを用いて前記メモリデバイスの内部ポンプを作動させるかを示すコマンドをメモリコントローラから受信するステップと、前記コマンドに示された電圧供給手段により前記内部ポンプを作動させるステップと、を有する。

他の実施形態は、別途説明され、特許請求の範囲に記載される。

以下、本発明を適用可能な特定の実施形態について、添付の図面を参照しつつ詳述する。各図面において、実質的に同等の構成要素には、同様の参照符号を付すものとする。各実施形態は、当業者が本発明の実施をするのに十分な程度に開示されている。本発明の範囲から逸脱しない限り、他の実施形態も可能であり、また、構造的、論理的及び電気的変更も可能である。

従って、以下の説明は、限定的に解釈すべきではなく、本発明の範囲は、添付の特許請求の範囲及びその均等の範囲によってのみ特定される。

以下に詳述するように、２つのモードを設定可能な（デュアルモード型の）メモリデバイス又はメモリカードは、様々な実施形態として提供される。このメモリの外観、動作及び接続は、標準的なスタンドアロン型メモリと同様のものである。しかし、通常「無接続」（no connect）ピンである所定のピンに、所定の信号、電圧、又はこれらの組合せが供給されるようにメモリが接続されると、当該メモリは、より効率的な第２のモードで動作する。通常、メモリデバイス又はメモリカードは、検出機構、検出信号、コマンド信号などが、メモリデバイス又はメモリカードにより供給され又は検出されたときを除き、標準的な内部電源電圧により動作する。上記信号を受信したとき、又は外部電圧若しくは別の内部電圧若しくは外部インダクタと組み合わせた外部電圧が用いられていると判定したとき、本発明に係る実施形態としてのメモリデバイス及びメモリカードは、他の電源、インダクタ若しくはこれらの組合せ、又は標準的な内部電源とこれらを組み合わせて動作する。

本発明に係る実施形態及び添付の特許請求の範囲において、スタンドアロン型メモリデバイスは、業界標準のピン配置と実質的に同等のピン構成を有し、業界標準のシステムに接続されたとき従来の動作方法で動作するメモリとして規定される。このようなデバイスは、業界標準のシステムに存在するものの当該メモリの内部構成要素に接続されていない所定のピンを有する。通常、これらのピンは、「無接続」ピンと称される。上記のようなスタンドアロン型メモリには、例えば、ＤＲＡＭ、ＳＤＲＡＭ、フラッシュメモリ、ＮＡＮＤ型フラッシュメモリがあり、これらのメモリは、デバイスをシステムなどに接続する標準的な又は実質的に標準的なピン構成を有する。

図１は、メモリカード１００の一実施形態を示す。メモリカード１００は、デジタルカメラ、プリンタ、携帯電話などの機器に対するメモリカード１００の接続に用いる複数のピンを備える。メモリカード１００は、標準的なピン配置を有するものであり、余分な電力効率（extra power efficiencies）を有さないシステムに使用可能である。標準的なピン配置のうち、参照符号１０２、１０４が付された２本のピンは、標準的なメモリカードにおける従来の「無接続」ピンである。しかし、メモリカード１００において、これらのピン１０２、１０４は、標準的でない電圧をカードに使用して、メモリカード１００の内部電圧ポンプ１０６の効率を増加するか否かを検出する検出回路に内部で接続されている。

例えば、１．６ボルトで動作するが、より高い電圧（例えば、３．０ボルト）で動作する液晶表示ディスプレイ（ＬＣＤ）などを有する携帯電話のメモリに、メモリカード１００が使用されている場合、このより高い電圧は、様々な実施形態において内部ポンプに供給され、この内部ポンプは、メモリ又はメモリカードをより効率的にする。或いは、より高い電圧が、２本のピン１０２、１０４の一方を介して供給される一方、外部電圧を使用するか否かを示す信号が、ピン１０２、１０４の他方に供給される。

図２は、別の実施形態に係るメモリカード２００を示す。メモリカード２００は、標準的なメモリカードでも機能するピン配置を有する。追加のピン２０２は、標準的な構成において「無接続」ピンであるが、本実施形態では、メモリカード２００のポンプ構成の電力効率を変更するのに用いられる。この実施形態では、メモリカード２００が、ポンプ効率の向上に利用可能な何らかの外部電源、外部インダクタ若しくはこれらの組合せに接続されているか否か、又は、標準的な内部ポンプ構成を用いるべきか否かをハードウェア検出機構２０６を用いて検出する。

一実施形態において、ハードウェア検出システム２０６は、一対のトランジスタ２０８、２１０とプルダウン抵抗２１２を備える。プルダウン抵抗２１２を設けることは、任意である。ハードウェア検出システム２０６は、ピン２０２に接続され、このピン２０２には、外部電圧を接続可能である。ピン２０２は、プルダウン抵抗２１２を介してノード２１４に接続される。ノード２１４は、ｎ型トランジスタ２０８のゲート及びｐ型トランジスタ２１０のゲートに接続される。外部電圧機器がピン２０２に接続されていない場合、又は、ピン２０２の電圧が変動（floating）している場合、ノード２１４の電圧は、プルダウン抵抗２１２を介して略ゼロになり、外部機器がピン２０２に接続されていないことを示す。この場合、トランジスタ２１０がオンとなり、トランジスタ２０８がオフとなり、電源電圧Ｖｃｃがポンプ２１６に印加されるため、メモリカード２００は、内部電圧Ｖｃｃで動作する。ピン２０２に外部電圧が印加されている場合、ノード２１４における電圧が、トランジスタ２１０をオフとし、トランジスタ２０８をオンとするのに十分な高さになると、ピン２０２における電圧はポンプ２１６に供給される。

上述のハードウェア検出機構２０６を変化させて、いずれの電圧を内部ポンプ２１６に印加するかを制御することが容易であることが理解されよう。また、メモリやメモリカードによっては、３つ以上の電圧を選択的に内部ポンプに接続可能であり、さらに、別の実施形態として、複数のポテンシャル電圧（potential voltages）を検出し、ポンプの作動のために最も高い電圧又は最も適切な電圧をポンプに印加可能であることも理解されよう。ポンプに印加される電圧の選択は、ハードウェア、ファームウェア、ソフトウェアを介する実施形態、又はメモリコントローラにより供給されるコマンド信号を用いる実施形態など様々な実施形態により行うことができる。本実施形態のハードウェア検出機構２０６は、別のピン上の外部インダクタの存在も検出可能であり、また、機器の動作を再設定し、外部インダクタのみの使用又は外部電圧と組み合わせての外部インダクタの使用により、より高い効率を実現する。一実施形態において、外部電圧及び外部インダクタの両方が検出された場合、外部電圧は、内部電圧ポンプの効率を向上させるのに用いられ、外部インダクタは、昇圧された電圧を用いてさらに効率を向上させる。

図３に示す別の実施形態３００において、外部ピン３０２は、検出機構としてのみ用いられ、ピン３０４は、外部電圧又はインダクタに接続される。この実施形態において、内部ポンプ３０６を用いる場合、メモリカード３００は、検出ピン３０２をＬｏ信号とする。この実施形態では、ピン３０４に接続するものとして２つの外部機器が選択可能である。選択可能な２つの外部機器の一方が使用される場合、メモリカード３００は、ピン３０２にＨｉ信号を接続する。そして、メモリは、検出ピン３０２におけるＨｉ信号から何らかの外部補助装置が使用されることを認識する。次いで、電圧検出機構を用いて、ピン３０４に接続される補助機器の種類を判定する。

Ｈｉ信号を検出した場合、電圧検出機構は、ピン３０４に電源が接続されたと判定し、ピン３０４を新たな電源として用いてポンプ３０６をより効率化し、メモリカード３００の電力性能を向上させる。ピン３０４にインダクタが接続されている場合、検出される電圧はなく、メモリは、ピン３０４にインダクタが接続されていると判定する。本実施形態に係るメモリデバイスは、ポンプ３０６を再構成して、内部ポンプの代わりにインダクタを用い、システムの電力効率をより高いものにする。別の実施形態として、インダクタを介して内部ポンプを作動させることもできる。さらに別の実施形態として、電源電圧よりも高い内部電圧と共に外部インダクタを用いることもできる。

さらに別の実施形態として、２本の従来の「無接続」ピンに、外部電圧を印加し、外部インダクタを接続することもできる。メモリは、標準的なピン配置を有し、従来のシステムにおいて接続されるとき、スタンドアロン型の従来式メモリとして動作する。外部ピンにおいて何らかの存在を検出したとき、デバイスは、個々の構成要素それぞれに対して上述のように接続された外部素子を用いて動作する。しかし、外部インダクタと外部電源の両方がそれらのピンに接続されたとき、両方が使用される。一実施形態において、外部電圧が内部ポンプに印加され、より高効率の昇圧電圧が供給される。そして、その昇圧電圧は、外部インダクタを介してより高効率の動作を可能にする。

本発明に係る実施形態では、標準的なピン配置を有するメモリを用いるが、この標準的なピン配置は、メモリをより高効率に動作させる付加的な特徴を有する。但し、外部電圧又は他の電圧供給要素がシステムに接続されているとき、その標準的な特徴は失われない。

上述したメモリカードの各種構成では、メモリカードが従来の２本の余分な「無接続」ピンを備える標準的なピン構成を有する場合、上述のようにプルダウン抵抗を用いることができる。システムにプルアップピンが存在する場合、プルダウン抵抗に接続されているそのプルアップピンは、メモリ内部においてＬｏとされ、メモリカードが、他のＮＡＮＤ型メモリカードと同様に通常モードで動作する。メモリカードは、通常のピン配置を用いて動作するため、内部ポンプ用の高電圧電源を用いるようには構成されていない標準的なシステムで用いることができる。２本の余分なピンは、システムにおける「無接続」ピンである。しかし、外部電源又は別の内部電源を用いるように構成されたシステムでは、メモリカードをそのように用いることができる。

或いは、単一の外部電力補助機構又は電圧をピン３０４に接続し、そして、検出ピン３０２がＨｉ信号にされると、ピン３０４に接続された単一の外部電力補助機構を用いてポンプ３０６の初期電圧を供給する。

動作に影響する構成要素は、メモリやメモリカードの標準的な構成における「無接続」ピンにのみ接続されるため、本発明に係る実施形態は、標準的なシステムに接続することが可能であり、また、標準的なシステムにおいて動作することができる。コマンドや指示がメモリやメモリカードに送信された場合、又は外部電圧が各種実施形態のピンに接続又は検出された場合のみ、当該動作が新たなモードで開始される。

本発明に係る実施形態のいずれにおいても、本発明の範囲から逸脱することなしに、外部補助装置及び内部電源電圧Ｖｃｃの組合せを用いることができる。別の実施形態において、電源電圧Ｖｃｃよりも高い電圧を発生させ、メモリカード１００、２００、又は３００などのメモリカードを使用可能なシステムの他の構成要素を動作させることができる。そのような別の電圧には、例えば、ディスプレイスクリーン用電圧、内部バッテリ供給電力などが含まれる。そのような構成では、本発明に係る実施形態及び回路を変形し、他の内部電圧を内部ポンプに印加すること、又は外部から接続されたインダクタを他の内部電圧と組み合わせて用いることは単純な事柄である。そのような変形は、当業者に理解可能であり、本発明及びその実施形態の範囲に含まれる。

本発明の各種実施形態に係るメモリデバイスは、初期セットアップ時におけるコントローラからのコマンドを介して構成を変更可能である。別の実施形態において、このコマンドは、書込み処理又は消去処理の直前に供給することもできる。一実施形態において、メモリデバイスは、コマンドに応じて、メモリカード外部からの電源を用い、又は内部ポンプの代わりに、外部から接続されたインダクタを用いることができる。

本発明に係るさらに別の実施形態は、上記コンセプトを用いるメモリデバイスを有する。例えば、図４には、本発明に係る実施形態を用いるのに適したメモリが示されている。図４は、本発明の一実施形態としてのメモリデバイス４００（例えば、フラッシュメモリデバイス）の機能ブロック図であり、このメモリデバイス４００は、プロセッサ４１０に接続されている。メモリデバイス４００及びプロセッサ４１０は、電子システム４２０の一部を構成する。メモリデバイス４００は、本発明の理解を容易化するためにメモリの特徴に焦点を当てるように簡略化されている。メモリデバイス４００は、メモリセルのアレイ４３０を有する。メモリアレイ４３０は、行及び列のバンク単位で構成されている。

アドレス入力端子Ａ０−Ａｘ４４２に供給されたアドレス信号をラッチするため、アドレスバッファ回路４４０が設けられている。アドレス信号は、メモリアレイ４３０にアクセスするため、行デコーダ４４４及び列レコーダ４４６により受信及びデコードされる。当業者であれば、本願の開示に基づけば、アドレス入力端子の数が、メモリアレイの密度や構造に依存することを理解できるであろう。すなわち、アドレスの数は、メモリセルの数並びにバンク及びブロックの数が増加するにつれて増える。

メモリデバイス４００は、検出／ラッチ回路４５０を用いてメモリアレイ４３０の列における電圧又は電流の変化を検出することにより、メモリアレイ４３０のデータを読み出す。一実施形態において、検出／ラッチ回路４５０は、メモリアレイ４３０からのデータ列を読み出し、これをラッチすることができるように接続されている。複数のデータ（ＤＱ）端子４６２を介してプロセッサ４１０と双方向にデータ通信をするために、データ入出力バッファ回路４６０が設けられている。また、このデータ入出力バッファ回路４６０は、メモリ４００において読出し処理及び書込み処理を行うために、書込み回路４５５及び読出し／ラッチ回路４５０に接続されている。プロセッサ４１０から制御端子４７２を介して供給された信号は、コマンド制御回路４７０によりデコードされる。これらの信号は、データ読出し処理、データ書込み処理、及び消去処理を含むメモリアレイ４３０に対する処理を制御するために用いられる。フラッシュメモリデバイスは、メモリの特徴に関する基本的な理解を促進するために簡略化されている。内部回路及びフラッシュメモリの機能の詳細は、当業者にとって周知であろう。一実施形態において、検出回路４９０を用いて、内部電圧ポンプ（図示せず）を用いるか否か、又は本発明に係る各種実施形態について上述したような外部電源又はインダクタを用いるか否かを検出する。上述した実施形態は、図４に示す基礎的なメモリアレイ又はシステム構造における各実施形態において用いられる。

結び
本発明の各種実施形態は、無接続ピンを介して外部電圧を供給する外部機器、又は標準的な機器として使用可能なものの有無を検出し、この検出結果に基づいて内部電圧ポンプの構成を変更させる内部検出機構を備えるメモリを有する。本実施形態により、システムにおける他の電源の利用可能性に応じて、又は、インダクタなど利用可能な機器に応じてカードの電力消費を減少させ、内部電圧をより効率的に供給する。

ここでは、具体的な実施形態について説明してきたが、当該分野の当業者にとって、上記の実施形態に代えて、同一の目的を達成することのできるあらゆる構成が利用可能である。本願は、本発明に関するあらゆる応用及び改変を包含することを意図している。従って、本発明が添付の特許請求の範囲及びその均等の範囲によってのみ限定されることを明確に意図している。

図１は、本発明の実施形態を適用可能なメモリカードのブロック図である。図２は、本発明の一実施形態に係る高電力効率回路を有するメモリカードのブロック図である。図３は、本発明の別の実施形態に係るメモリカードのブロック図である。図４は、本発明の実施形態を適用可能なメモリのブロック図である。

Claims

スタンドアロン型のメモリデバイスであって、
メモリセルのアレイと、
前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、
アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、
前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、
前記内部電圧ポンプに電圧を印加する外部機器の有無を検出する検出機構と、
を備えるメモリデバイス。
請求項１記載のメモリデバイスにおいて、
前記検出機構は、
業界標準のピン配置において無接続ピンである接続ピンと、
前記接続ピンに接続され、前記接続ピンに外部電圧が接続されていないとき、前記内部電圧ポンプに対する前記内部電源電圧を通過させるｎ型の第１トランジスタゲートと、
前記接続ピンに接続され、前記接続ピンに外部電圧が接続されているとき、前記内部電圧ポンプに対する外部電圧を通過させるｐ型の第２トランジスタゲートと、
を有することを特徴とするメモリデバイス。
請求項２記載のメモリデバイスにおいて、
前記第２トランジスタゲートは、前記内部電圧ポンプに対する外部電圧が前記内部電源電圧を越えたとき、前記内部電圧ポンプに対する外部電圧のみを通過させる
ことを特徴とするメモリデバイス。
請求項２記載のメモリデバイスにおいて、
前記接続ピンと前記第１及び第２トランジスタゲートとの間に接続されたプルダウン抵抗をさらに有する
ことを特徴とするメモリデバイス。
請求項１記載のメモリデバイスにおいて、
前記検出機構は、業界標準のピン配置においてそれぞれが無接続ピンである検出ピン及び供給ピンを備え、
前記検出ピンは、イネーブル信号を受信可能であり、
前記供給ピンは、外部電圧機器に接続可能であり、
前記イネーブル信号は、前記内部電源電圧又は前記第２供給ピンに接続された外部機器を用いるかどうかを示す
ことを特徴とするメモリデバイス。
請求項５記載のメモリデバイスにおいて、
前記外部機器は、電圧供給手段又はインダクタである
ことを特徴とするメモリデバイス。
請求項１記載のメモリデバイスにおいて、
前記検出機構は、業界標準のピン配置においてそれぞれが無接続ピンである第１外部機器用ピン及び第２外部機器用ピンを備え、
前記第１外部機器用ピンは、外部電圧機器に接続可能であり、且つ前記第２外部機器用ピンは、外部インダクタに接続可能であることで、前記外部電圧機器及び前記外部インダクタの一方又は両方を用いて前記内部電圧ポンプを作動させる
ことを特徴とするメモリデバイス。
スタンドアロン型のメモリカードであって、
前記メモリカードを用いる機器に前記メモリカードを接続させる複数のピンと、
前記メモリカードに設けられたメモリデバイスと、
を有し、
前記メモリデバイスは、
メモリセルのアレイと、
前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、
アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、
前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、
前記内部電圧ポンプに電圧を印加する外部機器の有無を検出する検出機構と、
を備えるメモリカード。
請求項８記載のメモリカードにおいて、
前記検出機構は、
接続ピンと、
前記接続ピンに接続され、前記接続ピンに外部電圧が接続されていないとき、前記内部電圧ポンプに対する前記内部電源電圧を通過させるｎ型の第１トランジスタゲートと、
前記接続ピンに接続され、前記接続ピンに外部電圧が接続されているとき、前記内部電圧ポンプに対する外部電圧を通過させるｐ型の第２トランジスタゲートと、
を有することを特徴とするメモリカード。
請求項９記載のメモリカードにおいて、
前記第２トランジスタゲートは、前記内部電圧ポンプに対する外部電圧が前記内部電源電圧を越えたとき、前記内部電圧ポンプに対する外部電圧のみを通過させる
ことを特徴とするメモリカード。
請求項９記載のメモリカードにおいて、
前記接続ピンと前記第１及び第２トランジスタゲートとの間に接続されたプルダウン抵抗をさらに有する
ことを特徴とするメモリカード。
請求項８記載のメモリカードにおいて、
前記検出機構は、検出ピン及び供給ピンを備え、
前記検出ピンは、イネーブル信号を受信可能であり、
前記供給ピンは、外部電圧機器に接続可能であり、
前記イネーブル信号は、前記内部電源電圧又は前記第２供給ピンに接続された外部機器を用いるかどうかを示す
ことを特徴とするメモリカード。
請求項１２記載のメモリカードにおいて、
前記外部機器は、電圧供給手段又はインダクタである
ことを特徴とするメモリカード。
メモリデバイスであって、
メモリセルのアレイと、
前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、
アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、
前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、
業界標準のピン配置構成と実質的に同様のピン配置構成と、
前記業界標準のピン配置構成において無接続ピンである前記メモリデバイスの接続ピンに接続され、前記内部電圧ポンプに前記内部電源電圧を印加すべきか否か、又は外部機器を使用して前記内部電圧ポンプに外部電源電圧を印加すべきか否かを検出する検出回路と、
を備えるメモリデバイス。
請求項１４記載のメモリデバイスにおいて、
前記検出回路は、
前記接続ピンに接続され、前記接続ピンに外部電圧が接続されていないとき、前記内部電圧ポンプに対する前記内部電源電圧を通過させるｎ型の第１トランジスタゲートと、
前記接続ピンに接続され、前記接続ピンに外部電圧が接続されているとき、前記内部電圧ポンプに対する外部電圧を通過させるｐ型の第２トランジスタゲートと、
を有することを特徴とするメモリデバイス。
請求項１５記載のメモリデバイスにおいて、
前記第２トランジスタゲートは、前記内部電圧ポンプに対する外部電圧が前記内部電源電圧を越えたとき、前記内部電圧ポンプに対する外部電圧のみを通過させる
ことを特徴とするメモリデバイス。
プロセッサと、
前記プロセッサに接続され、前記プロセッサから供給されるデータを記憶し、前記プロセッサにデータを供給するスタンドアロン型のメモリと、
を有する処理システムであって、
前記メモリは、
メモリセルのアレイと、
前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、
アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、
前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、
前記内部電圧ポンプに電圧を印加する外部機器の有無を検出する検出機構と、
を備える処理システム。
請求項１７記載の処理システムにおいて、
前記検出機構は、
業界標準のピン配置において無接続ピンである接続ピンと、
前記接続ピンに接続され、前記接続ピンに外部電圧が接続されていないとき、前記内部電圧ポンプに対する前記内部電源電圧を通過させるｎ型の第１トランジスタゲートと、
前記接続ピンに接続され、前記接続ピンに外部電圧が接続されているとき、前記内部電圧ポンプに対する外部電圧を通過させるｐ型の第２トランジスタゲートと、
を有することを特徴とする処理システム。
請求項１８記載の処理システムにおいて、
前記第２トランジスタゲートは、前記内部電圧ポンプに対する外部電圧が前記内部電源電圧を越えたとき、前記内部電圧ポンプに対する外部電圧のみを通過させる
ことを特徴とする処理システム。
請求項１８記載の処理システムにおいて、
前記接続ピンと前記第１及び第２トランジスタゲートとの間に接続されたプルダウン抵抗をさらに有する
ことを特徴とする処理システム。
請求項１７記載の処理システムにおいて、
前記検出機構は、検出ピン及び供給ピンを備え、
前記検出ピンは、イネーブル信号を受信可能であり、
前記供給ピンは、外部電圧機器に接続可能であり、
前記イネーブル信号は、前記内部電源電圧又は前記第２供給ピンに接続された外部機器を用いるかどうかを示す
ことを特徴とする処理システム。
請求項２１記載の処理システムにおいて、
前記外部機器は、電圧供給手段又はインダクタである
ことを特徴とする処理システム。
スタンドアロン型のメモリデバイスであって、
メモリセルのアレイと、
前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、
アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、
前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、
業界標準のピン配置と実質的に同様のピン配置においてそれぞれが無接続ピンである第１接続ピン及び第２接続ピンと、
を備え、
前記第１接続ピンは、外部電圧機器に接続可能であり、且つ前記第２接続ピンは、外部インダクタに接続可能であることで、前記外部電圧機器及び前記外部インダクタの一方又は両方を用いて前記内部電圧ポンプを作動させる
ことを特徴とするメモリデバイス。
デュアルモード・スタンドアロン型のメモリカードを動作させるメモリカード動作方法であって、
内部ポンプを作動させる外部電力が供給されていないとき、内部電源電圧を前記内部ポンプに接続する通常電力モードで動作させるステップと、
業界標準のピン配置と実質的に同様のピン配置において無接続ピンであるピンに外部機器が接続されているとき、前記内部ポンプを作動させる高電力効率モードで動作させるステップと、
を有するメモリカード動作方法。
請求項２４記載のメモリカード動作方法において、
前記高電力効率モードで動作させるステップは、
前記外部機器がインダクタ又は外部電圧供給手段であるか否かを判定するステップと、
前記インダクタが前記外部機器であるとき、前記内部ポンプの代わりに前記インダクタにより動作させるステップと、
前記外部電圧供給手段が前記外部機器であるとき、前記外部電圧供給手段を用いて前記内部ポンプを作動させるステップと、
を有することを特徴とするメモリカード動作方法。
請求項２４記載のメモリカード動作方法において、
外部電圧が印加されていることを判定するステップと、
前記外部電圧が印加されていると判定したとき、前記外部電圧に切り替えるステップと、
をさらに有することを特徴とするメモリカード動作方法。
請求項２６記載のメモリカード動作方法において、
前記外部電圧が印加されていることを判定するステップは、
前記内部電源電圧及び前記外部電圧のいずれを用いて前記メモリデバイスの内部ポンプを作動させるかを示すコマンドをメモリコントローラから受信するステップと、
前記コマンドに示された電圧供給手段から前記内部ポンプを作動させるステップと、
を有することを特徴とするメモリカード動作方法。
請求項２４記載のメモリカード動作方法において、
外部電圧又は内部電圧のいずれを用いるかを検出回路を用いて検出するステップをさらに有する
ことを特徴とするメモリカード動作方法。
請求項２８記載のメモリカード動作方法において、
前記検出回路を用いて検出するステップは、
接続ピンの電圧レベルを監視するステップと、
前記接続ピンの電圧が、内部電源電圧を越えたとき、前記通常処理モードから切り替えるステップと、
を有することを特徴とするメモリカード動作方法。
請求項２８記載のメモリカード動作方法において、
前記検出回路を用いて検出するステップは、
イネーブルピンを監視するステップと、
前記イネーブルピンへの信号により前記高電力効率モードが可能となったとき、供給ピンに接続された外部機器からの処理に切り替えるステップと、
を有することを特徴とするメモリカード動作方法。
請求項３０記載のメモリカード動作方法において、
前記外部機器からの処理に切り替えるステップは、
外部電圧が、インダクタ又は外部供給手段のいずれであるかを判定するステップと、
前記インダクタが前記外部機器であるとき、前記内部ポンプの代わりに前記インダクタにより動作させるステップと、
前記外部供給手段が前記外部機器であるとき、前記外部供給手段から前記内部ポンプを作動させるステップと、
を有することを特徴とするメモリカード動作方法。
デュアルモード・スタンドアロン型のメモリカードを動作させるメモリカード動作方法であって、
内部ポンプを作動させる外部電力が供給されていないとき、内部電源電圧を前記内部ポンプに接続する通常電力モードで動作させるステップと、
業界標準のピン配置と実質的に同様のピン配置においてそれぞれが無接続ピンである２本のピンの少なくとも一方に外部機器が接続されているとき、前記内部ポンプを作動させる高電力効率モードに切り替えるステップと、
を有するメモリカード動作方法。
請求項３２記載のメモリカード動作方法において、
前記高電力効率モードに切り替えるステップは、
外部機器が前記第１ピン、前記第２ピン又はその両方に接続されているか否かを判定するステップと、
外部機器が、前記第１ピン又は前記第２ピンの一方に接続されているとき、接続されている外部ピンから動作させるステップと、
外部機器が、前記第１ピン及び前記第２ピンのそれぞれに接続されているとき、前記外部機器の両方から動作させるステップと、
を有することを特徴とするメモリカード動作方法。
メモリデバイスを動作させるメモリデバイス動作方法であって、
複数の電圧供給手段のうちいずれを用いて前記メモリデバイスの高電力効率モードで動作させるかを示すコマンドをメモリコントローラから受信するステップと、
前記コマンドに示された電圧供給手段を用いる前記高電力効率モードに従って、前記内部ポンプを作動させるステップと、
を有することを特徴とするメモリカード動作方法。
請求項３４記載のメモリカード動作方法において、
前記高電力効率モードで動作させるステップは、
前記コマンドに示された電圧供給手段が、内部高電圧供給手段であるか又は外部機器であるかを判定するステップと、
前記コマンドに示された電圧供給手段が、前記内部高電圧供給手段であるとき、前記内部高電圧供給手段を用いて前記内部ポンプに電圧を印加するステップと、
前記外部機器が、前記コマンドに示された電圧供給手段であるとき、前記外部機器を用いるステップと、
を有することを特徴とするメモリカード動作方法。
請求項３５記載のメモリカード動作方法において、
前記外部機器を用いるステップは、
前記外部機器が、インダクタであるか又は外部電圧供給手段であるか否かを判定するステップと、
前記インダクタが前記外部機器であるとき、前記内部ポンプの代わりに前記インダクタから動作させるステップと、
前記外部電圧供給手段が前記外部機器であるとき、前記外部電圧供給手段を用いて前記内部ポンプを作動させるステップと、
を有することを特徴とするメモリカード動作方法。
メモリデバイスであって、
メモリセルのアレイと、
前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、
アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、
前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、
前記内部電圧ポンプに電圧を印加する外部機器の有無を検出する検出機構と、
を備えるメモリデバイス。
メモリカードであって、
前記メモリカードを用いる機器に前記メモリカードを接続させる複数のピンと、
前記メモリカードに設けられたメモリデバイスと、
を有し、
前記メモリデバイスは、
メモリセルのアレイと、
前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、
アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、
前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、
前記内部電圧ポンプに電圧を印加する外部機器の有無を検出する検出機構と、
を備えることを特徴とするメモリカード。
メモリデバイスであって、
メモリセルのアレイと、
前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、
アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、
前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、
前記メモリデバイスの接続ピンに接続され、前記内部電圧ポンプに前記内部電源電圧を印加すべきか否か、又は外部機器を用いて前記内部電圧ポンプに外部電源電圧を印加すべきか否かを検出する検出回路と、
を備えるメモリデバイス。
プロセッサと、
前記プロセッサに接続され、前記プロセッサから供給されるデータを記憶し、前記プロセッサにデータを供給するメモリと、
を有する処理システムであって、
前記メモリは、
メモリセルのアレイと、
前記メモリセルに対する読出し処理、書込み処理及び消去処理を行う制御回路と、
アドレス入力端子に供給されたアドレス信号をラッチするアドレス回路と、
前記メモリデバイスにおける内部電源電圧よりも高い電圧を供給する内部電圧ポンプと、
前記内部電圧ポンプに電圧を印加する外部機器の有無を検出する検出機構と、
を備える処理システム。
デュアルモード型のメモリカードを動作させるメモリカード動作方法であって、
内部ポンプを作動させる外部電力が供給されていないとき、内部電源電圧を前記内部ポンプに接続する通常電力モードで動作させるステップと、
前記内部ポンプを作動させる外部機器が接続されているとき、高電力効率モードで動作させるステップと、
を有するメモリカード動作方法。