KR20070054718A - 자립형 메모리 장치 및 이중 모드 자립형 메모리 카드를 동작시키는 방법 - Google Patents

자립형 메모리 장치 및 이중 모드 자립형 메모리 카드를 동작시키는 방법 Download PDF

Info

Publication number
KR20070054718A
KR20070054718A KR1020077007576A KR20077007576A KR20070054718A KR 20070054718 A KR20070054718 A KR 20070054718A KR 1020077007576 A KR1020077007576 A KR 1020077007576A KR 20077007576 A KR20077007576 A KR 20077007576A KR 20070054718 A KR20070054718 A KR 20070054718A
Authority
KR
South Korea
Prior art keywords
voltage
external
pin
internal
pump
Prior art date
Application number
KR1020077007576A
Other languages
English (en)
Other versions
KR100904341B1 (ko
Inventor
프랭키에 에프. 루파바
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20070054718A publication Critical patent/KR20070054718A/ko
Application granted granted Critical
Publication of KR100904341B1 publication Critical patent/KR100904341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Electrically Operated Instructional Devices (AREA)
  • Control Of Eletrric Generators (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 또한 표준 장치로서 이용될 수 있는, 또는 소정의 무접속 핀 상의 외부 전압의 외부 구성 요소의 존재를 검출하여 이들 검출에 기초하여 내부 전압 펌프의 구성에서의 변화를 허용하는 내부 검출 메커니즘을 갖는 메모리를 포함한다. 본 발명의 실시예에 따르면, 본 발명의 시스템은 인덕터와 같은 이용 가능한 구성 요소나 시스템 내의 다른 전압원의 가용성에 의존하여 그 카드 전력 소비를 낮추어 내부 전압을 더 효율적으로 제공할 수 있다.
무접속, 핀, 외부 전압, 인덕터, 메모리 카드

Description

자립형 메모리 장치, 자립형 메모리 카드, 메모리 장치, 처리 시스템, 이중 모드 자립형 메모리 카드를 동작시키는 방법, 메모리 장치를 동작시키는 방법 및 메모리 카드{POWER EFFICIENT MEMORY AND CARDS}
본 발명은 일반적으로 메모리에 관한 것으로, 더욱 상세하게는, 본 발명은 전력 소비가 낮은 메모리에 관한 것이다.
카메라의 플래시 카드와 같은 카드 및 휴대용 기억장치에 이용되는 메모리 장치는 이용 가능한 전원 전압 Vcc보다 훨씬 더 높은 전압을 필요로 한다. 현재, 이와 같은 타입의 메모리 장치로는 NAND 타입 플래시 메모리가 있다. 이들 타입의 메모리 장치는 20 볼트 정도의 전압을 필요로 한다. 또한, 이들 장치를 위한 Vcc 동작 범위는 새로운 장치가 생성될 때마다 떨어지고 있다. 이는 부분적으로는 단말 시스템이 전력 요구 사항을 낮추고 있기 때문이고, 이는 단말 시스템이 그 목표를 달성하는 한 가지 방법이기도 하다. 이 장치가 동작하는데 충분한 전압을 공급하기 위해서는, 내부 펌프를 이용하여 전원 전압을 적당한 동작 전압까지 펌핑한다. 그러나, NAND 메모리 장치에 이용되는 내부 펌프는 상당히 비효율적이다. 예를 들어, (현재 장치에서 통상적인) 1.6 볼트의 전원 전압에서, 5 내지 6 볼트까지 발생시키기 위해서는, 충전 펌프의 효율이 약 15 퍼센트(%)이어야 한다. 펌프가 1 mA를 발생시키기 위해서는, 전원 전압원으로부터 7 mA 정도를 인출해야 한다.
NAND 장치는 단일 전력 전원으로부터 동작할 것이 요구되는 자립형 메모리 장치를 의미하므로, 제조자와 조립자는 당해 산업이 예상하는 표준을 유지하기 위해 저효율을 감수하고 있다. 메모리 장치에 이용되는 통상의 펌프는 딕슨(Dixon) 펌프이다. 이들 타입의 펌프는 수년 동안 사용되고 있고, 커패시터와 다이오드를 이용하여 이용 가능한 내부 전력 전원보다 높은 전압으로 전원 전압을 펌핑한다. 훨씬 더 효율적인 인덕터를 이용하는 다른 타입의 펌프가 있다. 이들 타입의 펌프는 80%에 가까운 효율을 갖는다. 따라서, 이와 같은 이용으로 인해, 장치가 이용되는 카드의 전력 효율을 훨씬 더 크게 할 수 있음을 알 수 있다. 그러나, 이는 NAND 자립형 메모리의 일부가 아닌 외부 인덕터를 필요로 한다.
NAND 장치가 다수의 플랫폼 상에서 다수의 제조자에 의해 이용될 수 있고 산업 표준과 호환하기 위해서는 자립형일 것이 요구되므로, 장치를 위한 공통 핀 구성과 표준 효율 펌프의 유지가 바람직하다. 그러나, 이용되는 카드에 따라, 카드가 이용할 수 있는 또 다른 전압, 카드의 또 다른 시스템 또는 메모리 서브시스템이 있을 수 있다.
상술한 이유 때문에, 또한 본 명세서를 읽고 이해함으로써 당업자에게 명확하게 되는 아래에 설명하는 다른 이유 때문에, 전력 소비가 낮은 플래시 메모리와 플래시 메모리 카드를 위한 당해 기술분야의 요구가 존재하게 된다.
전력 소비 및 비효율이 있는 상술한 문제와 기타 문제는 본 발명에 의해 해결되고, 다음 명세서를 읽고 연구함으로써 이해할 것이다.
일 실시예에서, 메모리 장치는 메모리 셀의 어레이, 메모리 셀을 판독, 기입 및 소거하는 제어 회로, 어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로, 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프 및 외부 구성 요소의 존재를 검출하여 전압 펌프에 전압을 공급하는 검출 메커니즘을 포함한다.
다른 실시예에서, 메모리 카드는 메모리 카드를 이용하는 장치에 메모리 카드를 접속하기 위한 다수의 핀 및 메모리 카드 상의 메모리 장치를 포함한다. 메모리 장치는 메모리 셀의 어레이, 메모리 셀을 판독, 기입 및 소거하는 제어 회로, 어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로, 메모리 장치에 내부 전원 전압보다 높은 전압을 공급하는 내부 전압 펌프 및 외부 구성 요소의 존재를 검출하여 전압 펌프에 전압을 공급하는 검출 메커니즘을 포함한다.
또 다른 실시예에서, 메모리 장치는 메모리 셀의 어레이, 메모리 셀을 판독, 기입 및 소거하는 제어 회로, 어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로, 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프 및 메모리 장치의 접속 핀에 접속되어 내부 전원 전압을 전압 펌프에 제공하는지 또는 외부 구성 요소를 이용하여 외부 전원 전압을 전압 펌프에 제공하는지를 검출하는 검출 회로를 포함한다.
또 다른 실시예에서, 처리 시스템은 프로세서 및 프로세서에 연결되어 프로세서에 의해 제공되는 데이터를 기억하고 데이터를 프로세서에 제공하는 메모리를 포함한다. 메모리는 메모리 셀의 어레이, 메모리 셀을 판독, 기입 및 소거하는 제어 회로, 어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로, 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프 및 외부 구성 요소의 존재를 검출하여 전압 펌프에 전압을 공급하는 검출 메커니즘을 포함한다.
다른 실시예에서, 이중 모드 메모리 카드를 동작시키는 방법은 메모리 카드의 내부 펌프를 동작시키기 위해 어떤 외부 전력 전원도 제공되지 않는 정상 모드에서 동작시키는 단계 및 내부 펌프를 동작시키기 위해 외부 전압이 제공되는 전력 효율 모드에서 동작시키는 단계를 포함한다.
또 다른 실시예에서, 메모리 장치를 동작시키는 방법은 메모리 장치의 내부 펌프를 동작시키기 위해 복수의 전압 전원 중 어떤 전압 전원을 이용해야 하는지를 지시하는 명령을 메모리 제어기로부터 수신하는 단계 및 상기 명령받은 전압 전원으로부터 내부 펌프를 동작시키는 단계를 포함한다.
또한, 다른 실시예들을 설명하고 청구한다.
도 1은 본 발명의 실시예를 실시할 수 있는 메모리 카드의 블록도.
도 2는 본 발명의 일 실시예의 전력 효율 회로를 갖는 메모리 카드의 블록도.
도 3은 본 발명의 다른 실시예에 따른 메모리 카드의 블록도.
도 4는 본 발명의 실시예를 실시할 수 있는 메모리의 블록도.
본 발명의 다음 상세한 설명에서, 본 발명의 일부를 구성하고, 본 발명을 실시할 수 있는 특정 실시예를 일 예로서 도시하는 첨부된 도면을 참조한다. 본 발명의 도면에서, 동일 참조 부호는 몇몇 도면 전체에서 사실상 동일한 구성 요소를 설명한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있도록 충분히 상세하게 설명된다. 다른 실시예를 이용할 수 있고, 본 발명의 범위로부터 일탈함이 없이 구조적, 논리적 및 전기적 변화를 이룰 수 있다.
따라서, 다음 상세한 설명은 한정적인 의미로서 고려되지 않아야 하고, 본 발명의 범위는 첨부된 청구항에 주어지는 완전한 등가물 범위와 함께 첨부된 청구항에 의해서만 정의된다.
아래에서 더 상세히 설명하는 바와 같이, 이중 모드 가능 메모리 장치 또는 메모리 카드는 여러 실시예에서 제공된다. 메모리는 자립형 메모리와 같이 보이고, 동작할 수 있으며 접속될 수 있다. 그러나, 보통은 "무접속(no connect)" 핀인 소정의 핀이 특정 신호, 전압 또는 그 조합에 접속되도록 메모리를 접속하면, 메모리는 더 효율적인 제2 모드에서 동작한다. 일반적으로, 메모리 장치나 메모리 카드는 검출 메커니즘, 검출 신호, 명령 신호 등이 메모리 장치나 메모리 카드에 의해 제공되거나 검출될 때를 제외하고는 표준 내부 전원 전압의 오프 상태에서 동작한다. 이와 같은 신호를 수신할 때 또는 외부 전압 또는 다른 내부 전압 또는 외부 인덕터와 함께 외부 전압을 이용하기로 결정할 때, 본 발명의 메모리 장치와 메모리 카드 실시예는 표준 내부 전원 전압원과 함께 또는 단독으로 다른 전압원, 인덕터 또는 그 조합으로부터 동작한다.
본 발명의 실시예와 첨부된 청구항에서, 자립형 메모리 장치는 산업 표준 핀 아웃 구성과 사실상 동일한 핀 아웃 구성을 갖도록 구성되는 메모리로서 정의되고, 산업 표준 시스템에 접속되는 경우 통상의 동작 방법으로 동작한다. 이와 같은 장치는 산업 표준 시스템에서 존재하지만 임의의 메모리 내부 구성 요소에 접속되지 않는 소정의 핀을 갖는다. 통상, 이들 장치는 "무접속" 핀으로 지칭된다. 이와 같은 자립형 메모리는 한정적인 예로서가 아니라 단지 일 예로서 시스템 등에 장치를 접속시키는 표준 또는 사실상 표준 핀 구성을 갖는 DRAM 및 SDRAM 메모리, 플래시 메모리, NAND 타입 플래시 메모리 등을 포함한다.
도 1에는 메모리 카드(100)의 일 실시예가 도시되어 있다. 메모리 카드(100)는 디지털 카메라, 프린터, 셀룰러 전화 등과 같은 장치에 카드(100)를 접속하는데 이용되는 복수의 핀을 갖는다. 메모리 카드(100)는 여분의 전력 효율을 갖지 않는 시스템과 함께 이용할 수 있는 표준 핀 아웃 구성을 갖는다. 본원에서, 참조 부호가 102 및 104인 표준 핀 아웃 구성을 갖는 2개 핀은 표준 메모리 카드 내의 통상의 "무접속" 핀이다. 그러나, 본 실시예의 메모리 카드(100)에서, 이들 핀(102 및 104)은 카드(100)의 내부 전압 펌프(106)의 효율을 증가시키기 위해 카드와 함께 비표준 전압을 이용해야 하는지를 검출하는 검출 회로에 내부적으로 접속된다.
예를 들어, 1.6 볼트에서 동작할 뿐만 아니라 3.0 볼트와 같은 고전압에서 동작하는 액정 디스플레이(liquid crystal display; LCD) 등도 포함하는 셀룰러 전 화 메모리에서 메모리 카드(100)를 이용하는 경우, 여러 실시예에서는 이러한 고전압을 내부 펌프에 공급하여 메모리나 메모리 카드를 더 효율적으로 만든다. 다른 방법으로는, 2개의 핀(102 및 104) 중 하나를 통해 고전압을 공급하지만, 외부 전압을 이용해야 하는지 여부를 지시하는 신호는 2개의 핀(102 또는 104)중 다른 하나를 통해 공급된다.
도 2에 도시된 다른 실시예에는, 메모리 카드(200)가 도시되어 있다. 메모리 카드(200)는 표준 메모리 카드와도 동작하는 핀 아웃 구성을 갖도록 구성된다. 본 실시예에서는 전력 효율을 위해 표준 구성에서 "무접속" 핀인 추가 핀(202)을 이용하여 메모리 카드(200)의 펌프 구성을 변화시킨다. 본 실시예에서는, 하드웨어 검출 메커니즘(206)을 이용하여, 펌프 효율을 개선하는데 이용될 수 있는 소정의 외부 전력 전원, 외부 인덕터 또는 그 조합에 메모리 카드(200)를 접속해야 하는지, 또는 표준 펌프 구성을 이용해야 하는지를 검출한다.
일 실시예에서, 하드웨어 검출 시스템(206)은 한 쌍의 트랜지스터(208 및 210) 및 풀 다운 저항기(212)를 포함한다. 풀 다운 저항기(212)는 선택적이다. 하드웨어 검출 시스템(206)은 또한 외부 전압에 접속되거나 접속되지 않는 핀(202)에 접속된다. 핀(202)은 저항기(212)를 통해 노드(214)에 접속된다. 노드(214)는 n형 트랜지스터(208)의 게이트와 p형 트랜지스터(210)의 게이트에 접속된다. 핀(202)에 어떤 외부 전압 장치도 접속되지 않거나 핀이 부동하고 있으면, 노드(214)에서의 전압은 저항기(212)를 통해 사실상 0으로 되어, 핀(202)에 어떤 외부 장치도 접속되어 있지 않다는 것을 나타낼 것이다. 이러한 상황에서는, 트랜지 스터(210)가 온 상태에 있고 트랜지스터(208)가 오프 상태에 있어 전원 전압 Vcc를 펌프(216)에 제공하기 때문에, 메모리 카드(200)는 그 내부 전력 전원 Vcc 상에서 동작하도록 구성된다. 핀(202)이 외부 전압에 접속되면, 노드(214)에서의 전압이 충분히 높아 트랜지스터(210)를 턴 오프하고 트랜지스터(208)를 턴 온하므로, 핀(202)에서의 전압을 펌프(216)에 공급한다.
본원에서 설명된 하드웨어 검출 메커니즘을 쉽게 변경하여 내부 펌프에 어느 전압을 공급해야 하는지를 제어할 수 있다는 것을 이해할 것이다. 또한, 소정의 메모리 또는 메모리 카드에서는, 2개 이상의 가능한 전압을 선택적으로 내부 펌프에 접속할 수 있고, 다른 실시예에서는, 복수의 잠재적 전압을 검출하고 최고 또는 가장 적당한 펌프의 동작 전압을 펌프에 공급한다는 것을 이해할 것이다. 여러 실시예에서, 펌프에 공급되는 전압의 선택은 하드웨어, 펌웨어, 소프트웨어를 통해, 또는 메모리 제어기에 의해 제공되는 명령 신호를 이용하여 이루어진다. 또한, 본 실시예의 하드웨어 검출 메커니즘은 외부 인덕터의 다른 핀 상의 존재를 검출할 수 있고, 장치의 동작을 재구성하여 외부 인덕터를 단독으로 또는 외부 전압과 함께 이용함으로써 더 높은 효율을 제공할 수 있다. 일 실시예에서, 외부 전압과 외부 인덕터 모두를 검출하는 경우에는, 외부 전압을 이용하여 내부 전압 펌프의 효율을 증가시키고, 펌핑된 전압과 함께 외부 인덕터를 이용하여 효율을 훨씬 더 증가시킨다.
도 3에 도시된 다른 실시예에서, 외부 핀(202)은 단지 검출 메커니즘으로서 이용되고, 핀(304)은 외부 전압에 또는 인덕터에 접속된다. 본 실시예에서, 카 드(300)는 내부 펌프(306)를 이용하려는 경우 검출 핀(302)을 로우(low) 신호에 접속한다. 본 실시예에서는, 핀(304)에 접속되는 2개의 외부 옵션이 가능하다. 2개의 외부 옵션 중 하나를 이용하려는 경우, 카드(300)는 핀(302)을 하이(high) 신호에 접속한다. 그 다음에, 메모리는 검출 핀(302)에서의 하이 신호로부터 소정의 외부 보조 형태를 이용하려는 것을 알게 된다. 그 다음에, 전압 검출 메커니즘을 이용하여 핀(304)에 어느 타입의 보조 장치가 접속되는지를 판정할 수 있다.
전압 검출 메커니즘이 하이를 검출하는 경우에는, 전력 전원이 핀에 접속되는 것으로 결론을 내리고, 그 핀을 펌프를 위한 새로운 전원으로서 이용하여 펌프를 더 효율적으로 만들고 카드의 전력 성능을 개선한다. 핀에서 떨어져 단순히 인덕터가 매달려 있는 경우에는, 어떤 전압도 검출되지 않고, 메모리는 핀 상에 인덕터가 있다는 것으로 결론을 내린다. 그 다음에, 본 실시예의 메모리 장치는 그 펌프를 재구성하여 내부 펌프 대신 인덕터를 이용하여, 다시 시스템에게 훨씬 더 나은 전력 효율을 주거나, 다른 실시예에서는 인덕터로부터 내부 펌프를 동작시킨다. 다른 실시예에서, 외부 인덕터는 전원 전압보다 높은 내부 전압과 함께 이용된다.
또 다른 실시예에서, 2개의 통상의 "무접속" 핀은 외부 전압과 외부 인덕터에 접속 가능하다. 메모리는 여전히 표준 핀 아웃 구성을 갖고, 통상의 시스템에 접속될 때 통상의 자립형 메모리로서 동작 가능하다. 외부 핀 상에서 한 구성 요소 또는 다른 구성 요소의 존재의 검출시, 본 발명의 장치는 각각의 구성 요소와 관련하여 개별적으로 상술한 바와 같이 접속된 한 외부 구성 요소를 이용하여 동작한다. 그러나, 외부 인덕터와 외부 전압 모두 핀에 접속되는 경우에는, 상기 모두 를 이용한다. 일 실시예에서는, 외부 전압을 내부 펌프에 제공하여, 더 높은 효율로 펌핑된 전압을 제공한 후, 그 전압을 외부 인덕터와 함께 이용하여 훨씬 더 효율적인 동작을 제공한다.
본 발명의 실시예는 표준 핀 아웃 접속을 갖는 메모리를 이용하지만, 외부 전압 또는 다른 전압 공급 구성 요소가 시스템에 접속되는 경우 그 표준 기준을 잃지 않으면서 메모리를 더 효율적으로 동작시킬 수 있는 추가적인 특징이 있다.
상술한 메모리 카드의 여러 구성에 있어서, 카드가 2개의 여분의 통상적인 "무접속" 핀을 갖는 표준 핀 구성을 포함하는 경우에는, 상술한 바와 같이 저항성 풀다운(resistive pulldown)을 이용할 수 있다. 시스템 상에 풀업 핀이 존재하는 경우에는, 저항성 풀다운에 접속되는 그 핀은 내부적으로 로우이고, 메모리 카드는 임의의 다른 NAND 메모리 카드와 같은 정상 동작 모드에서 동작한다. 카드들이 정상 핀 아웃 구성에 따라 동작하기 때문에, 내부 펌프를 위한 고전압 전원을 이용하도록 구성되지 않은 표준 시스템에서도 이 카드들을 이용할 수 있다. 2개의 추가 핀은 시스템 상에서 "무접속"이다. 그러나, 외부 또는 서로 다른 내부 전력 전원을 이용하도록 구성되는 시스템에서는, 이 카드도 동일하게 이용될 수 있다.
다른 방법으로는, 단일 외부 전력 보조 메커니즘 또는 전압을 핀(304)에 접속하고, 일단 검출 핀(302)이 하이 신호에 접속되면, 핀(304)에 접속된 단일 보조 메커니즘을 이용하여 펌프(306)에 시동 전압을 제공한다.
행동에 영향을 주는 구성 요소만이 메모리와 메모리 카드를 위한 표준 구성에서 "무접속" 핀 상에 있기 때문에, 본 발명의 실시예는 모두 표준 시스템에 접속 될 수 있고, 표준 시스템에서 실행될 수 있다. 새로운 모드에서 동작이 개시되는 경우는, 단지 여러 실시예의 핀에 의해 외부 전압을 접속하거나 검출하는 경우, 또는 메모리나 메모리 카드에 명령이나 지시를 전송하는 경우뿐이다.
본 발명의 모든 실시예에서, 외부 보조 장치와 내부 전원 전압 Vcc의 조합은 본 발명의 범위로부터 일탈함이 없이 이용될 수 있다. 또 다른 실시예에서, 전원 전압 Vcc보다 높은 전압은 카드(100, 200 또는 300)와 같은 메모리 카드를 이용하려는 시스템의 다른 구성 요소를 동작시키도록 제공될 수 있다. 이와 같은 다른 전압은, 디스플레이 화면 전압 전원이나 내부 전지 공급 전력 등을 포함하지만 이에 한정되지는 않는다. 이와 같은 구성에서는, 본 발명의 회로 및 실시예를 수정하여 다른 내부 전압을 내부 펌프에 제공하거나 다른 내부 전압과 함께 외부적으로 접속된 인덕터를 이용하는 것은 단순한 문제이다. 이와 같은 수정은 당업자에게 이해될 것이고, 본 발명과 실시예의 범위 내에 있다.
본 발명의 여러 실시예의 메모리 장치는 초기 셋업 동안 제어기로부터의 명령을 통해 구성 가능하다. 다른 실시예에서는, 이러한 명령이 프로그래밍이나 소거 동작 바로 전에 공급된다. 일 실시예에서는, 메모리 장치에 명령을 지시하여, 내부 펌프 대신에 카드 외부로부터의 전원을 이용하거나 외부적으로 접속된 인덕터를 이용하도록 한다.
본 발명의 또 다른 실시예는 본원의 개념을 이용하는 메모리 장치를 포함한다. 예를 들어, 본 발명의 실시예와 함께 이용하기에 적합한 메모리는 도 4에 도시되어 있고, 도 4는 프로세서(410)에 접속되는 본 발명의 일 실시예의 플래시 메 모리 장치와 같은 메모리 장치(400)의 기능 블록도이다. 메모리 장치(400)와 프로세서(410)는 전자 시스템(420)의 일부를 형성할 수 있다. 메모리 장치(400)는 본 발명을 이해하는데 도움이 되는 메모리의 특징에 초점을 맞추도록 단순화되었다. 메모리 장치는 메모리 셀의 어레이(430)를 포함한다. 메모리 셀의 어레이(430)는 로우 및 컬럼의 뱅크로 배열된다.
어드레스 버퍼 회로(440)는 어드레스 입력 접속(442; A0 내지 Ax) 상에 제공되는 어드레스 신호를 래치하도록 제공된다. 어드레스 신호는 행 디코더(444)와 열 디코더(446)에 의해 수신되고 디코드되어 메모리 어레이(430)에 액세스된다. 당업자는, 본 설명의 도움으로, 어드레스 입력 접속의 개수가 메모리 어레이의 밀도와 구조에 의존한다는 것을 알게 될 것이다. 즉, 어드레스의 개수는 메모리 셀 카운트가 증가함에 따라 또한 뱅크와 블록 카운트가 증가함에 따라 증가한다.
메모리 장치는 센스/래치 회로(450)를 이용하여 메모리 어레이 열에서의 전압 또는 전류 변화를 센싱함으로써 어레이(430) 내의 데이터를 판독한다. 일 실시예에서, 센스/래치 회로는 메모리 어레이로부터의 데이터 행을 판독 및 래치하도록 접속된다. 데이터 입력 및 출력 버퍼 회로(460)는 프로세서(410)와의 복수의 데이터(DQ) 접속(462)을 통해 양방향 데이터 통신을 위해 포함되고, 기입 회로(455)와 판독/래치 회로(450)에 접속되어 메모리(400) 상에서 판독 및 기입 동작을 수행한다. 명령 제어 회로(470)는 프로세서(410)로부터 제어 접속(472) 상에 제공되는 신호를 디코드한다. 이들 신호를 이용하여, 데이터 판독, 데이터 기입 및 소거 동작을 포함하는 메모리 어레이(430) 상의 동작을 제어한다. 플래시 메모리 장치는 메모리 특징의 기본적인 이해를 용이하게 하도록 단순화되었다. 플래시 메모리의 기능과 내부 회로의 더 상세한 이해는 당업자에게 공지되어 있다. 일 실시예에서는, 본 발명의 여러 실시예에서 상술한 바와 같이, 검출 회로(490)를 이용하여, 내부 전압 펌프(도시안함)를 이용해야 하는지 또는 외부 전압 전원이나 인덕터를 이용해야 하는지를 검출한다. 상술한 실시예는 도 4에 설명된 기본 메모리 어레이 또는 시스템 구조에 있어서 여러 실시예에서 이용된다.
결론
본 발명의 여러 실시예는 또한 표준 장치로서 이용될 수 있는, 또는 소정의 무접속 핀 상의 외부 전압의 외부 구성 요소의 존재를 검출하여 이들 검출에 기초하여 내부 전압 펌프의 구성에서의 변화를 허용하는 내부 검출 메커니즘을 갖는 메모리를 포함한다. 본 발명의 실시예에 따르면, 본 발명의 시스템은 인덕터와 같은 이용 가능한 구성 요소나 시스템 내의 다른 전압원의 가용성에 의존하여 그 카드 전력 소비를 낮추어 내부 전압을 더 효율적으로 제공할 수 있다.
이상, 특정 실시예를 예시하고 설명하였지만, 당업자는 같은 목적을 달성하도록 계산되는 임의의 구성으로 도시된 특정 실시예를 대체할 수 있다는 것을 알게 될 것이다. 본 출원은 본 발명의 임의의 적응이나 변화를 포함하도록 의도된다. 따라서, 본 발명은 청구항과 그 등가물에 의해서만 한정된다는 것이 명백하게 의도된다.

Claims (41)

  1. 자립형 메모리 장치로서,
    메모리 셀의 어레이;
    상기 메모리 셀을 판독, 기입 및 소거하는 제어 회로;
    어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로;
    상기 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프; 및
    상기 전압 펌프에 전압을 공급하는 외부 구성 요소의 존재를 검출하는 검출 메커니즘을 포함하는 자립형 메모리 장치.
  2. 제1항에 있어서,
    상기 검출 메커니즘은
    산업 표준 핀 아웃 구성에서 무접속(no connect) 핀인 접속 핀;
    상기 접속 핀에 접속되는 제1 n형 트랜지스터 게이트 - 상기 제1 트랜지스터는 상기 접속 핀에 어떤 외부 전압도 접속되지 않는 경우 상기 내부 전원 전압을 상기 전압 펌프에 전달함 - ; 및
    상기 접속 핀에 접속되는 제2 p형 트랜지스터 게이트 - 상기 제2 트랜지스터는 상기 접속 핀에 외부 전압이 접속되는 경우 외부 전압을 상기 전압 펌프에 전달 함 - 를 포함하는 자립형 메모리 장치.
  3. 제2항에 있어서,
    상기 제2 트랜지스터는 상기 외부 전압이 상기 내부 전원 전압을 초과하는 경우 상기 외부 전압을 상기 전압 펌프에 단지 전달하는 자립형 메모리 장치.
  4. 제2항에 있어서,
    상기 접속 핀과 상기 제1 및 제2 트랜지스터의 상기 게이트 간에 접속되는 풀 다운 저항기를 더 포함하는 자립형 메모리 장치.
  5. 제1항에 있어서,
    상기 검출 메커니즘은
    산업 표준 핀 아웃 구성에서 각각 무접속 핀인 검출 핀 및 전원 핀을 포함하고, 상기 검출 핀은 이네이블 신호에 접속 가능하고, 상기 전원 핀은 외부 전압 구성 요소에 접속 가능하고, 상기 이네이블 신호는 상기 전원 핀에 접속되는 외부 구성 요소 또는 상기 내부 전원 전압을 이용해야 하는지를 지시하는 자립형 메모리 장치.
  6. 제5항에 있어서,
    상기 외부 구성 요소는 전압 전원 또는 인덕터인 자립형 메모리 장치.
  7. 제1항에 있어서,
    상기 검출 메커니즘은
    산업 표준 핀 아웃 구성에서 각각 무접속 핀인 제1 외부 구성 요소 핀 및 제2 외부 구성 요소 핀을 포함하고, 상기 제1 외부 구성 요소 핀은 외부 전압 구성 요소에 접속 가능하고, 상기 제2 외부 구성 요소 핀은 외부 인덕터에 접속 가능하여, 상기 외부 전압 구성 요소와 상기 외부 인덕터 중 하나 또는 양쪽 모두를 이용하여 상기 내부 펌프를 동작시키는 자립형 메모리 장치.
  8. 자립형 메모리 카드로서,
    상기 메모리 카드를 이용하는 장치에 상기 메모리 카드를 접속하기 위한 복수의 핀; 및
    상기 메모리 카드 상의 메모리 장치를 포함하고,
    상기 메모리 장치는
    메모리 셀의 어레이;
    상기 메모리 셀을 판독, 기입 및 소거하는 제어 회로;
    어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로;
    상기 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프; 및
    상기 전압 펌프에 전압을 공급하는 외부 구성 요소의 존재를 검출하는 검출 메커니즘을 포함하는 자립형 메모리 카드.
  9. 제8항에 있어서,
    상기 검출 메커니즘은
    접속 핀;
    상기 접속 핀에 접속되는 제1 n형 트랜지스터 게이트 - 상기 제1 트랜지스터는 상기 접속 핀에 어떤 외부 전압도 접속되지 않는 경우 상기 내부 전원 전압을 상기 전압 펌프에 전달함 - ; 및
    상기 접속 핀에 접속되는 제2 p형 트랜지스터 게이트 - 상기 제2 트랜지스터는 상기 접속 핀에 외부 전압이 접속되는 경우 외부 전압을 상기 전압 펌프에 전달함 - 를 포함하는 자립형 메모리 카드.
  10. 제9항에 있어서,
    상기 제2 트랜지스터는 상기 외부 전압이 상기 내부 전원 전압을 초과하는 경우 상기 외부 전압을 상기 전압 펌프에 단지 전달하는 자립형 메모리 카드.
  11. 제9항에 있어서,
    상기 접속 핀과 상기 제1 및 제2 트랜지스터의 상기 게이트 간에 접속되는 풀 다운 저항기를 더 포함하는 자립형 메모리 카드.
  12. 제8항에 있어서,
    상기 검출 메커니즘은
    검출 핀 및 전원 핀을 포함하고, 상기 검출 핀은 이네이블 신호에 접속 가능하고, 상기 전원 핀은 외부 전압 구성 요소에 접속 가능하고, 상기 이네이블 신호는 상기 전원 핀에 접속되는 외부 구성 요소 또는 상기 내부 전원 전압을 이용해야 하는지를 지시하는 자립형 메모리 카드.
  13. 제12항에 있어서,
    상기 외부 구성 요소는 전압 전원 또는 인덕터인 자립형 메모리 카드.
  14. 메모리 장치로서,
    메모리 셀의 어레이;
    상기 메모리 셀을 판독, 기입 및 소거하는 제어 회로;
    어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로;
    상기 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프;
    산업 표준 핀 아웃 구성과 사실상 동일한 핀 아웃 구성; 및
    상기 메모리 장치의 접속 핀에 접속되어 상기 내부 전원 전압을 상기 전압 펌프에 제공해야 하는지 또는 외부 구성 요소를 이용하여 외부 전원 전압을 상기 전압 펌프에 제공해야 하는지를 검출하는 검출 회로 - 상기 접속 핀은 상기 산업 표준 핀 아웃 구성에서 무접속 핀임 - 를 포함하는 메모리 장치.
  15. 제14항에 있어서,
    상기 검출 회로는
    상기 접속 핀에 접속되는 제1 n형 트랜지스터 게이트 - 상기 제1 트랜지스터는 상기 접속 핀에 어떤 외부 전압도 접속되지 않는 경우 상기 내부 전원 전압을 상기 전압 펌프에 전달함 - ; 및
    상기 접속 핀에 접속되는 제2 p형 트랜지스터 게이트 - 상기 제2 트랜지스터는 상기 접속 핀에 외부 전압이 접속되는 경우 외부 전압을 상기 전압 펌프에 전달함 - 을 포함하는 메모리 장치.
  16. 제15항에 있어서,
    상기 제2 트랜지스터는 상기 외부 전압이 상기 내부 전원 전압을 초과하는 경우 상기 외부 전압을 상기 전압 펌프에 단지 전달하는 메모리 장치.
  17. 처리 시스템으로서,
    프로세서; 및
    상기 프로세서에 접속되어 상기 프로세서에 의해 제공되는 데이터를 기억하 고 상기 프로세서에 데이터를 제공하는 자립형 메모리를 포함하고,
    상기 메모리는
    메모리 셀의 어레이;
    상기 메모리 셀을 판독, 기입 및 소거하는 제어 회로;
    어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로;
    상기 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프; 및
    상기 전압 펌프에 전압을 공급하는 외부 구성 요소의 존재를 검출하는 검출 메커니즘을 포함하는 처리 시스템.
  18. 제17항에 있어서,
    상기 검출 메커니즘은
    산업 표준 핀 아웃 구성에서 무접속 핀인 접속 핀;
    상기 접속 핀에 접속되는 제1 n형 트랜지스터 게이트 - 상기 제1 트랜지스터는 상기 접속 핀에 어떤 외부 전압도 접속되지 않는 경우 상기 내부 전원 전압을 상기 전압 펌프에 전달함 - ;
    상기 접속 핀에 접속되는 제2 p형 트랜지스터 게이트 - 상기 제2 트랜지스터는 상기 접속 핀에 외부 전압이 접속되는 경우 외부 전압을 상기 전압 펌프에 전달함 - 을 포함하는 처리 시스템.
  19. 제18항에 있어서,
    상기 제2 트랜지스터는 상기 외부 전압이 상기 내부 전원 전압을 초과하는 경우 상기 외부 전압을 상기 전압 펌프에 단지 전달하는 처리 시스템.
  20. 제18항에 있어서,
    상기 접속 핀과 상기 제1 및 제2 트랜지스터의 상기 게이트 간에 접속되는 풀 다운 저항기를 더 포함하는 처리 시스템.
  21. 제17항에 있어서,
    상기 검출 메커니즘은
    검출 핀 및 전원 핀을 포함하고, 상기 검출 핀은 이네이블 신호에 접속 가능하고, 상기 전원 핀은 외부 전압 구성 요소에 접속 가능하고, 상기 이네이블 신호는 상기 내부 전원 전압 또는 상기 전원 핀에 접속되는 외부 구성 요소를 이용해야 하는지를 지시하는 처리 시스템.
  22. 제21항에 있어서,
    상기 외부 구성 요소는 전압 전원 또는 인덕터인 처리 시스템.
  23. 자립형 메모리 장치로서,
    메모리 셀의 어레이;
    상기 메모리 셀을 판독, 기입 및 소거하는 제어 회로;
    어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로;
    상기 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프; 및
    제1 및 제2 접속 핀 - 각각의 상기 제1 및 제2 접속 핀은 산업 표준 핀 아웃 구성과 사실상 동일한 핀 아웃 구성에서 무접속 핀이고, 상기 제1 접속 핀은 외부 전압 구성 요소에 접속 가능하고, 상기 제2 접속 핀은 외부 인덕터에 접속 가능하여, 상기 외부 전압 구성 요소와 상기 외부 인덕터 중 하나 또는 모두를 이용하여 상기 내부 펌프를 동작시킴 - 를 포함하는 자립형 메모리 장치.
  24. 이중 모드 자립형 메모리 카드를 동작시키는 방법으로서,
    내부 펌프를 동작시키기 위해 어떤 외부 전력 전원도 제공되지 않는 경우 상기 내부 펌프에 내부 전원 전압이 접속되는 정상 전력 모드에서 동작시키는 단계; 및
    상기 내부 펌프를 동작시키기 위해, 산업 표준 핀 아웃 구성과 사실상 동일한 핀 아웃 구성에서 무접속 핀인 소정의 핀 상에, 외부 구성 요소가 제공되는 경우 전력 효율 모드에서 동작시키는 단계를 포함하는 이중 모드 자립형 메모리 카드를 동작시키는 방법.
  25. 제24항에 있어서,
    상기 전력 효율 모드에서 동작시키는 단계는
    상기 외부 구성 요소가 인덕터 또는 외부 전압 전원인지를 결정하는 단계;
    상기 인덕터가 상기 외부 구성 요소이면 상기 내부 펌프 대신 상기 인덕터로부터 동작시키는 단계; 및
    상기 외부 전압 전원이 상기 외부 구성 요소이면 상기 외부 전압 전원을 이용하여 상기 내부 펌프를 동작시키는 단계를 포함하는 방법.
  26. 제24항에 있어서,
    외부 전압이 제공될 때를 결정하는 단계; 및
    제공될 것으로 결정한 경우 상기 외부 전압으로 전환하는 단계를 더 포함하는 방법.
  27. 제26항에 있어서,
    상기 외부 전압이 제공될 때를 결정하는 단계는
    상기 내부 전압과 상기 외부 전압 중 어느 것을 이용하여 상기 메모리 장치의 내부 펌프를 동작시키는지를 지시하는 명령을 메모리 제어기로부터 수신하는 단계; 및
    상기 명령받은 전압 전원으로부터 상기 내부 펌프를 동작시키는 단계를 포함 하는 방법.
  28. 제24항에 있어서,
    검출 회로를 이용하여 외부 전압 또는 내부 전압을 이용해야 하는지를 검출하는 단계를 더 포함하는 방법.
  29. 제28항에 있어서,
    접속 핀 상의 전압 레벨을 감시하는 단계; 및
    상기 접속 핀 상의 전압이 내부 전원 전압을 초과하는 경우 상기 정상 동작 모드로부터 전환하는 단계를 포함하는 방법.
  30. 제28항에 있어서,
    이네이블 핀을 감시하는 단계; 및
    상기 이네이블 핀 상의 신호가 상기 전력 효율 동작 모드를 이네이블시키는 경우 전원 핀에 접속되는 외부 구성 요소로부터의 동작으로 전환하는 단계를 포함하는 방법.
  31. 제30항에 있어서,
    상기 외부 구성 요소로부터의 동작으로 전환하는 단계는
    외부 전압이 인덕터 또는 외부 전원인지를 결정하는 단계;
    상기 인덕터가 상기 외부 구성 요소이면 상기 내부 펌프 대신 상기 인덕터로부터 동작시키는 단계; 및
    상기 외부 전원이 상기 외부 구성 요소이면 상기 외부 전원으로부터 상기 내부 펌프를 동작시키는 단계를 포함하는 방법.
  32. 이중 모드 자립형 메모리 카드를 동작시키는 방법으로서,
    내부 펌프를 동작시키기 위해 어떤 외부 전력 전원도 제공되지 않는 경우 상기 내부 펌프에 내부 전원 전압을 접속하는 정상 전력 모드에서 동작시키는 단계; 및
    상기 내부 펌프를 동작시키기 위해, 외부 구성 요소가 2개의 핀 중 적어도 한 핀 상에 제공되는 전력 효율 모드에서의 동작으로 전환하는 단계 - 각각의 상기 2개의 핀은 산업 표준 핀 아웃 구성과 사실상 동일한 핀 아웃 구성에서 무접속 핀임 - 를 포함하는 이중 모드 자립형 메모리 카드를 동작시키는 방법.
  33. 제32항에 있어서,
    외부 구성 요소로부터의 동작으로 전환하는 단계는
    외부 구성 요소가 제1 핀, 제2 핀 또는 양쪽 핀에 접속되는지를 결정하는 단계;
    상기 외부 구성 요소가 상기 제1 또는 제2 핀 중 한 핀에 접속되는 경우 상기 접속된 외부 핀으로부터 동작시키는 단계; 및
    상기 외부 구성 요소가 각각의 상기 제1 및 제2 핀에 접속되는 경우 상기 외부 구성 요소 양쪽으로부터 동작시키는 단계를 포함하는 방법.
  34. 메모리 장치를 동작시키는 방법으로서,
    복수의 전압 중 어느 전압이 상기 메모리 장치의 전력 효율 모드에서 동작하는데 이용되는지를 지시하는 명령을 메모리 제어기로부터 수신하는 단계; 및
    상기 명령받은 전압 전원을 이용하여 상기 전력 효율 모드에 따라 상기 내부 펌프를 동작시키는 단계를 포함하는 메모리 장치를 동작시키는 방법.
  35. 제34항에 있어서,
    전력 효율 모드에서 동작시키는 단계는
    상기 명령받은 전압 전원이 내부 고전압 전원 또는 외부 구성 요소인지를 결정하는 단계;
    상기 명령받은 전압 전원이 상기 내부 고전압 전원인 경우 상기 내부 펌프에 전압을 제공하기 위해 상기 내부 고전압 전원을 이용하는 단계; 및
    상기 외부 구성 요소가 상기 명령받은 전압 전원인 경우 상기 외부 구성 요소를 이용하는 단계를 포함하는 방법.
  36. 제35항에 있어서,
    상기 외부 구성 요소를 이용하는 단계는
    상기 외부 구성 요소가 인덕터 또는 외부 전압 전원인지를 결정하는 단계;
    상기 인덕터가 상기 외부 구성 요소이면 상기 내부 펌프 대신 상기 인덕터로부터 동작시키는 단계; 및
    상기 외부 전압 전원이 상기 외부 구성 요소이면 상기 외부 전압 전원을 이용하여 상기 내부 펌프를 동작시키는 단계를 더 포함하는 방법.
  37. 메모리 장치로서,
    메모리 셀의 어레이;
    상기 메모리 셀을 판독, 기입 및 소거하는 제어 회로;
    어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로;
    상기 메모리 장치의 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프; 및
    상기 전압 펌프에 전압을 공급하는 외부 구성 요소의 존재를 검출하는 검출 메커니즘을 포함하는 메모리 장치.
  38. 메모리 카드로서,
    상기 메모리 카드를 이용하는 장치에 상기 메모리 카드를 접속하기 위한 복수의 핀; 및
    상기 메모리 카드 상의 메모리 장치를 포함하고,
    상기 메모리 장치는
    메모리 셀의 어레이;
    상기 메모리 셀을 판독, 기입 및 소거하는 제어 회로;
    어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로;
    상기 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프; 및
    상기 전압 펌프에 전압을 공급하는 외부 구성 요소의 존재를 검출하는 검출 메커니즘을 포함하는 메모리 카드.
  39. 메모리 장치로서,
    메모리 셀의 어레이;
    상기 메모리 셀을 판독, 기입 및 소거하는 제어 회로;
    어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로;
    상기 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프; 및
    상기 메모리 장치의 접속 핀에 접속되어, 상기 내부 전원 전압을 상기 전압 펌프에 제공하는지 또는 외부 구성 요소를 이용하여 외부 전원 전압을 상기 전압 펌프에 제공하는지를 검출하는 검출 회로를 포함하는 메모리 장치.
  40. 처리 시스템으로서,
    프로세서; 및
    상기 프로세서에 접속되어 상기 프로세서에 의해 제공되는 데이터를 기억하고 상기 프로세서에 데이터를 제공하는 메모리를 포함하고,
    상기 메모리는
    메모리 셀의 어레이;
    상기 메모리 셀을 판독, 기입 및 소거하는 제어 회로;
    어드레스 입력 접속 상에 제공되는 어드레스 신호를 래치하는 어드레스 회로;
    상기 메모리 장치에 내부 전원 전압보다 높은 전압을 제공하는 내부 전압 펌프; 및
    상기 전압 펌프에 전압을 공급하는 외부 구성 요소의 존재를 검출하는 검출 메커니즘을 포함하는 처리 시스템.
  41. 이중 모드 메모리 카드를 동작시키는 방법으로서,
    내부 펌프를 동작시키기 위해 어떤 외부 전력 전원도 제공되지 않는 경우 내부 전원 전압이 내부 펌프에 접속되는 정상 전력 모드에서 동작시키는 단계; 및
    상기 내부 펌프를 동작시키기 위해 외부 구성 요소가 제공되는 전력 효율 모드에서 동작시키는 단계를 포함하는 이중 모드 메모리 카드를 동작시키는 방법.
KR1020077007576A 2004-08-31 2005-08-24 자립형 메모리 장치 및 이중 모드 자립형 메모리 카드를 동작시키는 방법 KR100904341B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/930,524 US7196958B2 (en) 2004-08-31 2004-08-31 Power efficient memory and cards
US10/930,524 2004-08-31

Publications (2)

Publication Number Publication Date
KR20070054718A true KR20070054718A (ko) 2007-05-29
KR100904341B1 KR100904341B1 (ko) 2009-06-23

Family

ID=35478684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007576A KR100904341B1 (ko) 2004-08-31 2005-08-24 자립형 메모리 장치 및 이중 모드 자립형 메모리 카드를 동작시키는 방법

Country Status (9)

Country Link
US (2) US7196958B2 (ko)
EP (1) EP1784832B1 (ko)
JP (1) JP4843796B2 (ko)
KR (1) KR100904341B1 (ko)
CN (1) CN101031976B (ko)
AT (1) ATE426896T1 (ko)
DE (1) DE602005013534D1 (ko)
TW (1) TWI313873B (ko)
WO (1) WO2006026282A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133955B1 (ko) 2019-04-23 2020-07-15 주식회사 에프이씨 조향기능을 갖는 다목적 개인 이동장치
KR102133962B1 (ko) 2019-04-23 2020-07-15 주식회사 에프이씨 무선 컨트롤이 가능한 다목적 개인 이동 시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196958B2 (en) * 2004-08-31 2007-03-27 Micron Technology, Inc. Power efficient memory and cards
WO2006057049A1 (ja) * 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
EP2022176B1 (en) * 2006-05-24 2018-10-24 LG Electronics Inc. Method for reducing power consumption for detachable card and mobile communication terminal thereof
US7512029B2 (en) * 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US8615467B2 (en) 2007-11-07 2013-12-24 International Business Machines Corporation Electronic system for selecting the best card from a collection of consumer credit, debit, and discount cards
JP5386931B2 (ja) * 2007-11-15 2014-01-15 株式会社リコー メモリカード制御装置およびメモリカード制御方法
BRPI1007610A2 (pt) 2009-04-27 2016-02-16 Nec Corp dispositivo de cartão e método de alimentação de energia elétrica para o dispositivo de cartão
TWI416313B (zh) * 2009-07-31 2013-11-21 Via Tech Inc 可省電之電腦系統及其省電方法、可省電之電源管理單元

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019772A (en) * 1989-05-23 1991-05-28 International Business Machines Corporation Test selection techniques
JP2923985B2 (ja) 1989-07-26 1999-07-26 日本電気株式会社 Ｅｅｐｒｏｍ装置
US5291584A (en) * 1991-07-23 1994-03-01 Nexcom Technology, Inc. Methods and apparatus for hard disk emulation
US5267218A (en) * 1992-03-31 1993-11-30 Intel Corporation Nonvolatile memory card with a single power supply input
JP3053301B2 (ja) * 1992-09-11 2000-06-19 三菱電機株式会社 半導体集積回路及びｉｃカード
US5530640A (en) * 1992-10-13 1996-06-25 Mitsubishi Denki Kabushiki Kaisha IC substrate and boosted voltage generation circuits
US5664231A (en) * 1994-04-29 1997-09-02 Tps Electronics PCMCIA interface card for coupling input devices such as barcode scanning engines to personal digital assistants and palmtop computers
US5594360A (en) * 1994-10-19 1997-01-14 Intel Corporation Low current reduced area programming voltage detector for flash memory
US5671179A (en) * 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
JPH10512081A (ja) * 1994-10-19 1998-11-17 インテル・コーポレーション フラッシュ・メモリ用電圧源
US5495453A (en) * 1994-10-19 1996-02-27 Intel Corporation Low power voltage detector circuit including a flash memory cell
US5651011A (en) * 1995-06-01 1997-07-22 Micron Technology, Inc. Method and apparatus for initiating and controlling test modes within an integrated circuit
US5965902A (en) * 1995-09-19 1999-10-12 Micron Technology Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device
US5657284A (en) * 1995-09-19 1997-08-12 Micron Technology, Inc. Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices
KR0179852B1 (ko) * 1995-10-25 1999-04-15 문정환 차지 펌프 회로
US5874849A (en) * 1996-07-19 1999-02-23 Texas Instruments Incorporated Low voltage, high current pump for flash memory
US6037792A (en) * 1996-12-21 2000-03-14 Stmicroelectronics, Inc. Burn-in stress test mode
US5991851A (en) * 1997-05-02 1999-11-23 Enhanced Memory Systems, Inc. Enhanced signal processing random access memory device utilizing a DRAM memory array integrated with an associated SRAM cache and internal refresh control
US6154851A (en) * 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
KR100272511B1 (ko) * 1998-08-10 2000-11-15 김영환 반도체 메모리소자의 고전압 발생회로
US6166961A (en) * 1999-08-19 2000-12-26 Aplus Flash Technology, Inc. Approach to provide high external voltage for flash memory erase
FR2800214B1 (fr) * 1999-10-22 2001-12-28 St Microelectronics Sa Circuit elevateur de tension de type pompe de charge
US7073014B1 (en) 2000-07-28 2006-07-04 Micron Technology, Inc. Synchronous non-volatile memory system
US6469474B2 (en) * 2000-09-08 2002-10-22 Compaq Information Technologies Group, L.P. Battery gauge using a resettable decrementer in a DIMM
US6515901B2 (en) * 2000-12-29 2003-02-04 Intel Corporation Method and apparatus for allowing continuous application of high voltage to a flash memory device power pin
JP2002296515A (ja) * 2001-03-30 2002-10-09 Ngk Insulators Ltd ディスプレイの光学系
JP2003085484A (ja) * 2001-09-11 2003-03-20 Ricoh Co Ltd Ｉｃカードシステム
WO2003036722A1 (fr) * 2001-10-26 2003-05-01 Fujitsu Limited Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie
JP2003187596A (ja) 2001-12-14 2003-07-04 Mitsubishi Electric Corp 半導体記憶装置
JP2003208794A (ja) * 2002-01-10 2003-07-25 Seiko Epson Corp 不揮発性半導体記憶装置
JP2003316664A (ja) * 2002-04-24 2003-11-07 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6870774B2 (en) * 2002-12-10 2005-03-22 Micron, Technology, Inc. Flash memory architecture for optimizing performance of memory having multi-level memory cells
US7196958B2 (en) * 2004-08-31 2007-03-27 Micron Technology, Inc. Power efficient memory and cards

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133955B1 (ko) 2019-04-23 2020-07-15 주식회사 에프이씨 조향기능을 갖는 다목적 개인 이동장치
KR102133962B1 (ko) 2019-04-23 2020-07-15 주식회사 에프이씨 무선 컨트롤이 가능한 다목적 개인 이동 시스템

Also Published As

Publication number Publication date
CN101031976B (zh) 2010-05-26
US20070189099A1 (en) 2007-08-16
WO2006026282A1 (en) 2006-03-09
KR100904341B1 (ko) 2009-06-23
ATE426896T1 (de) 2009-04-15
DE602005013534D1 (de) 2009-05-07
US7196958B2 (en) 2007-03-27
US7483330B2 (en) 2009-01-27
JP2008511921A (ja) 2008-04-17
EP1784832A1 (en) 2007-05-16
TW200623142A (en) 2006-07-01
US20060044887A1 (en) 2006-03-02
EP1784832B1 (en) 2009-03-25
TWI313873B (en) 2009-08-21
JP4843796B2 (ja) 2011-12-21
CN101031976A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
KR100904341B1 (ko) 자립형 메모리 장치 및 이중 모드 자립형 메모리 카드를 동작시키는 방법
JP4734243B2 (ja) 多段階電圧の記憶システム用のバイパスを有する電圧調整器
US6734718B1 (en) High voltage ripple reduction
US7577035B2 (en) Apparatus and method for improving write/read endurance of non-volatile memory
US8953396B2 (en) NAND interface
US20060062052A1 (en) Memory card and data processing system
KR20070042543A (ko) 메모리 비트 라인 세그먼트 아이솔레이션
KR102142790B1 (ko) 반도체 기억 장치
US8675420B2 (en) Devices and systems including enabling circuits
US7804722B2 (en) Voltage supply circuit and flash memory device including the same, and method of supplying operating voltage
US7626865B2 (en) Charge pump operation in a non-volatile memory device
US11056155B1 (en) Nonvolatile memory devices, systems and methods with switching charge pump architectures
US7212441B2 (en) Non volatile semiconductor memory device
KR20070074232A (ko) 램 영역과 롬 영역을 동시에 가지는 반도체 메모리 장치
US8520465B2 (en) Semiconductor device
CN111402943B (zh) 减少非型闪存读操作泵面积方法、系统、储存介质和终端
US7061809B2 (en) Nonvolatile semiconductor memory device including a plurality of blocks and a sensing circuit provided in each of the blocks for comparing data with a reference signal having a load imposed thereon
US7221590B2 (en) Flash memory devices having power level detection circuits
JP2007257739A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee