JP5386931B2

JP5386931B2 - メモリカード制御装置およびメモリカード制御方法

Info

Publication number: JP5386931B2
Application number: JP2008279610A
Authority: JP
Inventors: 宏史小田口
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2007-11-15
Filing date: 2008-10-30
Publication date: 2014-01-15
Anticipated expiration: 2028-10-30
Also published as: CN101765850B; CN101765850A; US8549337B2; US20100325455A1; JP2009140483A; KR20100012058A

Description

本発明はコンピュータなどで利用されるメモリカードを制御するメモリカード制御装置およびメモリカード制御方法に関する。

従来のメモリカード制御装置としてのデバイスコントローラー１００を図４に示す。デバイスコントローラー１００は、インターフェースコントローラー１０１と、ＣＰＵ１０２と、ＲＯＭ１０３と、内蔵ＰＬＬ制御部１０４と、内蔵ＰＬＬ１０５と、メモリカードコントローラー１０６と、を備えている。

インターフェースコントローラー１０１は、デバイスコントローラー１００の外部に接続されるホストコンピュータ２００と通信し、メモリカードに書き込むデータを受信したりメモリカードから読み出したデータを送信したりする。

ＣＰＵ１０２は、インターフェースコントローラー１０１や後述するメモリカードコントローラー１０６などの制御を行い、デバイスコントローラー１００全体の制御を司る。ＲＯＭ１０３は、ＣＰＵ１０２を制御するためのソフトウェアが予め記録された読み出し専用メモリである。

内蔵ＰＬＬ制御部１０４は、後述する内蔵ＰＬＬ１０５を制御する。内蔵ＰＬＬ１０５はインターフェースコントローラー１０１およびメモリカードコントローラー１０６に所定周波数のクロック信号を供給する。

メモリカードコントローラー１０６は、複数のカードコントローラー１０６１、１０６２、１０６３、…、１０６ｎを備え、複数のカードコントローラー１０６１、１０６２、１０６３、…、１０６ｎは、それぞれに対応するメモリカード挿入口に挿入されたメモリカードに対する書き込みや読み込みなどの制御を行う。

図４に示したようなデバイスコントローラー１００は、例えばホストコンピュータ２００とＵＳＢ（Universal Serial Bus）インターフェースなどで接続され、ホストコンピュータ２００の外部記憶装置として各種メモリカードの書き込み／読み出し制御を行う。

この種のデバイスコントローラー１００は、ホストコンピュータとしてノート型のコンピュータに接続または搭載されることがある。その際に問題となるのが電力消費である。

ノート型コンピュータにとって電力消費は、バッテリー駆動である場合には、バッテリー持続時間の問題に直結してしまう。特に最近のメモリカードにおいては、大容量化されており、扱うデータ量もＧ（ギガ）Byte単位となり、かつ転送スピードも上がってきていることで、更なる電力消費が見込まれてしまうという問題があった。

このような問題に対して例えば特許文献１に記載の方法が提案されている。特許文献１に記載の方法は、コンピュータに接続されているデバイスがアイドル状態であることをコンピュータが検出した場合は、コンピュータからそのデバイスにサスペンド状態にする関数を送信してサスペンド（低消費電力状態）にしている。
特表２００５−５０８０４１号公報

しかしながら、特許文献１に記載の方法では、ホストコンピュータがデバイスの状態を監視する必要があり、そのための機能をホストコンピュータ側のＯＳ（Operating System）やデバイスドライバなどに追加しなければならないという問題があった。

本発明はかかる問題を解決することを目的としている。

すなわち、本発明は、ホストコンピュータの制御によらずメモリカード制御装置単体で自動的に低消費電力状態にすることを目的としている。

請求項１に記載された発明は、装着部に装着されたメモリカードの書き込みや読み出しなどを制御するメモリカード制御部と、ＵＳＢインターフェースにより接続されるホストコンピュータに対して前記メモリカードに書き込みまたは読み出したデータを送受信するインターフェースコントローラー部と、前記メモリカード制御部及び前記インターフェースコントローラー部にクロック信号を供給するクロック供給部と、を有するメモリカード制御装置において、前記装着部に前記メモリカードが装着されているか否かを検出するメモリカード検出部と、前記メモリカード検出部の検出結果に基づいて前記装着部に前記メモリカードが装着されていないことを検出した場合、前記ＵＳＢインターフェースのＤＰのプルアップ抵抗または信号線ＤＰと信号線ＤＭの終端抵抗を電気的に切断することによって、前記メモリカード制御部と前記インターフェースコントローラー部とを低消費電流モードに移行させる低消費電流モード移行部と、を有することを特徴とするメモリカード制御装置である。

請求項２に記載された発明は、請求項１に記載された発明において、前記メモリカード検出部が、前記メモリカード制御部に含まれることを特徴とするものである。

請求項３に記載された発明は、請求項１または２に記載された発明において、前記低消費電流モード移行部が、前記メモリカード検出部の検出結果に基づいて前記装着部に前記メモリカードが装着されていないことを検出した場合、前記クロック供給部に対してクロック信号の供給を停止させることを特徴とするものである。

請求項４に記載された発明は、請求項１乃至３のうちいずれか一項に記載された発明において、前記メモリカード検出部に、前記装着部に前記メモリカードが装着されていないことを検出した場合に、前記低消費電流モード移行部が、前記メモリカード制御部と前記インターフェースコントローラー部とを低消費電流モードに移行する信号を出力する手段を有することを特徴とするものである。

請求項５に記載された発明は、請求項１乃至４のうちいずれか一項に記載された発明において、前記メモリカード検出部に、前記装着部に前記メモリカードが装着されたことを検出した場合に、前記低消費電流モード移行部が、前記メモリカード制御部と前記インターフェースコントローラー部とを低消費電流モードから通常動作モードに復帰する信号を出力する手段を有することを特徴とするものである。

請求項６に記載された発明は、請求項１乃至５のうちいずれか一項に記載された発明において、前記インターフェースコントローラー部が前記ホストコンピュータと初期応答動作を行った後に、前記メモリカード検出部が、前記装着部に前記メモリカードが装着されているか否かを検出することを特徴とするものである。

請求項７に記載された発明は、請求項１乃至５のうちいずれか一項に記載された発明において、前記メモリカード検出部が前記装着部に前記メモリカードが装着されていると検出した後に、前記インターフェースコントローラー部が、前記ホストコンピュータと初期応答動作を行うことを特徴とするものである。

請求項８に記載された発明は、装着部に装着されたメモリカードの書き込みや読み出しなどを制御するメモリカード制御部と、ＵＳＢインターフェースにより接続されるホストコンピュータに対して前記メモリカードに書き込みまたは読み出したデータを送受信するインターフェースコントローラー部とを有して前記ホストコンピュータと前記メモリカードとのデータ転送を制御するメモリカード制御方法において、前記装着部に前記メモリカードが装着されているか否かを検出し、その検出結果に基づいて前記装着部に前記メモリカードが装着されていないことを検出した場合、前記ＵＳＢインターフェースのＤＰのプルアップ抵抗または信号線ＤＰと信号線ＤＭの終端抵抗を電気的に切断することによって、前記メモリカード制御部と前記インターフェースコントローラー部とを低消費電流モードに移行させることを特徴とするメモリカード制御方法である。

請求項１に記載の発明によれば、メモリカード検出部で装着部にメモリカードが装着されているか否かを検出し、その検出結果に基づいて装着部にメモリカードが装着されていないことを検出した場合、ＵＳＢインターフェースのＤＰのプルアップ抵抗または信号線ＤＰと信号線ＤＭの終端抵抗を電気的に切断することによって低消費電流モード移行部がメモリカード制御部とインターフェースコントローラー部とを低消費電流モードに移行させているので、メモリカードの有無のみで低消費電流状態へ移行することができ、よって、ホストコンピュータに制御によらず単体で自動的に低消費電力状態にして電力消費を抑制することができる。また、ホストコンピュータからの制御から外れることができるのでインターフェースコントローラー部におけるホストコンピュータとの信号の送受に伴う電力消費を抑制することができる。さらに、市場に広く普及するＵＳＢインターフェースを備えたコンピュータに本発明のメモリカード制御装置を接続することができる。

請求項２に記載の発明によれば、メモリカード検出部が、メモリカード制御部に含まれているので、メモリカードの制御と一体的にメモリカードの検出が行えるとともに、回路規模や配線を削減することができる。

請求項３に記載の発明によれば、低消費電流モード移行部が、メモリカード検出部の検出結果に基づいて装着部に前記メモリカードが装着されていないことを検出した場合、前記クロック供給部に対してクロック信号の供給を停止させることをクロック供給部に対してクロック信号を停止させるので、メモリカード制御部とインターフェースコントローラー部のレジスタ回路の動作を停止させることができるために、その分の電力消費を抑制することができる。

請求項４に記載の発明によれば、メモリカード検出部が、装着部にメモリカードが装着されていないことを検出した場合に、低消費電流モード移行部が、メモリカード制御部とインターフェースコントローラー部とを低消費電流モードに移行する信号を出力する手段を有するので、メモリカードの有無検出のみで低消費電流モードに移行する信号によって低消費電力状態に移行させることができる。

請求項５に記載の発明によれば、メモリカード検出部が、装着部にメモリカードが装着されていることを検出した場合に、低消費電流モード移行部が、メモリカード制御部とインターフェースコントローラー部とを低消費電流モードから通常動作モードに復帰する信号を出力する手段を有するので、メモリカードの有無検出のみで低消費電流モードから通常モードに復帰する信号によって低消費電力状態から通常状態に復帰させることができる。

請求項６に記載の発明によれば、インターフェースコントローラー部がホストコンピュータと初期応答動作を行った後に、メモリカード検出部が、装着部にメモリカードが装着されているか否かを検出するので、メモリカードが装着されていれば即座にホストコンピュータとの通信を行うことができる。

請求項７に記載の発明によれば、メモリカード検出部が装着部にメモリカードが装着されていると検出した後に、インターフェースコントローラー部が、ホストコンピュータと初期応答動作を行うので、メモリカード未検出時には初期応答動作を行うことが無いために、メモリカード未検出時における消費電流を低減することができる。

請求項８に記載の発明によれば、装着部にメモリカードが装着されているか否かを検出し、その検出結果に基づいて装着部にメモリカードが装着されていないことを検出した場合、ＵＳＢインターフェースのＤＰのプルアップ抵抗または信号線ＤＰと信号線ＤＭの終端抵抗を電気的に切断することによってメモリカード制御部とインターフェースコントローラー部とを低消費電流モードに移行させているので、メモリカードの有無のみで低消費電流状態へ移行することができ、よって、ホストコンピュータに制御によらず単体で自動的に低消費電力状態にして電力消費を抑制することができる。また、ホストコンピュータからの制御から外れることができるのでインターフェースコントローラー部におけるホストコンピュータとの信号の送受に伴う電力消費を抑制することができる。さらに、市場に広く普及するＵＳＢインターフェースを備えたコンピュータに本発明のメモリカード制御装置を接続することができる。

［第１実施形態］
以下、本発明の第１の実施形態を、図１および図２を参照して説明する。図１は、本発明の第１の実施形態にかかるメモリカード制御装置のブロック図である。図２は、図１に示したメモリカード制御装置の低消費電流モードへの遷移動作を示したフローチャートである。

図１に示したメモリカード制御装置としてのデバイスコントローラー１は、インターフェースコントローラー２と、ＣＰＵ３と、ＲＯＭ４と、内蔵ＰＬＬ制御部５と、内蔵ＰＬＬ６と、メモリカードコントローラー７と、インターフェース制御レジスタ８と、を備え、ホストコンピュータ１０とＵＳＢインターフェースによって接続されている。

インターフェースコントローラー２は、デバイスコントローラー１の外部に接続されるホストコンピュータ１０とＵＳＢ規格に沿った通信を行い、メモリカードに書き込むデータを受信したりメモリカードから読み出したデータを送信したりする。

低消費電流モード移行部としてのＣＰＵ３は、インターフェースコントローラー２や後述するメモリカードコントローラー７などの制御を行うＣＰＵ（Central Processing Unit）であり、デバイスコントローラー１全体の制御を司る。

ＲＯＭ４は、ＣＰＵ３を制御するためのソフトウェアやデータ等が予め記録された読み出し専用のメモリである。

低消費電流モード移行部、低消費電流モードに移行する信号を出力する手段、低消費電流モードから通常動作モードに復帰する信号を出力する手段としての内蔵ＰＬＬ制御部５は、ＣＰＵ３やメモリカードコントローラー７からの制御信号により後述する内蔵ＰＬＬ６のクロック供給の停止および再開をさせる信号を内蔵ＰＬＬ６に対して出力する。

クロック供給部としての内蔵ＰＬＬ６はインターフェースコントローラー２およびメモリカードコントローラー７に所定周波数のクロック信号を供給するためのＰＬＬ（Phase Lock Loop）回路である。

メモリカード制御部としてのメモリカードコントローラー７は、複数のカードコントローラー（カード１コントローラー７１、カード２コントローラー７２、カード３コントローラー７３、…、カードｎコントローラー７ｎ）と、カード検出用コントローラー７ａと、を備える。

ここで、メモリカードとはフラッシュメモリなどの半導体メモリで構成されたカード状の記録媒体であり、ＳＤカードやメモリースティックなど複数の種別が存在する。各カードコントローラーはこれらのメモリカードの種別ごとに設けられている。

複数のカードコントローラー（カード１コントローラー７１、カード２コントローラー７２、カード３コントローラー７３、…、カードｎコントローラー７ｎ）は、それぞれに対応する図示しない装着部としてのメモリカード挿入口に挿入されたメモリカードに対する書き込みや読み込みなどの制御を行う。

メモリカード検出部としてのカード検出用コントローラー７ａは、複数のカードコントローラーから出力されるカード挿入検出信号に基づいてＣＰＵ３及び内蔵ＰＬＬ制御部５に対してメモリカード検出／未検出を示す信号を出力する。すなわち、メモリカードが装着されているか否かを検出している。

低消費電流モード移行部、低消費電流モードに移行する信号を出力する手段、低消費電流モードから通常動作モードに復帰する信号を出力する手段としてのインターフェース制御レジスタ８は、ＣＰＵ３から設定されることで、ホストコンピュータ１０とのＵＳＢインターフェース接続による信号の送受を切断または接続するための制御信号を出力する。

次に、上述した構成のデバイスコントローラー１において低消費電流モードへの遷移動作を図２のフローチャートを参照して説明する。

まず、ステップＳ１において、ホストコンピュータ１０にＵＳＢケーブルを介し、デバイスコントローラー１を接続しステップＳ２に進む。

次に、ステップＳ２において、インターフェースコントローラー２にてホストコンピュータ１０からのコマンド要求を受け、応答コマンドを発行し、ＵＳＢ初期応答（初期応答動作）を終了させてステップＳ３に進む。これによりデバイスコントローラー１は、ホストコンピュータ１０に認識されメモリカードとのデータ転送が開始できる準備が完了となる。

次に、ステップＳ３において、データ転送を行うべきメモリカード自体の有無を検出し検出された場合（Ｙの場合）はデータ転送を開始し、検出されない場合（Ｎの場合）はステップＳ４に進む。カード検出用コントローラー７ａはメモリカード挿入を検知し、内蔵ＰＬＬ制御部５を介して内蔵ＰＬＬ６へのトリガとなるメモリカード検出を示す信号を出力することでメモリカードコントローラー７側にクロック信号の供給を開始する。これにより初めてホストコンピュータ１０とメモリカード間でのデータ転送が開始される。どのメモリカードの挿入も検出されない場合、未使用状態と判断し低消費電流モードへの移行動作を開始する。

次に、ステップＳ４において、ＵＳＢインターフェースにおけるホストコンピュータ１０との接続自体を停止（切断）してステップＳ５に進む。すなわち、インターフェースコントローラー２に対してホストコンピュータ１０とのデータの送受信を切断させている。

ホストコンピュータ１０との接続停止（切断）は次のように行う。ＵＳＢには、周知のようにFullSpeedModeとHighSpeedModeとがある。FullSpeedMode時は、ホストコンピュータ１０との通信を行う信号線ＤＰ側のPullUp抵抗を切断することにより、ホストコンピュータ１０とデバイスコントローラー１との接続が切れる。HighSpeedMode時は、ホストコンピュータ１０との通信を行う信号線ＤＰと信号線ＤＭの終端抵抗を切断することによりホストコンピュータ１０とデバイスコントローラー１との接続が切れる。このようにすることによって、ホストコンピュータ１０はデバイスコントローラー１を認識しなくなる。具体的には、カード検出用コントローラー７ａからのメモリカード未検出を示す信号を受けてＣＰＵ３がインターフェース制御レジスタ８にＵＳＢ接続の切断を示す値（例えば０）を書き込む。インターフェース制御レジスタ８はＣＰＵ３からＵＳＢ接続の切断を示す値が書き込まれると制御信号を出力して前記した信号線ＤＰのPullUp抵抗や信号線ＤＰと信号線ＤＭの終端抵抗を切断する。なお、ここでいう切断とは物理的に切り離すことではなく電気的に当該抵抗が機能しないようにすることを示している。

次に、ステップＳ５において、内蔵ＰＬＬ６を停止、つまりクロック信号を停止させてステップＳ６に進む。ステップＳ４でホストコンピュータ１０と接続は切れるが、物理的には切断されていない。その為電力供給がデバイスコントローラー１に対しては行われており、依然消費電流は流れる。そこで、カード検出用コントローラー７ａから内蔵ＰＬＬ制御部５にメモリカード未検出を示す信号を出力し、内蔵ＰＬＬ制御部５が内蔵ＰＬＬ６を停止、つまりクロック信号の供給を停止させる信号を出力することで、デバイスコントローラー１での消費電流を最小限にする。

次に、ステップＳ６において、低消費電流モードへの移行が完了し、ステップＳ７に進む。すなわち、ステップＳ４およびステップＳ５によってメモリカード検出部（カード検出用コントローラー７ａ）の検出結果（メモリカードが装着されていないこと）に基づいてデバイスコントローラー１全体を低消費電流モードに移行させている。

次に、ステップＳ７において、メモリカードの挿入を検出して検出した場合（Ｙの場合）はステップＳ１に戻り、検出しない場合（Ｎの場合）は本ステップで待機する。つまり、メモリカードを検出した段階で、カード検出用コントローラー７ａがメモリカード検出を示す信号を出力し、内蔵ＰＬＬ制御部５からクロック信号供給を再開させる制御信号を出力して内蔵ＰＬＬ６を再開させ、ＣＰＵ３がインターフェース制御レジスタ８に対してＵＳＢ接続の接続を示す値（例えば１）を書き込む。そして、インターフェース制御レジスタ８が切断した抵抗を接続するための制御信号を出力する。これにより、切断されていたデバイスコントローラー１とホストコンピュータ１０とのネゴシエーションが再開し、ＵＳＢ初期応答を完了させホストコンピュータ１０がデバイスコントローラー１を認識する。そしてメモリカードとホストコンピュータ１０間でデータ転送が再開される（通常動作モードへ復帰）。

本実施形態によれば、メモリカードの書き込みや読み出しなどを制御するデバイスコントローラー１において、メモリカードコントローラー７のカードコントローラーにメモリカードの挿入が検出されない場合は、カード検出用コントローラー７ａがＣＰＵ３にメモリカード未検出信号を出力してＣＰＵ３がインターフェース制御レジスタ８にホストコンピュータ１０とのＵＳＢ接続の切断を示す値を書き込んでホストコンピュータ１０とのＵＳＢ接続を切断すること、および、カード検出用コントローラー７ａが内蔵ＰＬＬ制御部５にメモリカード未検出信号を出力して内蔵ＰＬＬ制御部５が内蔵ＰＬＬ６からのクロック信号供給を停止させること、を行い低消費電流モードに移行させているので、メモリカードの有無のみで低消費電流モードへ移行することができ、よって、ホストコンピュータ１０に制御によらず単体で自動的に低消費電力状態にすることができる。

また、カード検出用コントローラー７ａがＣＰＵ３にメモリカード未検出信号を出力してＣＰＵ３がインターフェース制御レジスタ８にホストコンピュータ１０とのＵＳＢ接続の切断を示す値を書き込み、ホストコンピュータ１０とのＵＳＢ接続の切断をしているので、ホストコンピュータ１０からの制御から外れることができる。したがって、インターフェースコントローラー２におけるホストコンピュータ１０との信号の送受に伴う電力消費を抑制することができる。

また、カード検出用コントローラー７ａが内蔵ＰＬＬ制御部５にメモリカード未検出信号を出力して内蔵ＰＬＬ制御部５が内蔵ＰＬＬ６からのクロック信号供給を停止させているので、インターフェースコントローラー２やメモリカードコントローラー７内のレジスタ回路の動作を停止させることができるために、その分の電力消費を抑制することができる。

また、インターフェースコントローラー２がホストコンピュータ１０とＵＳＢ初期応答を行った後に、カード検出用コントローラー７ａが、挿入口にメモリカードが装着されているか否かを検出するので、メモリカードが装着されていれば即座にホストコンピュータ１０との通信を行うことができる。

［第２実施形態］
次に、本発明の第２の実施形態を図３を参照して説明する。なお、前述した第１の実施形態と同一部分には、同一符号を付して説明を省略する。図３は、本発明の第２の実施形態にかかるメモリカード制御装置１の低消費電流モードへの遷移動作を示したフローチャートである。

本実施形態は、ブロック構成は第１の実施形態と同様であるが、メモリカード制御装置１の低消費電流モードへの遷移動作を示したフローチャートが若干異なり、ＵＳＢ初期応答動作前にメモリカードの検出を行う。すなわち、メモリカードが装着されていると検出した後に、ホストコンピュータと初期応答動作を行っている。以下に図３に示したフローチャートを説明する。

まず、ステップＳ１１において、ホストコンピュータ１０にＵＳＢケーブルを介し、デバイスコントローラー１を接続しステップＳ１２に進む。

次に、ステップＳ１２において、データ転送を行うべきメモリカード自体の有無を検出し検出された場合（Ｙの場合）はステップＳ１３に進み、検出されない場合（Ｎの場合）は本ステップで待機する。

次に、ステップＳ１３において、インターフェースコントローラー２にてホストコンピュータ１０からのコマンド要求を受け、応答コマンドを発行し、ＵＳＢ初期応答（初期応答動作）を終了させてステップＳ１４に進む。これによりデバイスコントローラー１は、ホストコンピュータ１０に認識されメモリカードとのデータ転送が開始できる準備が完了となる。

次に、ステップＳ１４において、データ転送を開始してステップＳ１５に進む。本ステップにおいては、カード検出用コントローラー７ａがメモリカード挿入を検知したので、内蔵ＰＬＬ制御部５を介して内蔵ＰＬＬ６へのトリガとなるメモリカード検出を示す信号を出力することでメモリカードコントローラー７側にクロック信号の供給を開始する。これにより初めてホストコンピュータ１０とメモリカード間でのデータ転送が開始される。

次に、ステップＳ１５において、メモリカードの挿入を検出して検出した場合（Ｙの場合）はステップＳ１４に戻り、検出しない場合（Ｎの場合）はステップＳ１６へ進む。

次に、ステップＳ１６において、ＵＳＢインターフェースにおけるホストコンピュータ１０との接続自体を停止（切断）してステップＳ１７に進む。すなわち、インターフェースコントローラー２に対してホストコンピュータ１０とのデータの送受信を切断させている。

次に、ステップＳ１７において、内蔵ＰＬＬ６を停止、つまりクロック信号を停止させてステップＳ１８に進む。ステップＳ１６でホストコンピュータ１０と接続は切れるが、物理的には切断されていない。その為電力供給がデバイスコントローラー１に対しては行われており、依然消費電流は流れる。そこで、カード検出用コントローラー７ａから内蔵ＰＬＬ制御部５にメモリカード未検出を示す信号を出力し、内蔵ＰＬＬ制御部５が内蔵ＰＬＬ６を停止、つまりクロック信号の供給を停止させる信号を出力することで、デバイスコントローラー１での消費電流を最小限にする。

次に、ステップＳ１８において、低消費電流モードへの移行が完了し、ステップＳ１２に戻る。すなわち、ステップＳ１６およびステップＳ１７によってメモリカード検出部（カード検出用コントローラー７ａ）の検出結果（メモリカードが装着されていないこと）に基づいてデバイスコントローラー１全体を低消費電流モードに移行させている。

本実施形態によれば、カード検出用コントローラー７ａが挿入口にメモリカードが装着されていると検出した後に、インターフェースコントローラー２が、ホストコンピュータ１０とＵＳＢ初期応答を行っているので、メモリカード未検出時にはＵＳＢ初期応答を行うことが無いために、メモリカード未検出時における消費電流を低減することができる。

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

本発明の一実施形態にかかるメモリカード制御装置のブロック図である。図１に示したメモリカード制御装置の低消費電流モードへの遷移動作を示したフローチャートである。図１に示したメモリカード制御装置の低消費電流モードへの遷移動作を示したフローチャートである。従来のメモリカード制御装置のブロック図である。

符号の説明

１デバイスコントローラー（メモリカード制御装置）
２インターフェースコントローラー（インターフェースコントローラー部）
３ＣＰＵ（低消費電流モード移行部）
５内蔵ＰＬＬ制御部（低消費電流モード移行部、低消費電流モードに移行する信号を出力する手段、低消費電流モードから通常動作モードに復帰する信号を出力する手段）
６内蔵ＰＬＬ（クロック供給部）
７メモリカードコントローラー（メモリカード制御部）
７１カード１コントローラー（カード装着部）
７２カード２コントローラー（カード装着部）
７３カード３コントローラー（カード装着部）
７ａカード検出用コントローラー（メモリカード検出部）
８インターフェース制御レジスタ（低消費電流モード移行部、低消費電流モードに移行する信号を出力する手段、低消費電流モードから通常動作モードに復帰する信号を出力する手段）

Claims

装着部に装着されたメモリカードの書き込みや読み出しなどを制御するメモリカード制御部と、ＵＳＢインターフェースにより接続されるホストコンピュータに対して前記メモリカードに書き込みまたは読み出したデータを送受信するインターフェースコントローラー部と、前記メモリカード制御部及び前記インターフェースコントローラー部にクロック信号を供給するクロック供給部と、を有するメモリカード制御装置において、
前記装着部に前記メモリカードが装着されているか否かを検出するメモリカード検出部と、
前記メモリカード検出部の検出結果に基づいて前記装着部に前記メモリカードが装着されていないことを検出した場合、前記ＵＳＢインターフェースの信号線ＤＰのプルアップ抵抗または信号線ＤＰと信号線ＤＭの終端抵抗を電気的に切断することによって、前記メモリカード制御部と前記インターフェースコントローラー部とを低消費電流モードに移行させる低消費電流モード移行部と、
を有することを特徴とするメモリカード制御装置。
前記メモリカード検出部が、前記メモリカード制御部に含まれることを特徴とする請求項１に記載のメモリカード制御装置。
前記低消費電流モード移行部が、前記メモリカード検出部の検出結果に基づいて前記装着部に前記メモリカードが装着されていないことを検出した場合、前記クロック供給部に対してクロック信号の供給を停止させることを特徴とする請求項１または２に記載のメモリカード制御装置。
前記メモリカード検出部が、前記装着部に前記メモリカードが装着されていないことを検出した場合に、前記低消費電流モード移行部に、前記メモリカード制御部と前記インターフェースコントローラー部とを低消費電流モードに移行する信号を出力する手段を有することを特徴とする請求項１乃至３のうちいずれか一項に記載のメモリカード制御装置。
前記メモリカード検出部が、前記装着部に前記メモリカードが装着されたことを検出した場合に、前記低消費電流モード移行部に、前記メモリカード制御部と前記インターフェースコントローラー部とを低消費電流モードから通常動作モードに復帰する信号を出力する手段を有することを特徴とする請求項１乃至４のうちいずれか一項に記載のメモリカード制御装置。
前記インターフェースコントローラー部が前記ホストコンピュータと初期応答動作を行った後に、前記メモリカード検出部が、前記装着部に前記メモリカードが装着されているか否かを検出することを特徴とする請求項１乃至５のうちいずれか一項に記載のメモリカード制御装置。
前記メモリカード検出部が前記装着部に前記メモリカードが装着されていると検出した後に、前記インターフェースコントローラー部が、前記ホストコンピュータと初期応答動作を行うことを特徴とする請求項１乃至５のうちいずれか一項に記載のメモリカード制御装置。
装着部に装着されたメモリカードの書き込みや読み出しなどを制御するメモリカード制御部と、ＵＳＢインターフェースにより接続されるホストコンピュータに対して前記メモリカードに書き込みまたは読み出したデータを送受信するインターフェースコントローラー部とを有して前記ホストコンピュータと前記メモリカードとのデータ転送を制御するメモリカード制御方法において、
前記装着部に前記メモリカードが装着されているか否かを検出し、その検出結果に基づいて前記装着部に前記メモリカードが装着されていないことを検出した場合、前記ＵＳＢインターフェースのＤＰのプルアップ抵抗または信号線ＤＰと信号線ＤＭの終端抵抗を電気的に切断することによって、前記メモリカード制御部と前記インターフェースコントローラー部とを低消費電流モードに移行させることを特徴とするメモリカード制御方法。