JP5166922B2 - 共有バス制御装置及びその制御方法 - Google Patents
共有バス制御装置及びその制御方法 Download PDFInfo
- Publication number
- JP5166922B2 JP5166922B2 JP2008060081A JP2008060081A JP5166922B2 JP 5166922 B2 JP5166922 B2 JP 5166922B2 JP 2008060081 A JP2008060081 A JP 2008060081A JP 2008060081 A JP2008060081 A JP 2008060081A JP 5166922 B2 JP5166922 B2 JP 5166922B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- control
- host controller
- command
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
共有バスを介して、複数のデバイスとホストコントローラとを接続する共有バス制御装置であって、
前記ホストコントローラと前記複数のデバイスの各々の間の制御バスとデータバスのそれぞれに接続され、前記ホストコントローラからの制御信号に応じてバスを切断或は接続する複数のバススイッチを有し、
前記ホストコントローラは、前記制御信号により、第1のデバイスが未使用の前記データバス或いは制御バスに接続されたバススイッチの接続を、第2のデバイスとの接続に切り換えることにより、前記ホストコントローラと前記第1及び第2のデバイスとの間でのアクセスを可能にし、前記第1のデバイスが前記データバス及び前記制御バスを使用している間に前記第2のデバイスへのアクセス要求が発生した場合、前記第1のデバイスが次に前記制御バスを使用するまでの時間間隔と、前記第2のデバイスが前記制御バスを使用する時間間隔とを比較した結果に応じて前記第2のデバイスに前記制御バスを割り当てるかどうかを判定することを特徴とする。
ホストコントローラと複数のデバイスの各々の間の制御バスとデータバスのそれぞれに接続され、前記ホストコントローラからの制御信号に応じてバスを切断或は接続する複数のバススイッチを有し、共有バスを介して前記複数のデバイスと前記ホストコントローラとを接続する共有バス制御装置の制御方法であって、
前記ホストコントローラからの制御信号により、第1のデバイスが未使用の前記データバス或いは制御バスに接続されたバススイッチの接続を、第2のデバイスとの接続に切り換えることにより、前記ホストコントローラと前記第1及び第2のデバイスとの間でのアクセスを可能にし、前記第1のデバイスが前記データバス及び前記制御バスを使用している間に前記第2のデバイスへのアクセス要求が発生した場合、前記第1のデバイスが次に前記制御バスを使用するまでの時間間隔と、前記第2のデバイスが前記制御バスを使用する時間間隔とを比較し、その比較結果に応じて前記第2のデバイスに前記制御バスを割り当てるかどうかを判定することを特徴とする。
図6は、本発明の実施の形態2に係る共有バス制御装置の構成を説明する図である。この図6において、図1と共通する部分は同じ記号で示し、それらの説明を省略する。
Claims (6)
- 共有バスを介して、複数のデバイスとホストコントローラとを接続する共有バス制御装置であって、
前記ホストコントローラと前記複数のデバイスの各々の間の制御バスとデータバスのそれぞれに接続され、前記ホストコントローラからの制御信号に応じてバスを切断或は接続する複数のバススイッチを有し、
前記ホストコントローラは、前記制御信号により、第1のデバイスが未使用の前記データバス或いは制御バスに接続されたバススイッチの接続を、第2のデバイスとの接続に切り換えることにより、前記ホストコントローラと前記第1及び第2のデバイスとの間でのアクセスを可能にし、前記第1のデバイスが前記データバス及び前記制御バスを使用している間に前記第2のデバイスへのアクセス要求が発生した場合、前記第1のデバイスが次に前記制御バスを使用するまでの時間間隔と、前記第2のデバイスが前記制御バスを使用する時間間隔とを比較した結果に応じて前記第2のデバイスに前記制御バスを割り当てるかどうかを判定することを特徴とする共有バス制御装置。 - 前記ホストコントローラは、前記第1のデバイスが前記データバスを使用している間に前記第2のデバイスが前記制御バスを使用するように前記バススイッチを切り換えることを特徴とする請求項1に記載の共有バス制御装置。
- 前記ホストコントローラは、前記第1のデバイスが前記データバスを使用してDMA転送中に、前記第2のデバイスが前記制御バスを使用するように前記バススイッチを切り換えることを特徴とする請求項1に記載の共有バス制御装置。
- ホストコントローラと複数のデバイスの各々の間の制御バスとデータバスのそれぞれに接続され、前記ホストコントローラからの制御信号に応じてバスを切断或は接続する複数のバススイッチを有し、共有バスを介して前記複数のデバイスと前記ホストコントローラとを接続する共有バス制御装置の制御方法であって、
前記ホストコントローラからの制御信号により、第1のデバイスが未使用の前記データバス或いは制御バスに接続されたバススイッチの接続を、第2のデバイスとの接続に切り換えることにより、前記ホストコントローラと前記第1及び第2のデバイスとの間でのアクセスを可能にし、前記第1のデバイスが前記データバス及び前記制御バスを使用している間に前記第2のデバイスへのアクセス要求が発生した場合、前記第1のデバイスが次に前記制御バスを使用するまでの時間間隔と、前記第2のデバイスが前記制御バスを使用する時間間隔とを比較し、その比較結果に応じて前記第2のデバイスに前記制御バスを割り当てるかどうかを判定することを特徴とする共有バス制御装置の制御方法。 - 前記ホストコントローラは、前記第1のデバイスが前記データバスを使用している間に前記第2のデバイスが前記制御バスを使用するように前記バススイッチを切り換えることを特徴とする請求項4に記載の共有バス制御装置の制御方法。
- 前記ホストコントローラは、前記第1のデバイスが前記データバスを使用してDMA転送中に、前記第2のデバイスが前記制御バスを使用するように前記バススイッチを切り換えることを特徴とする請求項4に記載の共有バス制御装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060081A JP5166922B2 (ja) | 2008-03-10 | 2008-03-10 | 共有バス制御装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060081A JP5166922B2 (ja) | 2008-03-10 | 2008-03-10 | 共有バス制御装置及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009217511A JP2009217511A (ja) | 2009-09-24 |
JP2009217511A5 JP2009217511A5 (ja) | 2011-04-21 |
JP5166922B2 true JP5166922B2 (ja) | 2013-03-21 |
Family
ID=41189293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060081A Expired - Fee Related JP5166922B2 (ja) | 2008-03-10 | 2008-03-10 | 共有バス制御装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5166922B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06337837A (ja) * | 1993-05-31 | 1994-12-06 | Nippon Telegr & Teleph Corp <Ntt> | データ処理装置 |
JPH09305320A (ja) * | 1996-05-14 | 1997-11-28 | Matsushita Electric Ind Co Ltd | データ記憶装置 |
JPH11232215A (ja) * | 1998-02-09 | 1999-08-27 | Fuji Xerox Co Ltd | バスコントローラ、バスマスタ装置及びバス制御システムの制御方法 |
JPH11328103A (ja) * | 1998-05-19 | 1999-11-30 | Canon Inc | バス接続によるデバイス装置及びその接続方法 |
US6820148B1 (en) * | 2000-08-17 | 2004-11-16 | Sandisk Corporation | Multiple removable non-volatile memory cards serially communicating with a host |
JP2005025473A (ja) * | 2003-07-01 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 複合入出力装置 |
US7209998B2 (en) * | 2004-02-04 | 2007-04-24 | Qualcomm Incorporated | Scalable bus structure |
US7269669B2 (en) * | 2004-07-07 | 2007-09-11 | Sychip Inc | Sharing single host controller with multiple functional devices |
JP2009054103A (ja) * | 2007-08-29 | 2009-03-12 | Panasonic Corp | 複数のメモリカードを制御するホスト機器 |
-
2008
- 2008-03-10 JP JP2008060081A patent/JP5166922B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009217511A (ja) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4799417B2 (ja) | ホストコントローラ | |
US5925120A (en) | Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus | |
US20080059679A1 (en) | Application processor circuit incorporating both sd host and slave functions and electronic device including same | |
US7725621B2 (en) | Semiconductor device and data transfer method | |
US8086767B2 (en) | Pin multiplexing | |
JP4739349B2 (ja) | マルチメディア・カード・インターフェース方法、コンピュータ・プログラム及び装置 | |
JP2008521080A5 (ja) | ||
JP2009140483A (ja) | メモリカード制御装置およびメモリカード制御方法 | |
US20100268897A1 (en) | Memory device and memory device controller | |
US20090063742A1 (en) | Host apparatus for controlling memory cards | |
TW201344444A (zh) | 主機板及應用於該主機板的資料處理方法 | |
JP5166922B2 (ja) | 共有バス制御装置及びその制御方法 | |
US20070005847A1 (en) | Data transfer control device and electronic instrument | |
JP2012043024A (ja) | 記憶装置 | |
US20070131767A1 (en) | System and method for media card communication | |
KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
JP4431768B2 (ja) | 携帯型電子装置、読み出し方法及び書き込み方法 | |
JP5468061B2 (ja) | 電子機器システム及び電子機器 | |
JP2006011926A (ja) | シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置 | |
JP7206693B2 (ja) | 情報処理装置 | |
JP4452751B2 (ja) | 機能制御装置、及び方法 | |
US8006012B2 (en) | Data storage system | |
JP2000112878A (ja) | デ―タ処理装置内の転送要求タイミングを制御するための装置および方法 | |
JP2006031235A (ja) | 情報処理装置、外部装置、ホスト装置、及び通信方法 | |
JPH10198524A (ja) | ハードディスク制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5166922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |