JP4452751B2 - 機能制御装置、及び方法 - Google Patents

機能制御装置、及び方法 Download PDF

Info

Publication number
JP4452751B2
JP4452751B2 JP2008158302A JP2008158302A JP4452751B2 JP 4452751 B2 JP4452751 B2 JP 4452751B2 JP 2008158302 A JP2008158302 A JP 2008158302A JP 2008158302 A JP2008158302 A JP 2008158302A JP 4452751 B2 JP4452751 B2 JP 4452751B2
Authority
JP
Japan
Prior art keywords
function
control unit
lsi
information
function control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008158302A
Other languages
English (en)
Other versions
JP2009060584A (ja
Inventor
睦 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008158302A priority Critical patent/JP4452751B2/ja
Priority to US12/219,902 priority patent/US8510488B2/en
Publication of JP2009060584A publication Critical patent/JP2009060584A/ja
Application granted granted Critical
Publication of JP4452751B2 publication Critical patent/JP4452751B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、機能を制御する機能制御装置、及び方法に関するに関するものである。
昨今、プリンタ、複写機、ファクシミリなどの複数の機能を複合して有するデジタル複合機が普及している。デジタル複合機では、ユーザの利用シーンの多様化により、安価な基本機能のみの構成を基準にユーザのニーズに応じて必要な機能を拡張することが望まれている。例えば、基本構成ではコピー文書の蓄積やページの並べ替えの容量に制限があるが、ユーザの要望に応じてハードディスク拡張により大幅に容量を増やすということも可能である。
一方、PCIやUSB等の標準インタフェース規格を使用した拡張装置はバスやスイッチ装置に接続するだけで容易に機能追加できるため広く普及している。このような拡張装置を使用したものとして例えば特許文献1に記載された技術が公知である。この技術は、PCIインタフェースを内蔵するLSIやチップセットを活用できる低コストで拡張性の高いPCIアダブタカードを提供することを目的とし、PCI−to−PCIブリッジ、PCIバス、およびPCIバスインタフェースを有する第1の機能ブロックを有するホストカードと、PCIバスおよびPCIバスインタフェースを有する第2の機能ブロックを有するモジュールカードとをコネクタで相互に接続し多機能アダブタカードとし、このアダブタカード1と、第1のPCIバス5を有するPCマザーボードとをPCIエッジコネクタ、PCIスロットで接続する構成としたものである。
特開2000−10912号公報
前記特許文献1に記載された技術では、PCIの拡張カードにより機器の機能拡張を行っているが、拡張前後の機能はそれぞれ独立した機能であり、拡張前後の機能の直接的な連携、例えば拡張前の機能で画像処理を行い、拡張機能でその画像を圧縮符号化するといったことは難しい。
そこで、本発明が解決すべき課題は、拡張装置導入による機能拡張を容易にすると供に、装置間での処理を行う際に容易に連携する機能制御装置、及び方法を提供することとする。
前記課題を解決するため、機能制御装置における第1の手段は、受信先の機能を有効にさせる情報を示す機有効情報を、自装置が起動した際に、所定の通信路に送信する送信制御部と、前記機能有効情報を受信した場合に、自装置が起動している間は有効となる第1の機能を少なくとも有する、前記所定の通信路に接続された機能制御部と、前記機能有効情報を受信した場合に、自装置が起動している間は有効となる機能であって、前記第1の機能と等しい機能を実現する範囲で異なる処理を行う第2の機能を少なくとも有する追加機能制御部を、前記機能制御部と前記送信制御部との間の前記所定の通信路上に接続可能であり、前記追加機能制御部が接続されている場合、前記機能有効情報を前記追加機能制御部が受信し、前記追加機能制御部が接続されていない場合、前記機能有効情報を前記機能制御部が受信する接続部と、を備え、前記所定の通信路上の、前記送信制御部と前記機能制御部との間に前記追加機能制御部が接続されたことで、前記追加機能制御部が、前記所定の通信路に送信された前記機能有効情報を受信するため、前記前記機能制御部が、前記送信制御部から前記機能有効情報を受信できなかった場合、前記第1の機能を有効にしないため、当該第1の機能に対応するアプリケーションモジュールをロードしないこと、を特徴とする。
また、機能制御装置における第2の手段は、第1の手段において、前記接続部に接続され、前記第1の機能以外の機能を有効にさせる情報を示す機能制限情報を、前記所定の通信路から前記機能制御部に対して送信する追加機能制御部を、さらに備えることを特徴とする。
また、機能制御装置における第3の手段は、第2の手段において、前記機能制御部は、さらに、前記機能制限情報を受信した場合に、前記第1の機能以外の機能を、自装置が起動している間を有効なものとして、データの処理を行い、前記追加機能制御部は、前記第2の機能を実行して、前記機能制御部で処理された前記データに対して処理を行うこと、を特徴とする。
さらに、機能制御方法における手段は、機能制御装置で実行される機能制御方法であって、前記機能制御装置が、第1の機能を少なくとも有する機能制御部を備え、送信制御部が、受信先の機能を有効にさせる情報を示す機有効情報を、自装置が起動した際に、所定の通信路に送信する送信ステップと、前記機能制御部が、前記機能有効情報を受信した場合に、自装置が起動している間は第1の機能を有効にする第1の機能有効ステップと、追加機能制御部が、前記送信制御部と機能制御部との間の前記所定の通信路上に接続されたことで、当該所定の通信路を介して、前記機能有効情報を受信した場合に、自装置が起動している間は、前記第1の機能と等しい機能を実現する範囲で異なる処理を行う第2の機能を有効にする第2の機能有効ステップと、前記送信制御部と機能制御部との間の前記所定の通信路上に前記追加機能制御部が接続されたことで、前記追加機能制御部が、前記所定の通信路に送信された前記機能有効情報を受信するため、前記機能制御部が前記送信制御部から前記機能特定情報を受信できなかった場合、前記機能制御部が、前記第1の機能に対応するアプリケーションモジュールをロードしない無効ステップと、を有することを特徴とする。
本発明によれば、追加機能制御部を接続した場合の機能拡張を容易にすると供に、機能有効情報により、追加機能制御部の接続状況に応じて、追加機能制御部及び機能制御部のいずれか一つ以上で機能を有効にできるので、各制御部が備える機能の制御が容易になるという効果を奏する。
以下に添付図面を参照して、この発明にかかる機能制御装置、及び方法を、デジタル複合機、特に複写機能を備えたデジタル複合機(以下、単に複写機と称す)に適用した実施の形態について説明する。なお、以下に示す実施の形態は、機能制御装置、及び方法を複写機に制限するものではなく、例えばPCやオフィス機器等、さまざまな機能制御装置、及び方法に適用することができる。
図1及び図2は、実施形態にかかる複写機の構成を示す図である。図1は複写機の基本構成を示し、図2は図1の基本構成に対してオプションとして機能拡張した構成を示す。
図1において、複写機100は、本体制御部としてCPU1、ROM2、RAM3、CPUメモリバス4と、スキャナ制御LSI5と、コネクタ部11と、プロッタ制御LSI6と、を備え、スキャナ制御LSI5を介してスキャナ7と、プロッタ制御LSI6を介してプロッタ8とそれぞれ接続され、複写機能を発揮する。
CPU1は複写機100の各部を制御するとともに、全体を統括して制御する。
ROM2にはプログラムコードが格納され、CPU1が読み出してRAM3に展開し、展開されたプログラムに沿った制御を実行する。
ROM2に格納されたプログラムとしては、スキャナ制御LSI5を制御するスキャナ制御プログラムと、プロッタ制御LSI6を制御するプロッタ制御プログラムとする。スキャナ制御プログラムにより、スキャナ制御LSI5で提供されている全ての機能を利用することができる。なお、プロッタ制御プログラムも同様の機能を提供するものとして、説明を省略する。
また、図2に示すように、コネクタ部11にオプションLSI9が接続された場合、ROM2に格納されるプログラムとして、オプションLSI9を制御するオプション制御プログラムが追加される。
CPUメモリバス4は、CPU1とROM2及びRAM3を接続し、スキャナ制御LSI5と本体制御部とをコネクタ部11を間に挟んで接続し、また、プロッタ制御LSI6と本体制御部とを接続し、CPU1からのシステム全体の制御を可能としている。
また、CPUメモリバス4を制御する図示しないボード上にスキャナI/F部20と、プロッタI/F部21と、送信制御部30と、を備える。スキャナI/F部20は、コネクタ部11によりスキャナ制御LSI5との間にオプションLSI9と接続可能であり、図1に示すようにオプションLSI9が接続されていない場合にスキャナ制御LSI5と通信可能なインタフェースとする。スキャナI/F部20とスキャナ制御LSI5との間の通信手法は、いずれの手法を用いても良いが、例えばPCIeXpressで通信することが考えられる。
また、CPUメモリバス4側のボード上に送信制御部30が搭載されている。送信制御部30は、CPUメモリバス4側のボード上のスキャナI/F部20を介して通信可能なLSI(図1においてはスキャナ制御LSI5)に対して、機能選択モード値を送信制御する。
機能選択モード値は、各LSIが備える機能のうち、実行可能な機能を特定する機能特定情報とする。スキャナ制御LSI5が、機能選択モード値を受信した場合、機能選択モード値で示される値に基づいて実行可能な機能を特定し、当該機能を用いてデータ処理を行う。
そして、送信制御部30は、コネクタ部11にオプションLSI9が接続されていない場合、スキャナI/F部20を介して、スキャナ制御LSI5に対して機能選択モード値を送信する。これにより、スキャナ制御LSI5は、機能選択モード値に基づいて実行する機能を特定し、当該機能でデータ処理を行う。
プロッタI/F21は、プロッタ制御LSI6と通信可能なインタフェースとする。通信手法はいずれの手法を用いても良いが、本実施の形態ではPCIeXpressを用いる。
スキャナ7は原稿などの読み取り対象物を光学的に読み取り、電気信号に変換してスキャナ制御LSI5に送る。プロッタ8はプロッタ制御LSI6側からのデータ入力に基づいて記録媒体に可視画像を形成する。この場合には、スキャナ7で読み取った画像データをそのまま、あるいは所定の処理を施して印字出力する。
図2は、図1の構成に対して、コネクタ部11を用いて、オプションLSI9をスキャナ制御LSI5とCPUメモリバス4との間に接続して機能拡張した例である。この例では、オプションLSI9の後段にハードディスクドライブ10を接続し、スキャナ7によって読み込んだ画像データを蓄積する機能を付加したものであり、オプションの機能によってスキャナ画像処理の後に圧縮し、あるいはより付加価値の高い画像処理を行ったりする等の基本機能には無い機能を追加して実行することが可能である。
さらに、オプションLSI9は、既にスキャナ制御LSI5で実行可能な処理を行う機能を提供しても良い。オプションLSI9が、スキャナ制御LSI5によって実行可能な処理を行う機能を備えている場合でも、スキャナ制御LSI5で提供される機能より高品質又は高い処理速度で処理が行えるならば、オプションLSI9を接続した際に機能向上を図ることができる。そして、各LSIに搭載された機能の切替には、機能選択モード値を用いる。
図3はスキャナ制御LSI5の内部構成を示すブロック図である。同図において、スキャナ制御LSI5は、第1スキャナ画像前処理部510、第1スキャナ画像後処理部520および第1画像回転器530の3つの機能ブロックを持ち、各機能ブロックはレジスタ群511,521,531をそれぞれ保有する。また、スキャナ制御LSI5は、内部バス540、外部アクセス機能部550、機能選択デコーダ560及び装置IDレジスタ570を備えている。内部バス540は、第1スキャナ画像前処理部510、第1スキャナ画像後処理部520および第1画像回転器530と接続され、更に外部アクセス機能部550を介して後段の制御ブロックと接続される。
機能選択デコーダ560は、機能対応テーブルを、図示しないレジスタ上に記憶し、当該機能対応テーブルを参照し、外部からスキャナ制御LSI5に入力される機能選択モード値をデコードして各機能への動作許可信号を分配する。この動作許可信号により、各機能が実行可能な否か特定することができる。換言すれば、機能選択デコーダ560は、実行可能な機能を特定する特定部としての機能を果たす。
そして、複合機100が基本構成の時は、スキャナ制御LSI5が備える全ての機能が動作許可信号により有効になっている。装置IDレジスタ570は、内部バス540に接続され、自装置であるスキャナ制御LSI5を識別するID(以下、装置IDとする)を格納している。この装置IDは、必要な場合に、内部バス540からCPU1に送信される。
本実施の形態では、基本構成時を、コネクタ部11にオプションLSI9が接続されていない構成を示すものとする。また、コネクタ部11にオプションLSI9が接続されている構成をオプション構成時とする。
第1スキャナ画像前処理部510は、画像処理ブロック515、レジスタ群511及びバスセレクタ512を備えている。スキャナ7からの読み取りデータは、画像処理部ブロック515に入力される。そして、画像処理部ブロック515が、読み取りデータに対して前処理を施し、画像データを生成する。生成された画像データの送信先は、バスセレクタ512によって内部バス540及び第1スキャナ画像後処理部520のいずれかから選択される。つまり、スキャナ制御LSI5において画像データに対してスキャナ画像後処理を行うか否かを選択できる。
第1スキャナ画像後処理部520は、画像処理ブロック525およびレジスタ群521を備え、第1スキャナ画像前処理部510から入力された画像データに対して、スキャナ画像後処理して内部バス540に出力する。第1画像回転器530は画像処理ブロック535、レジスタ群531、リードDMAC532、ライトDMAC533を備えている。
図1に示す基本構成において、このようなスキャナ制御LSI5を備えた複写機100では、第1スキャナ画像前処理部510の処理結果は第1スキャナ画像後処理部520に入力される。そして、第1スキャナ画像後処理部520が入力画像データに対して後処理を行った後、処理結果は内部バス540および外部アクセス機能部550を介してLSI5の外部に出力される。基本構成の場合、出力されたデータはCPUメモリバス4を介してRAM3に書き込まれる。
一方、第1画像回転器530は前述のようにDMAコントローラ532,533を備え、内部バス540および外部アクセス機能部550を介してRAM3からリードDMAC532によって読み出した画像データに対して所定の角度の回転処理を施す。その後、第1画像回転器530は、回転処理を施した画像データを、ライトDMAC533により再度内部バス540および外部アクセス機能部550を介してRAM3へ書き込む。
前述のように機能選択デコーダ560は外部からスキャナ制御LSI5に入力される機能選択モード値をデコードして各機能への動作許可信号を分配する。基本構成時は全ての機能が動作許可信号により有効になっている。
動作許可信号は、各機能(例えば、第1スキャナ画像前処理部510、第2スキャナ画像後処理部520及び第1画像回転器530)による処理の実行を許可するか否かを識別する信号とする。各機能で動作許可信号によって実行が許可されていると判断された場合、当該機能による処理が有効となる。
図4は、機能選択デコーダ560が備える機能対応テーブルの例を示した図である。各機能選択モード値で実行可能な機能の関係の例を図4に示す。各機能の値が‘1’の場合に機能が有効(ON)であり、‘0’の場合に機能が無効(OFF)であることを示している。なお、図4に示す例では各機能にビット値が割り当てられている。各ビットに割り当てられた機能の種類は、スキャナ制御LSI5と、オプションLSI9との間で共通させる。これにより、オプションLSI9で実行する機能と、スキャナ制御LSI5で実行する機能との間の対応関係が明確になる。これにより、各機能の実行有無を設定する設定者の作業負担を軽減する。
また、各ビットについて、LSIで搭載されていない機能の種類のビットは欠番とする。図4に示す例においては、0bit目と4bit目とを欠番とし、1〜3bit目の3つの機能について、有効/無効が選択可能とする。
つまり、図4に示す例では、機能選択モード値が‘0’の場合、1〜3bit目に割り当てられた第1スキャナ画像前処理部510、第1スキャナ画像後処理部520および第1画像回転器530を全て実行することを示している。そして、機能選択モード値が‘1’の場合、1bit目に割り当てられた第1スキャナ画像前処理部510のみ実行することを示している。
これら1〜3bit目で示される3つの機能のオン・オフの組み合わせは8通り表現可能であり、機能選択信号3線で制御可能である。しかし、実際の使われ方を考慮した場合、必ずしも全ての機能を個別にオン・オフする必要はなく、本実施の形態では、機能選択信号線1本で、3つの機能について全部有効にするか、第1スキャナ画像前処理部510のみを有効にするかのいずれかのみ選択するようにしている。
また、機能選択信号を送信する際に、単線シリアル通信を用いても良い。この場合、予め転送レート・サイズを決定しておく必要がある(例えば、9600bps/64bit)。この際、シリアライザ・デシリアライザが必要となる。なお、全機能を選択する場合、信号線を動かす必要が無く、シリアライザも省略できる。
変形例としては、信号線一本ではなく、機能毎に割り当てたバスを用いて、各機能に対して、動作許可信号を送信しても良い。本変形例においては、各機能に割り当てられた動作許可信号は、機能毎のバスから、各機能に伝達される。
これにより、各機能(第1スキャナ画像前処理部510、第1スキャナ画像後処理部520および第1画像回転器530)に対して具体的に処理の有効/無効が設定できる。また、当該処理で各機能を制御した場合に、動作許可信号のエンコード、デコードが不要になる。
図5はスキャナ制御LSI5、CPUメモリバス4およびオプションLSI9の物理的な構成を示す図である。スキャナ制御LSI5、CPUメモリバス4およびオプションLSI9はそれぞれボード5a,4a,9a上に搭載され、コネクタ部11によって接続可能となっている。
コネクタ部11は、接続口(11a,11b,11c)を3つ有し、スキャナ制御LSI5とCPUメモリバス4は前記コネクタ部11の2つの接続口11a,11cを介して接続される。コネクタ部11の残りの接続口11bには、基本構成時にはバイパスボード12が接続され、機能拡張時にはオプションLSI9が搭載されたオプションボード9aが接続される。図6はコネクタ部のハードウェア形状を示した図である。図6に示すように、接続口11bが、オプションLSI9を備えるオプションボード9aを接続可能な開口部となっている。
図5に示すように、コネクタ部11は、紙面水平方向の左右に2口(11a,11c)、左右の口の中央部に垂直に1口(11b)の接続口が設けられている。
基本構成時は、コネクタ部11の接続口11bに装着されたバイパスボード12上の配線により、図7のようにスキャナ制御LSI5とCPUメモリバス4とのデータ信号が直結される。そして、CPUメモリバス4上の送信制御部30が、スキャナ制御LSI5に対して、機能選択モード値として‘0’を送信する。図4に示すように機能選択モード値が‘0’の場合はスキャナ制御LSI5内の全ての機能(第1スキャナ画像前処理部510、第1スキャナ画像後処理部520および第1画像回転器530)が有効になる。
オプションボード接続時は、コネクタ部11の接続口11bに装着されたオプションボード9a上の配線により、図8のようにCPUメモリバス4とオプションLSI9、スキャナ制御LSI5とオプションLSI9をそれぞれ接続する。そして、CPUメモリバス4とオプションLSI9との間、及びスキャナ制御LSI5とオプションLSI9との間は、それぞれPCIeXpressでデータの送受信を行う。オプションLSI9に接続されているスキャナ制御LSI5に対しては、オプションLSI9から機能選択モード値が出力される。このオプションLSI9から出力される機能選択モード値は、後述する機能選択値生成部990で生成される。本実施の形態のように、機能選択値生成部990が生成した機能選択モード値を出力するためには、オプションLSI9と直列的に接続される装置(スキャナ制御LSI5)が当該機能選択モード値を認識可能であることを前提とする。
また、最初のオプションボード接続時に、ROM2に格納されたプログラムの更新が行われる。これにより、ROM2にオプションLSI9を制御するオプション制御プログラムが追加される。
このオプションLSI9から出力される機能選択モード値は、送信制御部30から出力される機能選択モード値と比べると、実行される機能が制限されている機能選択モード値となる。これにより、各LSIで実行される機能が重複することを抑止する。
オプションボード9a及びバイパスボード12は、図5では平板状に形成され、図では下端部に設けられたコネクト部分をコネクタ部11に挿入するようになっている。しかし、実装する場合には、オプションボード9aのコネクト部分とオプションLSI9の実装部分が直交するように、言い換えれば鉤形の形状に形成し、コネクタ部11の図において上方のスペースを有効に使用するように構成することもできる。
図9はオプションLSI9の内部構成を示すブロック図である。オプションLSI9は、複数の機能ブロック(画像圧縮器910、第2スキャナ画像後処理920、第2画像回転器930、ハードディスクコントローラ940)、内部バス950、装置IDレジスタ955、前段外部アクセス機能部960、後段外部アクセス機能部970、機能選択デコーダ980、及び機能選択値生成部(デコーダ)990を備えている。オプションLSI9がスキャナ制御LSI5と機能的に異なる部分は、前段に直列的に接続された他のLSI(本実施の形態ではスキャナ制御LSI5)に対して機能選択モード値を生成するための機能選択値生成部(デコーダ)990と、前段に直列的に接続された他のLSI(本実施の形態ではスキャナ制御LSI5)からの画像データを入力する前段外部アクセス機能部960を備えていることである。
図9に示す機能ブロックでは、前記画像圧縮器910、第2スキャナ画像後処理920、第2画像回転器930、ハードディスクコントローラ940により、画像圧縮、スキャナ画像後処理、画像回転、ハードディスク10へのメモリアクセスの各処理が行われる。
各機能ブロックはレジスタ群911,921,931,941を有するとともに、各機能を実現する画像圧縮ブロック915、画像処理ブロック925、回転処理ブロック935、画像処理ブロック945を備えている。また、第2画像回転器930及びハードディスクコントローラ940はそれぞれリードDMAC932,942、ライトDMAC933,943をそれぞれ有し、メモリとのアクセスが可能となっている。
さらに、前記画像圧縮ブロック915、及び画像処理ブロック925は、前段外部アクセス機能部960と接続され、各機能ブロック910,920,930,940内の各ブロックは内部バス950と接続されている。内部バス950には、後段外部アクセス機能部970と機能選択値生成部990が接続されている。
機能選択デコーダ980は、後段に接続されているCPUメモリバス4から入力される機能選択モード値をデコードして各機能への動作許可信号を分配する。各機能への動作許可信号を生成するために、機能選択デコーダ980は、機能対応テーブルを参照する。図10は、機能選択デコーダ560が備える機能対応テーブルの例を示した図である。図10に示すように、各ビットに機能が割り当てられている。図10に示す例においては、3bit目を欠番とし、0〜2、4bit目の4つの機能について、処理を実行するために選択可能とする。図10に示す例においては、各機能において‘0’が実行しない(OFF)を示し、‘1’が実行する(ON)を示す。
つまり、図10に示すように、機能選択モード値が‘0’の場合、0〜2、4bit目に割り当てられた画像圧縮器910、第2スキャナ画像後処理920、第2画像回転器930、ハードディスクコントローラ940を全て実行することを示している。そして、機能選択モード値が‘1’の場合、ハードディスクコントローラ940を除く、画像圧縮器910、第2スキャナ画像後処理920、第2画像回転器930を実行することを示している。本実施の形態では、機能選択信号線1本で、4つの機能について全部有効にするか、3つの機能についてのみ有効にするかのいずれかのみ選択するようにしている。
そして、機能選択値生成部990は、機能選択モード値として‘1’を生成し、スキャナ制御LSI5に対して送信する。これにより、スキャナ制御LSI5の機能ブロックである第1スキャナ画像後処理部520と第1画像回転器530とが無効になり、第1スキャナ画像前処理部510のみ有効となる。このため、前処理のみ行われた画像データが、オプションLSI9に入力されることになり、オプションLSI9が後処理以降を担当することになる。
ところで、本実施の形態においては、オプションLSI9が接続されているか否かに係わらず、送信制御部30は、機能選択モード値として‘0’を送信する。このため、オプションLSI9が接続されている場合には、機能選択デコーダ980に機能選択モード値として‘0’が入力される。そして、スキャナ制御LSI5には、オプションLSI9が接続されていない場合に限り、機能選択デコーダ560に機能選択モード値として‘0’が入力される。そして、オプションLSI9が接続されている場合に、スキャナ制御LSI5の機能選択デコーダ560に機能選択モード値として‘1’が入力される。これにより各LSIで実行する機能が変更できる。つまり、本実施の形態にかかる複合機100においては、送信制御部30が同一の機能選択モード値を送信することで、接続されている各LSI等を認識する必要なく、各LSIで実行する機能を切り替えることができる。
スキャナ制御LSI5およびオプションLSI9ともにレジスタ群は図11に例示するようなRAM3のアドレス空間内に配置する。LSI内の各機能のレジスタは特定アドレス単位、例えば0x1000で区切り、その先頭には図12で示すような機能IDレジスタを持ち、ソフトがIDの値を読み出すことによって機能の存在を特定できるようにする。
次に、以上のように構成された本実施の形態にかかる複合機100における機能選択モード値の送信から、各機能の停止処理について説明する。図13は、本実施の形態にかかる複合機100における上述した処理の手順を示すシーケンス図である。なお、本シーケンス図では、オプションLSI9がコネクタ部11に接続されている場合について説明する。
CPUメモリバス4側のボード上の送信制御部30は、機能選択モード値‘0’を送信する(ステップS1301)。送信された機能選択モード値‘0’は、コネクタ部11にオプションLSI9が接続されているので、スキャナI/F部20及びコネクタ部11を介して、オプションLSI9に入力される。なお、コネクタ部11にオプションLSI9が接続されていない場合は、送信された機能選択モード値‘0’は、スキャナ制御LSI5に入力されることになる。
そして、オプションLSI9の機能選択デコーダ980は、機能選択モード値‘0’が入力された場合、入力された機能選択モード値‘0’と、機能対応テーブルとに基づいて、各機能への動作許可信号を送信する(ステップS1302)。そして、オプションLSI9は、動作許可信号が入力された機能のうち、実行停止(OFF)対象機能のクロックを停止する(ステップS1303)。なお、本処理手順においては、実行停止となる機能は存在しない。
次に、オプションLSI9の機能選択値生成部990は、スキャナ制御LSI5に送信する機能選択モード値を生成する(ステップS1304)。本処理手順では、機能選択モード値として‘1’が生成される。
そして、機能選択値生成部990は、機能選択モード値‘1’を送信する(ステップS1305)。
次に、スキャナ制御LSI5の機能選択デコーダ560は、機能選択モード値‘1’が入力された場合、入力された機能選択モード値‘1’と、機能対応テーブルとに基づいて、各機能への動作許可信号を送信する(ステップS1306)。そして、スキャナ制御LSI5は、動作許可信号が入力された機能のうち、実行停止(OFF)対象機能のクロックを停止する(ステップS1307)。本処理手順においては、実行停止となる機能としては、第1スキャナ画像後処理部520と、第1画像回転器530とする。
上述した処理手順により、送信制御部30が、オプションLSI9の接続有無に拘わらず、所定の機能選択モード値を送信するだけで、オプションLSI9及びスキャナ制御LSI5間において適切に各機能の有効/無効を設定することができる。これにより、拡張装置の導入に伴いデータ処理の機能拡張の容易化と、拡張される装置間の連携実現の容易化を行うことができる。
<基本構成時の動作>
上述したような各部が構成された複写機100では、図1に示す基本構成時は図7に示すように前記コネクタ部11および前記バイパスボード12を使ってスキャナ制御LSI5とCPUメモリバス4のデータ信号を直結し、スキャナ制御LSI5には機能選択モード値‘0’が入力される。このため、スキャナ制御LSI5が備える全機能が選択されたことになる。
電源投入後、デバイスの初期化、オペレーティングシステムの起動を経る。オペレーションシステム起動後には、送信制御部30が、機能選択モード値を送信する。
機能選択モード値の送信による各機能の停止処理の後、ソフトウェアは図14に示すフローチャートに従った機能の検出とそれに対応するソフトウェアモジュールをロードする。このフローチャートでは、まず、CPU1上で動作するソフトウェアが、新たな装置IDを、機能を提供している各LSIの装置IDレジスタから、読み出す(ステップS1401)。基本構成時は、スキャナ制御LSI5の装置IDが読み出される。なお、オプション構成時には、オプションLSI9の装置IDを読み出した後、オプションLSI9を介してスキャナ制御LSI5の装置IDも読み出すこととする。
そして、(CPU1上で動作する)ソフトウェアは、読み出した装置IDに対応する装置が有する全機能のレジスタアドレス群を格納する領域を、RAM3上に確保する(ステップS1402)。
そして、ソフトウェアは、装置IDに対応する装置から、予め設定されたレジスタアドレス群(機能IDレジスタ−図12)を、機能IDで示される機能毎に読み出す(ステップS1403)。本実施の形態では、装置ID毎に0bit〜4bit目で割り当てられた各機能についての読み出しを行う。なお、機能選択モード値に従って有効だと判断された機能についてはレジスタアクセスに対して適切な読み出し値を返すが、無効だと判断された機能については、レジスタアクセスに対する読み出しに対して読み出し値「0」を返す。
そして、ソフトウェアは、読み出した機能について読み出し値が「0」であるか否か判断する(ステップS1404)。そして、読み出し値が「0」でないと判断した場合(ステップS1404:Yes)機能ID値に応じた制御プログラムをROM2から、確保されたRAM3の領域上に移して解凍する(ステップS1405)。一方、読み出し値が「0」であると判断した場合は(ステップS1404:No)、特に処理を行わず、ステップS1406に進む。
そして、ソフトウェアは、装置IDに対応する装置が備える全ての機能を示す機能IDに対して、ステップS1403からの処理を完了するまで繰り返す。
次いで、ソフトウェアは、複合機100内の全ての装置IDを読み終えるか否か判断する(ステップS1407)。読み終えていないと判断した場合(ステップS1407:No)、読み終えるまでステップS1401からの処理を繰り返す。一方、全ての装置IDを読み出したと判断した(ステップS1407:Yes)時点で処理を終了する。
このように処理することにより、全機能が選択され、全ての機能IDが読み出されて必要なソフトウェアモジュールがロードされる。
スキャナ7から入力された画像データは、スキャナ制御LSI5の第1スキャナ画像前処理部510のレジスタ群511、第1スキャナ画像後処理部520のレジスタ群521、及び第1画像回転器530のレジスタ群531、内部バス540、外部アクセス機能部550、CPUメモリバス4を介してメモリ(RAM3)上に配置される。印刷時はメモリ(RAM3)上に配置した画像データをプロッタ制御LSI6がプロッタに対して出力する。
第1画像回転器530は、内蔵するリードDMAコントローラ532により内部バス540および外部アクセス機能部550を介してメモリ(RAM3)上に配置された画像データを読み出し、回転処理ブロック535で所定の角度に回転処理した結果をライトDMAコントローラ533によりメモリ(RAM3)上に書き込む。
<オプション構成時の動作>
まず、最初にオプションを装着する際は、バイパスボード12をコネクタ部11から抜き、オプションボード9aを、バイパスボード12を抜いた後のコネクタ部11に挿入する。オプションボード9aの挿入により、CPUメモリバス4とオプションLSI9、オプションLSI9とスキャナ制御LSI5がそれぞれ接続される。つまり、CPUメモリバス4、オプションLSI9、及びスキャナ制御LSI5が、直列的に配置される。
オプション構成時には、2つの機能選択モード値が出力される。一つは、送信制御部30が送信する機能選択モード値であり、オプションLSI9に対して出力される。もう一つは、オプションLSI9の機能選択値生成部990が生成した機能選択モード値で、当該機能選択モード値は非ゼロの値であり、スキャナ制御LSI5に対して出力される。非ゼロの値の機能選択モード値がスキャナ制御LSI5に入力された場合、本実施形態ではスキャナ制御LSI5の第1スキャナ画像後処理部520及び第1画像回転器530が無効となる。無効された機能は、レジスタアクセスに対してリードは0を返し、ライトは無視する。
このようにオプションボード9aをコネクタ部11に接続すると、ソフトウェアは、図14のフローチャートにしたがって第1画像回転器530の機能IDを読み出そうと試みるが(ステップS1403,S1404)、「0」が読み出されるため、ソフトウェアはスキャナ制御LSI5には当該機能が存在しないと判定し(ステップS1404:No)、対応するアプリケーションモジュールをロードしない(ステップS1404:No−>ステップS1405)。第1スキャナ画像後処理部520も同様である。
これにより、スキャナ7から入力された画像はスキャナ制御LSI5の第1スキャナ画像前処理部510、内部バス540、外部アクセス機能部550を経て前段外部アクセス機能部960からオプションLSI9に入力される。オプションLSI9へのデータ入力は、第2スキャナ画像後処理部920、内部バス950、後段外部アクセス機能部970、及びCPUメモリバス4を経てメモリ(RAM3)に書き込まれる。
第1画像回転器530,第2画像回転器930はスキャナ制御LSI5およびオプションLSI9双方に搭載されているが、オプション構成時はオプションLSI9の方がメモリ(RAM3)に近く、メモリに近ければアクセス性能が比較的良いので、オプション装着時はスキャナ制御LSI5の第1画像回転器530の回転機能を無効にしてオプション側の第2画像回転器530を使用する。オプションLSI9の第2画像回転器530、及びハードディスクコントローラ940は前段から入力された画像は扱わず、メモリ(RAM3)から読み出したデータを加工して再度メモリ(RAM3)に書き込むか、ハードディスクドライブ10に入出力する。
なお、スキャナ制御LSI5、オプションLSI13、及びCPUメモリバス4間、あるいはバイパスボード12を使用したときのデータ転送経路は例えばPCI−EXPRESSあるいはUSBによって構成される。
以上のように本実施形態によれば、
1)オプションボード9aを接続して機能拡張した際に、オプションLSI9から前段のデータ処理装置、本実施形態ではスキャナ制御LSI5に対して機能選択モード値を与えて前段の機能を一部無効にすることが可能なので、オプションLSI(拡張装置)9の導入により不要になる機能を、オプションLSI(拡張装置)を接続するだけで無効にすることができる。
2)コネクタ部11にあらかじめ拡張装置用の接続口11aを設けているので、装置の拡張を既存装置の接続を変更することなく容易に行うことができる。
3)オプションLSI(拡張装置)9を接続することにより決定される機能選択によって前段装置のデータ経路が変更されるので、オプションLSI9にとって不要なデータ処理をバイパスすることができる。
4)前段に与える機能選択信号をソフトウェアによって変更することが可能なので、動的なデータ処理構成を変更することができる。
5)後段が拡張機能を持たない場合に、全機能を有効にする信号が前段装置であるスキャナ制御LSI5に入力されるので、ソフトウェアの介在なしに、オプションLSI9の接続状態に応じて自動的に全機能を有効化することができる。
6)ソフトウェアからの機能IDレジスタのリードアクセスに対して動作可能な機能のみ有効なID値を返すので、ソフトウェアはこれを判別して必要な制御ソフトウェアのみメモリ上にロードすることが可能となり、メモリ量を節約することができる。
等の効果を奏する。
なお、本実施の形態では、「0」又は「1」で示される機能選択モード値を、スキャナ制御LSI5及びオプションLSI9側で、各動作許可信号にデコードすることとした。しかしながら、機能選択モード値をスキャナ制御LSI5及びオプションLSI9側でデコードすることに制限するのではなく、各機能が実行可能か否かを示す複数のビットで構成される機能選択モード値をLSIに送信してもよい。例えば、スキャナ制御LSI5及びオプションLSI9に対して、複数のビット列で構成される機能選択モード値を送信することとし、当該機能選択モード値の各ビットには、スキャナ制御LSI5及びオプションLSI9間で共通する処理を実行する機能を割り当てるなどが考えられる。この各ビットに割り当てられる機能などは、第1の実施の形態と同様として説明を省略する。
本実施の形態においては、複写機100を用いた場合について説明したが、複写機100に限らず、上述したように、機能を提供する構成(例えば、スキャナ制御LSI)と、インターフェース(例えば、スキャナI/F部)との間に、(コネクタ部などにより)新たな機能を提供する構成を追加可能な機能制御装置であれば適用できる。
また本実施の形態においては、スキャナ制御LSI5と、スキャナI/F部20との間でコネクタ部11が一つしかない例について説明したが、複数のオプションボードを接続可能にするために複数のコネクタ部を備えても良い。
実施形態に係る複写機の基本構成を示すブロック図である。 実施形態に係る複合機に対してオプションとしてオプションLSIを搭載し、機能拡張した構成を示すブロック図である。 拡張装置としてのスキャナ制御LSIの内部構成を示すブロック図である。 スキャナ制御LSIにおける機能対応テーブルの構造を示す図である。 コネクタ部を介して接続されるスキャナ制御LSI、CPUメモリバスおよびオプションLSIの物理的な構成を示す図である。 コネクタ部のハードウェア形状を示した図である。 バイパスボード上の配線によりコネクタを介して接続されるスキャナ制御LSI及びCPUメモリバスの構成を示す図である。 オプションボード上の配線によりコネクタを介して接続されるスキャナ制御LSI、オプションLSI、及びCPUメモリバスの構成を示す図である。 オプションLSIの内部構成を示すブロック図である。 オプションLSIにおける機能対応テーブルの構造を示す図である。 スキャナ制御LSI及びオプションLSIのレジスタ群のアドレス空間内の配置の一例を示す図である。 画像回転器機能IDレジスタのアドレスとID、Revision及びInstanceの書き込み内容を示す図である。 本実施の形態にかかる複合機における機能選択モード値の送信から各LSIの機能停止処理を示したシーケンス図である。 本実施形態にかかる複合機における、機能の検出とそれに対応するソフトウェアモジュールをロードする処理手順を示すフローチャートである。
符号の説明
1 CPU
2 ROM
3 RAM
4 CPUメモリバス
5 スキャナ制御LSI
510 第1スキャナ画像前処理部
511,521,531 レジスタ群
520 第1スキャナ画像後処理部
530 第1画像回転器
540 内部バス
550 外部アクセス機能部
560 機能選択デコーダ
570 装置IDレジスタ
6 プロッタ制御LSI
7 スキャナ
8 プロッタ
9 オプションLSI
910 画像圧縮器
911,921,931,941 レジスタ群
920 第2スキャナ画像後処理部
930 第2画像回転器
940 ハードディスクコントローラ
950 内部バス
955 装置IDレジスタ
960,970 外部アクセス機能部
980 機能選択デコーダ
990機能選択値生成部
9a オプションボード
10 ハードディスクドライブ
11 コネクタ部
11a,11b,11c 接続口
12 バイパスボード
20 スキャナI/F部
21 プロッタI/F部
30 送信制御部

Claims (7)

  1. 受信先の機能を有効にさせる情報を示す機有効情報を、自装置が起動した際に、所定の通信路に送信する送信制御部と、
    前記機能有効情報を受信した場合に、自装置が起動している間は有効となる第1の機能を少なくとも有する、前記所定の通信路に接続された機能制御部と、
    前記機能有効情報を受信した場合に、自装置が起動している間は有効となる機能であって、前記第1の機能と等しい機能を実現する範囲で異なる処理を行う第2の機能を少なくとも有する追加機能制御部を、前記機能制御部と前記送信制御部との間の前記所定の通信路上に接続可能であり、前記追加機能制御部が接続されている場合、前記機能有効情報を前記追加機能制御部が受信し、前記追加機能制御部が接続されていない場合、前記機能有効情報を前記機能制御部が受信する接続部と、を備え、
    前記所定の通信路上の、前記送信制御部と前記機能制御部との間に前記追加機能制御部が接続されたことで、前記追加機能制御部が、前記所定の通信路に送信された前記機能有効情報を受信するため、前記前記機能制御部が、前記送信制御部から前記機能有効情報を受信できなかった場合、前記第1の機能を有効にしないため、当該第1の機能に対応するアプリケーションモジュールをロードしないこと、
    を特徴とする機能制御装置。
  2. 前記接続部に接続され、前記第1の機能以外の機能を有効にさせる情報を示す機能制限情報を、前記所定の通信路から前記機能制御部に対して送信する追加機能制御部を、さらに備えることを特徴とする請求項1に記載の機能制御装置。
  3. 前記機能制御部は、さらに、前記機能制限情報を受信した場合に、前記第1の機能以外の機能を、自装置が起動している間を有効なものとして、データの処理を行い、
    前記追加機能制御部は、前記第2の機能を実行して、前記機能制御部で処理された前記データに対して処理を行うこと、
    を特徴とする請求項2に記載の機能制御装置。
  4. 前記接続部は、前記追加機能制御部が接続されていない場合に、前記送信制御部と、前記機能制御部と、を前記所定の通信路で接続させる配線基板接続すること、
    を特徴とする請求項1乃至3のいずれか一つに記載の機能制御装置。
  5. 前記機能制御部は、
    前記機能有効情報又は前記機能制限情報と、前記機能有効情報又は前記機能制限情報を受信した場合に有効にする機能と、を対応付ける対応情報を記憶する記憶部と、
    受信した前記機能有効情報又は前記制限機能有効情報と、前記対応情報で対応付けられた前記機能を特定する特定部と、
    をさらに備え、特定された前記機能を有効にすること、
    を特徴とする請求項2乃至4のいずれか一つに記載の機能制御装置。
  6. 前記機能制御部は、前記送信制御部から前記機能有効情報を受信した場合に、当該機能制御部が備える全機能のうち、前記第1の機能以外の機能についても有効にすること、
    を特徴とする請求項1乃至5のいずれか一つに記載の機能制御装置。
  7. 機能制御装置で実行される機能制御方法であって、
    前記機能制御装置が、
    第1の機能を少なくとも有する機能制御部を備え、
    送信制御部が、受信先の機能を有効にさせる情報を示す機有効情報を、自装置が起動した際に、所定の通信路に送信する送信ステップと、
    前記機能制御部が、前記機能有効情報を受信した場合に、自装置が起動している間は第1の機能を有効にする第1の機能有効ステップと、
    追加機能制御部が、前記送信制御部と機能制御部との間の前記所定の通信路上に接続されたことで、当該所定の通信路を介して、前記機能有効情報を受信した場合に、自装置が起動している間は、前記第1の機能と等しい機能を実現する範囲で異なる処理を行う第2の機能を有効にする第2の機能有効ステップと、
    前記送信制御部と機能制御部との間の前記所定の通信路上に前記追加機能制御部が接続されたことで、前記追加機能制御部が、前記所定の通信路に送信された前記機能有効情報を受信するため、前記機能制御部が前記送信制御部から前記機能特定情報を受信できなかった場合、前記機能制御部が、前記第1の機能に対応するアプリケーションモジュールをロードしない無効ステップと、
    を有することを特徴とする機能制御方法。
JP2008158302A 2007-08-08 2008-06-17 機能制御装置、及び方法 Expired - Fee Related JP4452751B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008158302A JP4452751B2 (ja) 2007-08-08 2008-06-17 機能制御装置、及び方法
US12/219,902 US8510488B2 (en) 2007-08-08 2008-07-30 Function control apparatus and function control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007206784 2007-08-08
JP2008158302A JP4452751B2 (ja) 2007-08-08 2008-06-17 機能制御装置、及び方法

Publications (2)

Publication Number Publication Date
JP2009060584A JP2009060584A (ja) 2009-03-19
JP4452751B2 true JP4452751B2 (ja) 2010-04-21

Family

ID=40555862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008158302A Expired - Fee Related JP4452751B2 (ja) 2007-08-08 2008-06-17 機能制御装置、及び方法

Country Status (1)

Country Link
JP (1) JP4452751B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7090495B2 (ja) * 2018-07-18 2022-06-24 キヤノン株式会社 情報処理装置とその制御方法

Also Published As

Publication number Publication date
JP2009060584A (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
JP4799417B2 (ja) ホストコントローラ
JP4724573B2 (ja) インタフェース回路における転送方式切換回路
US6816931B2 (en) Upstream peripheral device serving as a USB host
US6779052B2 (en) Electronic apparatus, system and method for controlling communication among devices coupled through different interfaces
JP2010086524A (ja) 省電力機能を有するブリッジ装置
US6753903B1 (en) Adaptor for direct connection between USB digital still camera and use color printer
JP5108578B2 (ja) 画像処理コントローラ及び画像形成装置
JP4724494B2 (ja) Pciブリッジ及pciブリッジを搭載するシステム
JP4452751B2 (ja) 機能制御装置、及び方法
JP5542787B2 (ja) 画像形成装置
US8510488B2 (en) Function control apparatus and function control method
JP4873640B2 (ja) 印刷制御回路及び画像形成装置
JP4607706B2 (ja) 画像処理システム、プログラムおよびジョブ実行方法
JP2006338232A (ja) 通信システム
JP2001156951A (ja) 画像形成装置
JP2005078625A (ja) 携帯型電子システム及びそのアクセス方法
JP2006048369A (ja) カード型メモリのインターフェイス回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置
JP6833491B2 (ja) 情報処理装置
JP2007062076A (ja) 情報処理システム、プログラムおよびデータ転送方法
JP4010310B2 (ja) 画像形成装置
JP2008059522A (ja) 情報処理装置、情報処理モジュール、制御方法、及びプログラム
JP5166922B2 (ja) 共有バス制御装置及びその制御方法
JP2006023986A (ja) データをコピーする方法とカードリーダー装置
JP2007323316A (ja) 通信装置及び通信方法
JP2008234073A (ja) 画像処理装置、画像処理方法、画像処理プログラム及びコンピュータ読み取り可能な記録媒体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

R150 Certificate of patent or registration of utility model

Ref document number: 4452751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees