JP2008234073A - 画像処理装置、画像処理方法、画像処理プログラム及びコンピュータ読み取り可能な記録媒体 - Google Patents

Abstract

【課題】複数のＡＳＩＣ間の画像転送バスとしてＡＣカップリングを用いた高速シリアルインターフェースで接続し、ＡＳＩＣ自体の電源をＯＦＦさせて消費電力をさらに低減させる。
【解決手段】異なる電源にそれぞれ接続された複数のＡＳＩＣ２、ＡＳＩＣ３と、前記複数のＡＳＩＣの間で画像転送を行うため、複数のＡＳＩＣを接続するＡＣカップリングを備えた高速シリアルインターフェース４と、複数の省エネモードに応じて前記複数のＡＳＩＣ間のバス制御を遮断し、複数のＡＳＩＣの電源をＯＦＦとする手段とを備える。このとき、省エネモードに応じて、複数のＡＳＩＣ間のバス制御を行う基本クロックの供給を停止する。
【選択図】図１

Description

本発明は、複数の省エネモードに対応して電源をＯＦＦとする機能を備えた画像処理装置、画像処理方法、画像処理プログラム及びコンピュータ読み取り可能な記録媒体に関する。

画像処理装置では、複数の省エネモードに対応した電源のＯＮ、ＯＦＦ制御を行っている。例えば、特許文献１では、省エネモードによって複数の異なる電源系を備えたＡＳＩＣ間を画像転送する際、省エネモードにより、一方のＡＳＩＣ（例えばエンジン側のＡＳＩＣ３）の電源がＯＮとなっており、他方のＡＳＩＣ（例えば、コントローラ側のＡＳＩＣ２）の電源がＯＦＦとなる構造が記載されている。
特開２００５−８０１０５号公報

従来のＡＳＩＣ間を画像転送するバスでは、例えば、ＰＣＩバスのような制御信号やバス上にはプルアップ抵抗が必要となっている。このため、プルアップ抵抗に接続される電源系から電源がＯＦＦされているＡＳＩＣ内部のモジュール回路への逆貫通電流の流れ込みを防ぐ必要があり、複雑な電源制御が要求されている。

また、ＰＣＩバスのようなバスでは、ＡＳＩＣ２及びＡＳＩＣ３以外に複数のボード（デバイス）がバス間に接続されている。このような外部Ｉ／Ｆと接続されるＦＡＸ制御ボードや１３９４Ｉ／Ｆボード等の制御ボードが接続される場合には、外部機器からの要求に逐次応答するためにバスを生かした状態にする必要がある。このため、ＡＳＩＣ２とＡＳＩＣ３間のバスの電源をＯＦＦにできない。したがって、省エネモードであっても消費電力の低減には限界がある問題を有している。

本発明は、このような問題を考慮してなされたものであり、ＡＳＩＣ間の画像転送バスとしてＡＣカップリングを用いたｐｅｅｒ ｔｏ ｐｅｅｒの高速シリアルインターフェースで接続し、ＡＳＩＣ自体の電源をＯＦＦさせ、これにより、消費電力のさらなる低減を可能とした画像処理装置、画像処理方法、画像処理プログラム及びコンピュータ読み取り可能な記録媒体を提供することを目的とする。

上記目的を達成するため、請求項１記載の発明の画像処理装置は、異なる電源にそれぞれ接続された複数のＡＳＩＣと、前記複数のＡＳＩＣの間で画像転送を行うため、複数のＡＳＩＣを接続するＡＣカップリングを備えた高速シリアルインターフェースと、複数の省エネモードに応じて前記複数のＡＳＩＣ間のバス制御を遮断し、複数のＡＳＩＣの電源をＯＦＦとする手段とを備えていることを特徴とする。

請求項２記載の発明は、請求項１の記載の画像処理装置であって、前記省エネモードに応じて、複数のＡＳＩＣ間のバス制御を行う基本クロックの供給を停止する手段を備えていることを特徴とする。

請求項３記載の発明は、請求項１又は２記載の画像処理装置であって、前記省エネモードに応じて、データ記憶媒体へのバスを遮断する手段と、データ記憶媒体へ電源供給を停止する手段と、データ記憶媒体を制御する前記ＡＳＩＣの基本クロックを停止する手段とを備えていることを特徴とする。

請求項４記載の発明は、請求項１から３のいずれか１項記載の画像処理装置であって、前記省エネモードに応じて、コントローラ側のＮｏｒｔｈＣｈｉｐとＡＳＩＣ間のバスを遮断する手段と、ＮｏｒｔｈＣｈｉｐとＡＳＩＣに供給するクロックを停止する手段とを備えていることを特徴とする。

請求項５記載の発明は、請求項１から４のいずれか１項記載の画像処理装置であって、搭載されているオプションボードの判別を行い、省エネモードに応じてオプションバスを遮断する手段を備えていることを特徴とする。

請求項６記載の発明は、請求項１から５のいずれか１項記載の画像処理装置であって、搭載されているオプションボードの判別を行い、オプションが接続されていないとき、省エネモードに応じてオプションバスを制御する前記ＡＳＩＣの電源供給を停止する手段を備えていることを特徴とする。

請求項７記載の発明の画像処理方法は、異なる電源にそれぞれ接続された複数のＡＳＩＣと、前記複数のＡＳＩＣの間で画像転送を行うため、複数のＡＳＩＣを接続するＡＣカップリングを備えた高速シリアルインターフェースとを備えており、複数の省エネモードに応じて前記複数のＡＳＩＣ間のバス制御を遮断し、複数のＡＳＩＣの電源をＯＦＦとするステップを備えていることを特徴とする。

請求項８記載の発明は、請求項７の記載の画像処理方法であって、前記省エネモードに応じて、複数のＡＳＩＣ間のバス制御を行う基本クロックの供給を停止するステップを備えていることを特徴とする。

請求項９記載の発明は、請求項７又は８記載の画像処理方法であって、前記省エネモードに応じて、データ記憶媒体へのバスを遮断するステップと、データ記憶媒体へ電源供給を停止するステップと、データ記憶媒体を制御する前記ＡＳＩＣの基本クロックを停止するステップとを備えていることを特徴とする。

請求項１０記載の発明は、請求項７から９のいずれか１項記載の画像処理方法であって、前記省エネモードに応じて、コントローラ側のＮｏｒｔｈＣｈｉｐとＡＳＩＣ間のバスを遮断するステップと、ＮｏｒｔｈＣｈｉｐとＡＳＩＣに供給するクロックを停止するステップとを備えていることを特徴とする。

請求項１１記載の発明は、請求項７から１０のいずれか１項記載の画像処理方法であって、搭載されているオプションボードの判別を行うステップと、省エネモードに応じてオプションバスを遮断するステップとを備えていることを特徴とする。

請求項１２記載の発明は、請求項７から１１のいずれか１項記載の画像処理方法であって、搭載されているオプションボードの判別を行うステップと、オプションが接続されていないとき、省エネモードに応じてオプションバスを制御する前記ＡＳＩＣの電源供給を停止するステップとを備えていることを特徴とする。

請求項１３記載の発明の画像処理プログラムは、コンピュータに、請求項７から１２のいずれか１項記載の各ステップを実行させることを特徴とするプログラムである。

請求項１４記載の発明の記録媒体は、請求項１３記載の画像処理プログラムを記録していることを特徴とするコンピュータ読み取り可能な記録媒体である。

本発明によれば、ＡＣカップリングを備える高速シリアルインターフェースを用い、ＡＳＩＣ間を画像転送し、省エネモードに応じてバスを遮断し、複数のＡＳＩＣの電源をＯＦＦとするため、消費電力のさらなる低減が可能となる。

以下、本発明を実施の形態により図面を参照しながら具体的に説明する。図１及び図２は、本発明の一実施形態の構成を示すブロック図であり、図１はオプションボードが接続されている場合を、図２は接続されていない場合を示す。

図１及び図２に示すように、この実施形態の画像処理装置は、エンジン制御部１と、コントローラ制御部２と、これらに対しての電源供給制御を行うＰＳＵ部３と、操作部５とを備えている。

エンジン制御部１は、原稿画像を読み取るスキャナー制御部１０と、スキャナー制御部１０で読み取った画像を印字したり、コントローラ制御部２から転送される画像データを印字するプロッター制御部１１と、印字用紙を給紙したり、印字された用紙を排出する周辺機制御部１２と、ＡＳＩＣ３ １４及びＡＳＩＣ３電源制御部１５と、エンジン系電源生成部１３とを備えている。エンジン系電源生成部１３はＰＳＵ部によって制御される。

コントローラ制御部２は、ＣＰＵ２０、Ｎｏｒｔｈｃｈｉｐ２１、Ｓｏｕｔｈｃｈｉｐ２２、ＡＳＩＣ１ ２３、ＡＳＩＣ２ ２４等の主要デバイスで構成されている。ＣＰＵ２０は、コントローラ制御２のメインシステムを制御するＣＰＵであり、Ｎｏｒｔｈｃｈｉｐ２１と接続されている。Ｎｏｒｔｈｃｈｉｐ２１は、Ｓｏｕｔｈｃｈｉｐ２２やＤＤＲ２メモリ２５やＡＳＩＣ２ ２４間で制御される。ＤＤＲ２メモリ２５は、実行プログラムの作業領域や画像データを処理する領域として使用される。

ＢｏｏｔＲｏｍ２６は、コントローラ制御部２の基本動作を制御するためのプログラムが格納されており、電源立ち上げ時のブートプログラムとして動作する。Ｓｏｕｔｈｃｈｉｐ２２はメインシステムのマネージメント機能やＢｏｏｔＲｏｍ２６の制御やＵＳＢ Ｈｏｓｔ制御機能を備えている。ＵＳＢ Ｃｏｎｔｒｏｌｌｅｒ２７は、この実施形態のメインシステムプログラムが格納されているＮＡＮＤ Ｆｌａｓｈメモリ２８と接続される。

ＡＳＩＣ２ ２４はエンジン制御部１内のエンジンＡＳＩＣ（ＡＳＩＣ３ １４）と間でＡＣカップリングを有する高速シリアル転送インターフェース１４（例えば、ＰＣＩ−Ｅｘｐｒｅｓｓ）を用いて通信を行い、互いの制御部のステータス確認や画像データ転送制御を行っている。また、ＡＳＩＣ２ ２４では、エンジン制御部１からのスキャンデータや後述の外部Ｉ／Ｆ経由で入力されるプリントデータを処理するＡＳＩＣであり、画像データを圧縮・伸張したり、変倍したりする機能を有する。ＨＤＤ２９は、エンジン制御部１からのスキャンデータや外部Ｉ／Ｆ経由で入力されるプリントデータをＡＳＩＣ２ ２４で画像処理された後に格納する。

ＡＳＩＣ１ ２３は、サブＣＰＵ、ウオッチドッグ（ＷＤ）、ＲＴＣ機能を備える。また、ＡＳＩＣ１ ２３はＥＥＰＲＯＭ３１や不揮発性メモリ３２やＮｏｒＦｌａｓｈ３３やＳＤ３４等の各Ｉ／Ｏ制御及びＵＳＢ Ｄｅｖｉｃｅ Ｉ／Ｆ３５、ネットワークのＰＨＹ３６の制御を行うＡＳＩＣである。ＡＳＩＣ１ ２３は操作部５との通信制御やエンジン制御との省エネ制御を行う機能も有する。

ＥＥＰＲＯＭ３１はＭＡＣアドレスを格納し、不揮発性メモリ３２はユーザーコードなど情報を格納し、ＮｏｒＦｌａｓｈ２２はＡＳＩＣ１ ２３におけるサブＣＰＵのプログラムが格納する。ＳＤ３４はコントローラ制御部２の各プログラムが格納されているＢｏｏｔＲｏｍ２６やＮＡＮＤＦｌａｓｈ２８やＮｏｒＦｌａｓｈ３３へのプログラムのダウンロードやバージョンアップの手段として用いられる。また、各アプリケーションソフトやエミュレーションソフトとして用いられる。

クロック生成部１ ４３は基本クロックを制御し、クロック生成部２は作動クロックを生成する。コントローラ系電源生成部５０には、ＨＤＤ電源制御部４５、ＡＳＩＣ２の電源制御部４６、その他の各種電源制御部４７が接続されており、その作動がＰＳＵ部３により制御される。

この実施形態の画像処理装置は、複数の省エネモードを有しており、省エネモードとしては、スタンバイモード、エンジンＯＦＦモード、ＳＴＲモード、コントローラＯＦＦモードがある。

スタンバイモードは、エンジン制御部１、コントローラ制御部２共に電源が全てＯＮされている状態で、直ぐに各動作（コピー動作、スキャナー動作、プリント動作）が可能なモードである。エンジンＯＦＦモードは、エンジン制御部１の電源がＯＦＦ、コントローラ制御部２の電源がＯＮされている状態で、この画像処理装置と外部機器との間でステータス状態通知などのやりとりを行うことが可能なモードである。

この実施形態において、エンジンＯＦＦモード時にＡＳＩＣ２ ２４とＡＳＩＣ３ １４のバスを遮断すると共に、ＡＳＩＣ２ ２４で制御されるオプションバス上にオプションボード（デバイス）が接続されているかどうかを判断して接続されていない場合には、ＡＳＩＣ２ ２４の電源もＯＦＦさせるものである。

ＳＴＲモードは、エンジン制御部１の電源がＯＦＦ、コントローラ制御部２の一部の電源以外はＯＦＦにする状態で、ＵＳＢ ｄｅｖｉｃｅ Ｉ／Ｆ３５やネットワークＩ／Ｆ３８を経由して接続される外部機器からのプリント要求が受け付けられる低電力モードである。

コントローラＯＦＦモードは、エンジン制御部１の電源がＯＦＦ、コントローラ制御部２のＳｏｕｔｈｃｈｉｐ２２とＡＳＩＣ１ ２３以外の電源がＯＦＦされている状態で、ＳＴＲモードよりもさらに低電力なモードであり、操作部５に設けられている電源キーやＳＤカード挿入や圧版開閉やＡＤＦ（ＡｕｔｏＤｏｃｕｍｅｎｔ Ｆｅｅｄｅｒ）への原稿セット等の動作に基づき、その省エネから復帰する。

図１は、ＡＳＩＣ２ ２４で制御されるオプションバス上にオプションボード（デバイス）が接続されている場合を示し、白抜きのブロックはエンジン制御部１がＯＦＦ時において電源がＯＦＦ状態となるデバイスであり、スモークのブロックはエンジン制御部１がＯＦＦ時において電源が通電状態となるデバイスである。

図１においては、外部機器と接続されるＦＡＸボード４０や１３９４ボード４１等のオプションボードが接続されているため、ＡＳＩＣ２ ２４電源は切れない状態となる。ただし、ＡＳＩＣ２ ２４とＡＳＩＣ３ １４間のバス及びＡＳＩＣ２ ２４とＮｏｒｔｈＣｈｉｐ２１間のバスが遮断、供給されるクロックも停止している状態でかつ各ＡＳＩＣ２ ２４とＮｏｒｔｈＣｈｉｐ２１の内部のモジュール回路はＯＦＦされている状態である。

図２は、ＡＳＩＣ２で制御されるオプションバス上にオプションボード（デバイス）が接続されていない場合を示し、白抜きのブロックはエンジン制御部１がＯＦＦ時において電源がＯＦＦ状態となるデバイスであり、スモークのブロックはエンジン制御部１がＯＦＦ時において電源が通電状態となるデバイスである。

図２では、外部機器と接続されるＦＡＸボード４０や１３９４ボード４１等のオプションボードが接続されていないため、ＡＳＩＣ２ ２４の電源が切れる状態であり、図１に加えてＡＳＩＣ２ ２４の電源がＯＦＦされる状態となる。

外部機器と接続されるＦＡＸボード４０や１３９４ボード４１等のオプションボードは、Ｓｏｕｔｈｃｈｉｐ２２が制御されるオプションバス（ＰＣＩ）に接続されることも可能であり、この場合もＡＳＩＣ２ ２４によって制御されるオプションバス上にオプションボード（デバイス）が接続されてない。このためＡＳＩＣ２ ２４の電源が切れる状態となる。

図３は、スタンバイからエンジンＯＦＦに移行する際の手順を示すフローチャートである。

まず、スタンバイ状態からある時間経過後にエンジンＯＦＦモードへの移行要求がなされる（ステップＳ１、Ｓ２）。そして、コントローラ制御部２側とエンジン制御部１側とで互いに移行可否を判断し（ステップＳ３）、移行可能な場合には、ＡＳＩＣ２ ２４に接続されているデータ記憶媒体（例えば、ＨＤＤ２９）に対してコマンド（”ＳｔａｎｄｂｙＩｍｍｅｄｉａｔｅ”、”ＦｌａｓｈＣａｓｈｅ”コマンド等）の発行を行い、ＡＳＩＣ２ ２４内部のＨＤＤモジュール内部回路のリセットを行うと共にＨＤＤ２９に対してリセットを発行し、ＨＤＤモジュール内部回路をＨｉｚ状態にする（ステップＳ５）。また、ＡＳＩＣ２ ２４に供給されるＨＤＤモジュールの基本クロックを停止させる。この基本クロックはクロック生成部１で制御され、ＡＳＩＣ１ ２３のＩ２Ｃバスを介してクロック停止／再開の制御が行われる（ステップＳ６）。

次に、ＡＳＩＣ１ ２３から出力されるＨＤＤ電源制御信号により、ＨＤＤ電源制御部で制御されＨＤＤへの電源がＯＦＦされる（ステップＳ７）。

次に、ＡＳＩＣ３ １４のエンドポイント側モジュールとＡＳＩＣ２ ２４のルート側モジュール間のバスをＨｉｚにし、ＡＳＩＣ２ ２４のルート側モジュールのリセットのアサート行うと共にＡＳＩＣ３ １４に対してリセットを発行し、ＡＳＩＣ１ １４からＰＳＵ部３に出力されるエンジン電源制御信号により、ＡＳＩＣ３ １４の電源を含むエンジン制御部１の電源をＯＦＦする（ステップＳ９）。さらに、クロック生成部１ ４３からＡＳＩＣ２ ２４とＡＳＩＣ３ １４とに供給される差動クロックを停止させる（ステップＳ１０）。この差動クロックはクロック生成部２で制御され、ＡＳＩＣ１ ２３のＩ２Ｃバスを介してクロック停止／再開の制御が行われる。

次に、ＡＳＩＣ２ ２４のエンドポイント側モジュールとＮｏｒｈＣｈｉｐ２１のルート側モジュール間のバスをＨｉｚにし、ＮｏｒｈＣｈｉｐ２１のルート側モジュールのリセットのアサート行うと共にＡＳＩＣ２ ２４に対してリセットを発行する（ステップＳ１１）。また、クロック生成部２ ４４からＡＳＩＣ２ ２４とＡＳＩＣ３ １４に供給される差動クロックを停止させる（ステップＳ１２）。クロック生成部２ ４４は、ＳｏｕｔｈＣｈｉｐ ２２のＩ２Ｃバスを介してクロック停止／再開の制御が行われる。

次に、ＡＳＩＣ２ ２４で制御されるオプションバス上に、オプションボード（デバイス）が存在するか判別する（ステップＳ１３）。そして、オプションボードが接続されていない場合には、さらに、ＡＳＩＣ２ ２４の電源もＯＦＦする（ステップＳ１４）。このことにより、図２の電源接続状態となる。ＡＳＩＣ２ ２４の電源は、ＡＳＩＣ１ ２３から出力されるＡＳＩＣ２電源制御信号により、ＨＤＤ電源制御部で制御されＡＳＩＣ２の電源をＯＦＦする。一方、オプションボードが接続されている場合は、図１の電源供給状態となる。

このような実施形態の制御を行うことにより、消費電力をさらに低減させることができる。

本発明の他の実施態様の画像処理プログラムは、以上のステップをコンピュータに実行させるプログラムである。本発明の他の実施態様の記録媒体は、この画像処理プログラムをコンピュータが読み取り可能に記録された記録媒体である。

本発明の実施形態の構成を示すブロック図（オプションボードが接続されている場合）である。 本発明の実施形態の構成を示すブロック図（オプションボードが接続されていない場合）である。 本発明の実施形態の、スタンバイからエンジンＯＦＦに移行する制御を示すフローチャートである。

符号の説明

１ エンジン制御部
２ コントローラ制御部
３ ＰＳＵ部
４ 高速シリアルインターフェース
５ 操作部
１３ エンジン系電源生成部
１４ ＡＳＩＣ３
１５ ＡＳＩＣ３電源制御部
２０ ＣＰＵ
２３ ＡＳＩＣ１
２４ ＡＳＩＣ２
４３ クロック生成部１
４４ クロック生成部２
５０ コントローラ系電源生成部

Claims (14)

1. 異なる電源にそれぞれ接続された複数のＡＳＩＣと、前記複数のＡＳＩＣの間で画像転送を行うため、複数のＡＳＩＣを接続するＡＣカップリングを備えた高速シリアルインターフェースと、複数の省エネモードに応じて前記複数のＡＳＩＣ間のバス制御を遮断し、複数のＡＳＩＣの電源をＯＦＦとする手段とを備えていることを特徴とする画像処理装置。
2. 請求項１記載の画像処理装置であって、
   前記省エネモードに応じて、複数のＡＳＩＣ間のバス制御を行う基本クロックの供給を停止する手段を備えていることを特徴とする画像処理装置。
3. 請求項１又は２記載の画像処理装置であって、
   前記省エネモードに応じて、データ記憶媒体へのバスを遮断する手段と、データ記憶媒体へ電源供給を停止する手段と、データ記憶媒体を制御する前記ＡＳＩＣの基本クロックを停止する手段とを備えていることを特徴とする画像処理装置。
4. 請求項１から３のいずれか１項記載の画像処理装置であって、
   前記省エネモードに応じて、コントローラ側のＮｏｒｔｈＣｈｉｐとＡＳＩＣ間のバスを遮断する手段と、ＮｏｒｔｈＣｈｉｐとＡＳＩＣに供給するクロックを停止する手段とを備えていることを特徴とする画像処理装置。
5. 請求項１から４のいずれか１項記載の画像処理装置であって、
   搭載されているオプションボードの判別を行い、省エネモードに応じてオプションバスを遮断する手段を備えていることを特徴とする画像処理装置。
6. 請求項１から５のいずれか１項記載の画像処理装置であって、
   搭載されているオプションボードの判別を行い、オプションが接続されていないとき、省エネモードに応じてオプションバスを制御する前記ＡＳＩＣの電源供給を停止する手段を備えていることを特徴とする画像処理装置。
7. 異なる電源にそれぞれ接続された複数のＡＳＩＣと、前記複数のＡＳＩＣの間で画像転送を行うため、複数のＡＳＩＣを接続するＡＣカップリングを備えた高速シリアルインターフェースとを備えており、複数の省エネモードに応じて前記複数のＡＳＩＣ間のバス制御を遮断し、複数のＡＳＩＣの電源をＯＦＦとするステップを備えていることを特徴とする画像処理方法。
8. 請求項７記載の画像処理方法であって、
   前記省エネモードに応じて、複数のＡＳＩＣ間のバス制御を行う基本クロックの供給を停止するステップを備えていることを特徴とする画像処理方法。
9. 請求項７又は８記載の画像処理方法であって、
   前記省エネモードに応じて、データ記憶媒体へのバスを遮断するステップと、データ記憶媒体へ電源供給を停止するステップと、データ記憶媒体を制御する前記ＡＳＩＣの基本クロックを停止するステップとを備えていることを特徴とする画像処理方法。
10. 請求項７から９のいずれか１項記載の画像処理方法であって、
    前記省エネモードに応じて、コントローラ側のＮｏｒｔｈＣｈｉｐとＡＳＩＣ間のバスを遮断するステップと、ＮｏｒｔｈＣｈｉｐとＡＳＩＣに供給するクロックを停止するステップとを備えていることを特徴とする画像処理方法。
11. 請求項７から１０のいずれか１項記載の画像処理方法であって、
    搭載されているオプションボードの判別を行うステップと、省エネモードに応じてオプションバスを遮断するステップとを備えていることを特徴とする画像処理方法。
12. 請求項７から１１のいずれか１項記載の画像処理方法であって、
    搭載されているオプションボードの判別を行うステップと、オプションが接続されていないとき、省エネモードに応じてオプションバスを制御する前記ＡＳＩＣの電源供給を停止するステップとを備えていることを特徴とする画像処理方法。
13. コンピュータに、請求項７から１２のいずれか１項記載の各ステップを実行させることを特徴とする画像処理プログラム。
14. 請求項１３記載の画像処理プログラムを記録していることを特徴とするコンピュータ読み取り可能な記録媒体。

Images