JP2009054103A - 複数のメモリカードを制御するホスト機器 - Google Patents
複数のメモリカードを制御するホスト機器 Download PDFInfo
- Publication number
- JP2009054103A JP2009054103A JP2007222684A JP2007222684A JP2009054103A JP 2009054103 A JP2009054103 A JP 2009054103A JP 2007222684 A JP2007222684 A JP 2007222684A JP 2007222684 A JP2007222684 A JP 2007222684A JP 2009054103 A JP2009054103 A JP 2009054103A
- Authority
- JP
- Japan
- Prior art keywords
- card
- slot
- host controller
- card slot
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【解決手段】ホストコントローラは、メモリカードに対する書き込み等のための準備処理等を複数の単位処理に分割して実行可能である。そして、メモリカード(カード1)に対して書き込み等を行っている期間に、新たなメモリカード(カード2)に対して、準備処理を1単位処理分実行する新カード準備分割処理P11,P12,P13を繰り返し実行する。これにより、カード2に対する準備処理に起因する書き込み等中断時間が分散され、1回あたりの書き込み等中断時間が削減される。
【選択図】図3
Description
図1は本発明の実施形態1に係るホスト機器の構成を示すブロック図である。図1において、ホスト機器10は、ホストコントローラ11と、メモリカードが挿入可能な2個のカードスロット12a,12bと、ホストコントローラ11とカードスロット12a,12bとの間に設けられたセレクタ13とを備えている。スロット切替手段としてのセレクタ13は、ホストコントローラ11の指示に従って、ホストコントローラからの信号線の接続先をカードスロット12a,12bの間で切り替えることによって、ホストコントローラ11の制御対象となるカードスロットを切り替える機能を有する。このホスト機器10は例えば、デジタルビデオカメラに相当し、撮影された録画データを、バッファメモリを介してメモリカード30a,30bに書き込む、といった動作を実行する。またここでは、メモリカード30a,30bはSDカードとする。
(1)カードへの書き込みレートは2MB/秒
(2)録画データのレートは1.5MB/秒
(3)カード初期化全体にかかる最大時間は2秒
(4)カード初期化中の最大データ転送サイズは512Byte
(5)FATの読み込みにかかる最大時間は3秒
(6)カードへのクロックは25MHz
(7)カードとの間のデータ転送のバス幅は4bit
(8)録画開始前に1つのカードのみFAT読み込みなども完了し、すぐにデータの書き込みを開始できる状態になっている。
(9)書き込み中のカードが満杯になるタイミングよりも充分な時間だけ前に別のカードスロットへカードが挿入される。
2秒+3秒=5秒 …(1)
1.5MB/秒×5秒=7.5MB …(2)
512Byte×8÷4bit÷25MHz=0.00004秒 …(3)
1.5MB/秒×0.00004秒=0.00006MB …(4)
1.5MB/秒×3秒=4.5MB …(5)
7.5MB−4.5MB=3MB …(6)
図4は本発明の実施形態2に係るホスト機器の構成を示すブロック図であり、図1と共通の構成要素には図1と同一の符号を付している。図4において、ホスト機器40は、ホストコントローラ41と、メモリカードが挿入可能な2個のカードスロット12a,12bと、ホストコントローラ41とカードスロット12a,12bとの間に設けられたCMDセレクタ43aおよびDATセレクタ43bとを備えている。制御用セレクタとしてのCMDセレクタ43aは、ホストコントローラ41からの制御信号線すなわちCMD線21の接続先を、カードスロット12a,12bの間で切り替える。データ転送用セレクタとしてのDATセレクタ43bは、ホストコントローラ41からのデータ転送信号線すなわちDAT線22の接続先を、カードスロット12a,12bの間で切り替える。CMDセレクタ43aおよびDATセレクタ43bによって、ホストコントローラ41の制御対象となるカードスロットを切り替える機能を有するスロット切替手段43が構成されている。このスロット切替手段43は、ホストコントローラ11の指示に従って、ホストコントローラ11からの信号線の接続先をカードスロット12a,12bの間で切り替える。実施形態1と同様に、ホスト機器40は例えば、デジタルビデオカメラに相当し、撮影された録画データを、バッファメモリを介してメモリカード30a,30bに書き込む、といった動作を実行する。またここでは、メモリカード30a,30bはSDカードとする。
2a,2b カードスロット
3a,3b メモリカード
10,40 ホスト機器
11,41 ホストコントローラ
12a,12b カードスロット
13 セレクタ(スロット切替手段)
21,21a,21b CMD線(制御信号線)
22,22a,22b DAT線(データ転送信号線)
23,53a,53b SEL線
24 CLK線
30a,30b メモリカード
43 スロット切替手段
43a CMDセレクタ(制御用セレクタ)
43b DATセレクタ(データ転送用セレクタ)
S103,S104,S105 新カード準備分割処理
S203,S204,S205 新カード準備分割処理
P11,P12,P13,P21,P22,P23 新カード準備分割処理
Claims (7)
- ホストコントローラと、
メモリカードが挿入可能な複数のカードスロットと、
前記ホストコントローラと前記複数のカードスロットとの間に設けられており、前記ホストコントローラの指示に従って前記ホストコントローラからの信号線の接続先を前記複数のカードスロットの間で切り替えることによって、制御対象となるカードスロットを切り替えるスロット切替手段とを備え、
前記ホストコントローラは、
前記カードスロットに挿入されたメモリカードに対する書き込みまたは読み出しのための準備処理を、複数の単位処理に分割して実行可能であり、かつ、
第1のカードスロットに挿入されたメモリカードに対して書き込みまたは読み出しを行っている期間に第2のカードスロットに新たなメモリカードが挿入された場合において、
前記スロット切替手段によって、制御対象を前記第1のカードスロットから前記第2のカードスロットに切り替えるステップ(a)と、
前記新たなメモリカードに対する前記準備処理を、1単位処理分、実行するステップ(b)と、
前記スロット切替手段によって、制御対象を前記第2のカードスロットから前記第1のカードスロットに切り替えるステップ(c)とを含む、新カード準備分割処理を、繰り返し実行する
ことを特徴とするホスト機器。 - 請求項1において、
前記スロット切替手段は、
前記ホストコントローラからの制御信号線の接続先を、前記複数のカードスロットの間で切り替える制御用セレクタと、
前記ホストコントローラからのデータ転送信号線の接続先を、前記複数のカードスロットの間で切り替えるデータ転送用セレクタとを備え、
前記制御用セレクタと前記データ転送用セレクタとは、互いに独立して切替動作が可能であるものであり、
前記ホストコントローラは、
実行する前記新カード準備分割処理において、ステップ(b)における単位処理が、データ転送を伴わないものであるとき、
ステップ(a)において、前記データ転送用セレクタによって、データ転送信号線の接続先を前記第1のカードスロットに維持しつつ、前記制御用セレクタによって、制御信号線の接続先を前記第1のカードスロットから前記第2のカードスロットに切り替え、
ステップ(c)において、前記制御用セレクタによって、制御信号線の接続先を前記第2のカードスロットから前記第1のカードスロットに切り替える
ことを特徴とするホスト機器。 - 請求項1において、
前記準備処理は、当該メモリカードの初期化処理を含む
ことを特徴とするホスト機器。 - 請求項1において、
前記準備処理を分割した各単位処理は、1つのコマンドを実行する処理である
ことを特徴とするホスト機器。 - 請求項1において、
前記ホストコントローラは、
前記第2のカードスロットに新たなメモリカードが挿入されたタイミングで、前記新カード準備分割処理の実行を開始する
ことを特徴とするホスト機器。 - 請求項1において、
前記ホストコントローラは、
前記第2のカードスロットに新たなメモリカードが挿入された後、前記第1のカードスロットのメモリカードの空き容量または未読み出し容量が所定値以下になったタイミングで、前記新カード準備分割処理の実行を開始する
ことを特徴とするホスト機器。 - デジタルビデオカメラである、請求項1記載のホスト機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222684A JP2009054103A (ja) | 2007-08-29 | 2007-08-29 | 複数のメモリカードを制御するホスト機器 |
US12/194,061 US7809877B2 (en) | 2007-08-29 | 2008-08-19 | Host apparatus for controlling memory cards which minimizes interruption of writing to memory cards |
CN2012101397828A CN102750251A (zh) | 2007-08-29 | 2008-08-29 | 存储卡写入或读出方法 |
CN2008102149405A CN101383933B (zh) | 2007-08-29 | 2008-08-29 | 控制多个存储卡的主机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222684A JP2009054103A (ja) | 2007-08-29 | 2007-08-29 | 複数のメモリカードを制御するホスト機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054103A true JP2009054103A (ja) | 2009-03-12 |
Family
ID=40409275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007222684A Pending JP2009054103A (ja) | 2007-08-29 | 2007-08-29 | 複数のメモリカードを制御するホスト機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7809877B2 (ja) |
JP (1) | JP2009054103A (ja) |
CN (2) | CN102750251A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217511A (ja) * | 2008-03-10 | 2009-09-24 | Canon Inc | 共有バス制御装置及びその制御方法 |
JP2014220803A (ja) * | 2013-04-09 | 2014-11-20 | 株式会社ユピテル | 画像記録装置、画像記録システム、及びプログラム |
WO2018084004A1 (ja) * | 2016-11-04 | 2018-05-11 | ソニー株式会社 | デバイス制御装置、デバイス装置、制御方法、プログラム、およびデバイス制御システム |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI353810B (en) * | 2008-09-17 | 2011-12-01 | Asustek Comp Inc | Motherboard |
CN102736859A (zh) * | 2011-04-08 | 2012-10-17 | 深圳富泰宏精密工业有限公司 | 双存储卡控制系统及方法 |
US20130042063A1 (en) * | 2011-08-08 | 2013-02-14 | Chi Mei Communication Systems, Inc. | System and method for controlling dual memory cards |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07191930A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | ディスク装置のインタフェース及びその制御方法 |
JPH09212600A (ja) * | 1996-01-31 | 1997-08-15 | Sharp Corp | Icカード挿抜検出制御装置 |
JP2006024217A (ja) * | 2004-07-07 | 2006-01-26 | Sychip Inc | 複数の機能デバイスで単一のホスト・コントローラを共有すること |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6901457B1 (en) * | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
KR100367588B1 (ko) * | 2000-01-24 | 2003-01-10 | 엘지전자 주식회사 | 디지털데이터 플레이어의 상대주소 할당 장치 및 방법 |
JP4649009B2 (ja) * | 2000-03-08 | 2011-03-09 | 株式会社東芝 | カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法 |
WO2001091493A1 (fr) * | 2000-05-18 | 2001-11-29 | Junqin Huang | Telephone portable multicarte et procede de commande multicarte |
US6820148B1 (en) * | 2000-08-17 | 2004-11-16 | Sandisk Corporation | Multiple removable non-volatile memory cards serially communicating with a host |
WO2003060722A1 (fr) | 2002-01-09 | 2003-07-24 | Renesas Technology Corp. | Système de mémoire et carte mémoire |
JP3953832B2 (ja) * | 2002-02-22 | 2007-08-08 | 株式会社村田製作所 | メディア媒体用インタフェースカード |
AU2003303995A1 (en) | 2003-03-12 | 2004-09-30 | Matsushita Electric Industrial Co., Ltd. | Camera recorder and data recording medium |
JP2004326434A (ja) * | 2003-04-24 | 2004-11-18 | Softbank Bb Corp | Pcカード及びpcカードの制御方法 |
US6990545B2 (en) * | 2003-04-28 | 2006-01-24 | International Business Machines Corporation | Non-disruptive, dynamic hot-plug and hot-remove of server nodes in an SMP |
US7209995B2 (en) * | 2003-12-09 | 2007-04-24 | Sandisk Corporation | Efficient connection between modules of removable electronic circuit cards |
US7069369B2 (en) * | 2004-02-12 | 2006-06-27 | Super Talent Electronics, Inc. | Extended-Secure-Digital interface using a second protocol for faster transfers |
US7587544B2 (en) * | 2006-09-26 | 2009-09-08 | Intel Corporation | Extending secure digital input output capability on a controller bus |
-
2007
- 2007-08-29 JP JP2007222684A patent/JP2009054103A/ja active Pending
-
2008
- 2008-08-19 US US12/194,061 patent/US7809877B2/en not_active Expired - Fee Related
- 2008-08-29 CN CN2012101397828A patent/CN102750251A/zh active Pending
- 2008-08-29 CN CN2008102149405A patent/CN101383933B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07191930A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | ディスク装置のインタフェース及びその制御方法 |
JPH09212600A (ja) * | 1996-01-31 | 1997-08-15 | Sharp Corp | Icカード挿抜検出制御装置 |
JP2006024217A (ja) * | 2004-07-07 | 2006-01-26 | Sychip Inc | 複数の機能デバイスで単一のホスト・コントローラを共有すること |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217511A (ja) * | 2008-03-10 | 2009-09-24 | Canon Inc | 共有バス制御装置及びその制御方法 |
JP2014220803A (ja) * | 2013-04-09 | 2014-11-20 | 株式会社ユピテル | 画像記録装置、画像記録システム、及びプログラム |
WO2018084004A1 (ja) * | 2016-11-04 | 2018-05-11 | ソニー株式会社 | デバイス制御装置、デバイス装置、制御方法、プログラム、およびデバイス制御システム |
Also Published As
Publication number | Publication date |
---|---|
US7809877B2 (en) | 2010-10-05 |
CN102750251A (zh) | 2012-10-24 |
CN101383933A (zh) | 2009-03-11 |
CN101383933B (zh) | 2012-05-30 |
US20090063742A1 (en) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009054103A (ja) | 複数のメモリカードを制御するホスト機器 | |
US8429374B2 (en) | System and method for read-while-write with NAND memory device | |
US20070297433A1 (en) | Method and apparatus for double buffering | |
JPH05173719A (ja) | データ記憶方法 | |
JP2010170295A (ja) | 記憶装置、記憶装置のデータ転送方法 | |
EP1576813B1 (en) | Video viewing system and method | |
US8386725B2 (en) | USB host controller and controlling method for USB host controller | |
TW502165B (en) | System and method for effectively utilizing a cache memory in an electronic device | |
US8285932B2 (en) | Mass storage system with improved usage of buffer capacity | |
US6571320B1 (en) | Cache memory for two-dimensional data fields | |
JP2010079730A (ja) | 情報処理装置、及びその制御方法 | |
JP4719167B2 (ja) | 半導体メモリ情報蓄積装置とその書き込み不良対策方法 | |
US8345760B2 (en) | Information processing apparatus and information processing method | |
JP4622871B2 (ja) | データ処理システム、アクセス制御方法、その装置およびそのプログラム | |
JP7368050B2 (ja) | 仮想テープ装置、制御方法、及びプログラム | |
JP2000132507A (ja) | Scsiプロトコルにおけるコマンド処理方法およびそれに用いる装置 | |
JPH06202894A (ja) | 共有メモリ制御回路 | |
JP4250170B2 (ja) | エンコード中に抽出画像を外部に送信するビデオエンコーダ | |
JP2005275907A (ja) | 電子機器および同機器の記憶媒体ユニット制御方法 | |
JP2008059155A (ja) | 情報処理装置及び情報処理方法 | |
JP2003256273A (ja) | フラッシュメモリアクセス回路及びフラッシュメモリアクセス方法 | |
KR100846406B1 (ko) | 인코드 중에 추출 화상을 외부에 송신하는 비디오 인코더 | |
JP2005092717A (ja) | 記憶システム、記憶システム制御方法、及びそのプログラム | |
JP2005169711A (ja) | シリアル記録装置 | |
JP2011180653A (ja) | データ転送装置およびデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100309 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |