JP2010079730A - 情報処理装置、及びその制御方法 - Google Patents

Abstract

【課題】複数の制御回路の間でデータ転送を行う際に、いずれの制御回路でデータ転送を実行するかをデータ転送の転送条件に基づいて適切に制御する情報処理装置及びその制御方法を提供する。
【解決手段】本情報処理装置は、第１制御回路と、第２制御回路とを備え、第１制御回路と第２制御回路との間で行われるデータ転送の要求を取得し、取得したデータ転送の転送条件を解析し、第１制御回路又は第２制御回路の何れでデータ転送を実行するかを選択する。
【選択図】図５

Description

本発明は、情報処理装置及びその制御方法に関するものである。

複合機等の画像形成装置は、コピーといった単独で処理できる機能と、ホストコンピュータ等のホスト装置から送られてくる画像データに基づいて画像を印刷する印刷機能とを有する。このような画像形成装置では、高機能化に対応するため、ＣＰＵとメモリからなる複数のユニットが備えられ、メモリのデータコピー等を利用して機能が実現されている。このデータコピーを高速に行うために、通常はＤＭＡコントローラが用いられている。

例えば、特許文献１には、ＤＭＡ転送において通信データを予め定められたバーストサイズに区切って送る技術が提案されている。具体的には、１回の転送が終了する毎に全てのＤＭＡ転送要求の優先順位が判定され、その順位の高いチャンネルに切り替えてＤＭＡ転送が行われている。この処理を繰り返すことにより、データ転送の効率を向上させている。

また、特許文献２には、画素データをメモリから画像圧縮装置に転送するＤＭＡ装置と、画像圧縮装置と、圧縮コードを画像圧縮装置からメモリに転送するＤＭＡ装置とを備えるシステムが提案されている。当該システムでは、複数のＤＭＡ装置及び圧縮装置のそれぞれが処理するデータ単位を固定させず、独立して制御することでメモリ利用効率の低下を防いでいる。

また、特許文献３には、画像形成装置での画像の生成方法として、画像をバンド単位で処理しＤＭＡ出力する際に、２つのＤＭＡコントローラを使用する技術が提案されている。具体的には、一方のＤＭＡコントローラを伸長画像の展開（メモリライト）動作に使用し、他方のＤＭＡコントローラをメモリ中に展開された画像の読み出し（メモリリード）動作に使用している。このように２つのＤＭＡコントローラを使用し、外部メモリに格納されたディスクリプタ情報を利用して、並行動作中の２つのＤＭＡコントローラをポーズビットなどで制御し、メモリの展開と読み出しが逆転することなく効率的に画像処理を実行している。
特開平０３−１３９７５１号公報 特開２００４−２０８０９４号公報 特開２００３−２８１０７８号公報

しかしながら、上記従来技術には以下に記載する問題がある。例えば、複数のＤＭＡコントローラを使用する方法が提案されているが、いずれも２つのＤＭＡコントローラが同じ転送性能を有することを前提に処理するものであり、接続や配置により転送性能が異なる場合は考慮されていない。複数のＤＭＡコントローラが動作する場合、転送元や転送先のメモリ種別、又は、転送経路や転送方向によって、各ＤＭＡコントローラのパフォーマンスが異なる場合がある。しかし、従来技術では、各ＤＭＡコントローラのパフォーマンスが同じパフォーマンスであることを前提としているため、最適なパフォーマンスでＤＭＡコントローラを使用できていない。

本発明は、上述の問題に鑑みて成されたものであり、複数の制御回路の間でデータ転送を行う際に、いずれの制御回路でデータ転送を実行するかをデータ転送の転送条件に基づいて適切に制御する情報処理装置及びその制御方法を提供することを目的とする。

本発明は、例えば、第１制御回路と、第２制御回路とを備える情報処理装置として実現できる。情報処理装置は、第１制御回路と第２制御回路との間で行われるデータ転送の要求を取得する取得手段と、取得手段が要求を取得したデータ転送の転送条件を解析する解析手段と、解析手段による解析結果に基づき、第１制御回路、又は、第２制御回路の何れで、第１制御回路と第２制御回路との間で行われるデータ転送を実行するかを選択する選択手段と、選択手段により第１制御回路が選択された場合は第１制御回路によりデータ転送を実行し、選択手段により第２制御回路が選択された場合は第２制御回路によりデータ転送を実行するよう制御する制御手段とを備えることを特徴とする。

本発明は、例えば、第１制御回路と、第２制御回路とを備える情報処理装置の制御方法として実現できる。制御方法は、第１制御回路と第２制御回路との間で行われるデータ転送の要求を取得する取得ステップと、取得ステップにより取得されたデータ転送の転送条件を解析する解析ステップと、解析ステップによる解析結果に基づき、第１制御回路、又は、第２制御回路の何れで、第１制御回路と第２制御回路との間で行われるデータ転送を実行するかを選択する選択ステップと、選択ステップにて第１制御回路が選択された場合は第１制御回路によりデータ転送を実行し、選択ステップにて第２制御回路が選択された場合は第２制御回路によりデータ転送を実行するよう制御する制御ステップとを実行することを特徴とする。

本発明は、複数の制御回路の間でデータ転送を行う際に、いずれの制御回路でデータ転送を実行するかをデータ転送の転送条件に基づいて適切に制御する情報処理装置及びその制御方法を提供できる。

以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念及び下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。

＜画像形成装置の構成＞
以下では、図１乃至図６を参照して、本発明の実施形態について説明する。図１は、本実施形態に係る画像形成装置の構成例を示す図である。以下では、情報処理装置として、複合機等の画像形成装置１００を例に説明する。

画像形成装置１００は、イーサネット(登録商標)等のＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）４００を介して、外部装置であるホストコンピュータ３、４に接続されている。また、画像形成装置１００は、リーダ部２、プリンタ部６、操作部７、ハードディスクドライブ（ＨＤＤ）８、ＦＡＸ部９０、及び、制御部１１０を備える。

リーダ部２は、画像データの読取処理を行う。プリンタ部６は、画像データの出力処理を行う。操作部７は、画像データの入出力操作を行うキーボード、及び画像データや各種機能の表示などを行う液晶パネルを備えるユーザインタフェースである。ＨＤＤ８は、制御プログラムや画像データ等が予め書き込まれている。ＦＡＸ部９０は、ファクシミリの入出力処理を行う。制御部１１０は、上述の各構成要素に接続され、当該構成要素を制御する単一の電子部品から構成されている。

また、リーダ部２は、原稿用紙を搬送する原稿給紙ユニット１０と、原稿画像を光学的に読み取って電気信号としての画像データに変換するスキャナユニット１１とを備える。プリンタ部６は、記録用紙を収容する複数段の給紙カセットを備えた給紙ユニット１２と、画像データを記録用紙に転写、定着するマーキングユニット１３と、印字された記録用紙にソート処理やステイプル処理を施して、外部に排出する排紙ユニット１４とを備える。

＜制御部の構成＞
次に、図２を参照して、制御部１１０の構成について説明する。図２は、本実施形態に係る画像形成装置の制御部の構成を示すブロック図である。

制御部１１０は、一般的な情報処理を司るメインボード（第１制御回路）２２００と、画像形成処理を司るサブボード（第２制御回路）２２２０とを備える。メインボード２２００とサブボード２２２０を１つのボードとして構成することが可能であることは言うまでも無いが、説明を簡潔にするため、ここでは、メインボード２２００とサブボード２２２０の２つから構成される場合を例に挙げて説明する。

メインボード２２００には、起動プログラムが格納された不揮発性メモリであるブートロム２２０１、起動プログラム及び他のプログラムを実行する演算装置であるＣＰＵ２２０２、プログラムやデータを一時的に格納する揮発性メモリ２２１３、及び、メモリを制御するメモリコントローラ２２１２が実装される。その他に、サブボード２２２０との接続を司るバスコントローラ２２０４、ハードディスク装置を制御するディスクコントローラ２２０５等も実装される。

また、ディスクコントローラ２２０５には、接続デバイスへのアクセス可否を切り替えるポートスイッチ２２０６を介してポートセレクタ２２０７が接続されている。ポートセレクタ２２０７には、フラッシュディスク２２０８及びハードディスクドライブ２２０９が接続され、ポートセレクタ２２０７により選択される何れかが、ディスクコントローラ２２０５から制御可能となる。なお、本発明でディスクコントローラ２２０５、ポートスイッチ２２０６及びポートセレクタ２２０７は、別々のモジュールとして記載しているが、これらの一部又は全部を１つのモジュールとして実装することが可能であることはいうまでもない。また、メインボード２２００とサブボード２２２０とをバスで接続するためにバスブリッジ２２１４が実装され、メインボード２２００とサブボード２２２０との間でデータを転送するためのＤＭＡコントローラ２２１５（第１のＤＭＡコントローラ）が実装される。

一方、サブボード２２２０には、起動プログラムが格納された不揮発性メモリであるブートロム２２２１、起動プログラムや他のプログラムを実行する演算装置であるＣＰＵ２２２２、プログラムやデータを一時的に格納する揮発性メモリ２２４２、及び、メモリを制御するメモリコントローラ２２４０が実装される。さらに、サブボード２２２０には、メインボード２２００との接続を司るバスコントローラ２２２５、画像形成処理を高速に実行するイメージプロセッサ２２２４、デバイスを制御するデバイスコントローラ２２２６も実装されている。デバイスコントローラ２２２６は、接続されたファクスエンジン２２２７、プリントエンジン２２２８、スキャンエンジン２２２９等の画像形成デバイスの制御や画像形成処理を実行する。また、メインボード２２００とサブボード２２２０との間でデータを転送するためのＤＭＡコントローラ２２４１（第２のＤＭＡコントローラ）が実装される。

＜ＤＭＡコントローラ＞
次に、図３Ａ及び図３Ｂを参照して、各ＤＭＡコントローラ２２１５、２２４１の転送性能について説明する。図３Ａは、本実施形態に係るＤＭＡコントローラ２２１５の転送性能を示す図である。図３Ｂは、本実施形態に係るＤＭＡコントローラ２２４１の転送性能を示す図である。図３Ａにおけるメインメモリ領域１とは、メインボード２２００上のメモリコントローラ２２１２からアクセスされるＤＲＡＭ２２１３上の領域をいう。また、サブメモリ領域２−１、２−２とは、サブボード２２２０上のメモリコントローラ２２４０からアクセスされるＤＲＡＭ２２４２上の領域をいう。サブメモリ領域２−１と、サブメモリ領域２−２とはＤＲＡＭ２２４２上の領域であるが、互いに転送性能が異なる場合がある。

図３Ａに示すように、ＤＭＡコントローラ２２１５によるメインメモリ領域１とサブメモリ領域２−１とのデータ転送では、どちらが転送されるデータのコピー元になるかによって転送性能の１つとしての転送速度が異なる。また、ＤＭＡコントローラ２２１５は、転送されるデータのコピー先がサブメモリ領域２−２となるデータ転送を行うことができない。これはサブボード２２２０上のバスコントローラ２２２５がサブメモリ領域２−２をバス空間上に定義することができないためである。したがって、メインボード２２００上にあるＤＭＡコントローラ２２１５からサブメモリ領域２−２にはアクセスすることができない。

図３Ｂに示すように、ＤＭＡコントローラ２２４１を用いたメインメモリ領域１とサブメモリ領域２−１とのデータ転送では、どちらが転送されるデータのコピー元になるかによって転送速度が異なる。また、サブメモリ領域２−２はサブボード２２２０上にあり、ＤＭＡコントローラ２２４１からは内部バスによってアクセスできる。そのため、ＤＭＡコントローラ２２４１は、メインメモリ領域１とサブメモリ領域２−１との間でデータの転送を実行できる。しかし、この場合も同様に、どちらがコピー元になるかによって転送速度が異なる。

また、メインボード２２００及びサブボード２２２０は、それぞれ図３Ａ及び図３Ｂに示すような異なる転送条件ごとに各ＤＭＡコントローラのデータ転送性能を定義したテーブルをメモリに予め記憶してもよい。この場合、各ボードは、データ転送の転送条件に従ってデータ転送性能が最も高いＤＭＡコントローラを選択することで、データ転送処理をより最適なパフォーマンスで実行することができる。

なお、図３は、コピー元のデータが記憶された物理メモリが接続されるボードが備えるＤＭＡコントローラが選択されるテーブルである。しかし、図３に示すのとは異なるテーブルでも実施は可能であり、例えば、コピー元のデータが記憶された物理メモリが接続されるボードとは異なるボードが備えるＤＭＡコントローラが選択されるテーブルであっても良い。

＜データ転送処理＞
次に、図４Ａ及び図４Ｂを参照して、本実施形態におけるデータ転送処理について説明する。図４Ａ及び図４Ｂは、本実施形態に係るデータ転送を模式的に示す図である。図４Ａは、メインメモリ領域１のデータをサブメモリ領域２−１にコピーする際のデータ転送の仕組みを示す図である。一方、図４Ｂは、サブメモリ領域２−１のデータをメインメモリ領域１にコピーする際のデータ転送の仕組みを示す図である。また、これらのコピー動作には、まず転送元の領域からデータを読み出すリード動作と、読み出したデータを転送先の領域に書き込むライト動作とが含まれる。

通常、リード動作では、まずリードトランザクション４０１、４０４を発行し、その応答４０２、４０５及びリードデータを受け取る。一方、ライト動作では、基本的にはコマンドの応答を待つことなくデータを送る４０３、４０６。このように、リード動作では、ライト動作と比較してコマンドのやり取りが増えるため時間がかかる。

したがって、ＤＭＡ転送の際は、リードデータ、即ち、コピー元データまでのバス速度が速いほどＤＭＡ転送自体も速くなる。図４Ａと図４Ｂとでは転送対象となるメモリ領域は同じだが、図４Ｂではユニットを跨ぐ距離の遠いメモリにリードアクセスするために時間が掛かり、図４Ｂよりも図４Ａの方が単位時間あたりに転送されるデータ量は多くなる。

このように、各ＤＭＡコントローラ２２１５、２２４１では、データ転送条件（例えば、転送元の領域や転送先の領域）によってパフォーマンス（転送性能）が異なる。本実施形態に係る画像形成装置１００は、各処理ごとに、最適なパフォーマンスを得ることができるＤＭＡコントローラを選択し、それ使用してメインボード２２００とサブボード２２２０との間のデータ転送を実行する。

＜制御フロー＞
次に、図５及び図６を参照して、本実施形態に係るデータ転送処理の制御フローについて説明する。ここでは、データ転送処理の一例として、メモリコピーを例に説明する。図５は、本実施形態に係るメインボード上のＣＰＵ２２０２におけるデータ転送処理を制御する制御手順を示すフローチャートである。以下で説明する処理は、主にメインボード２２００のＣＰＵ２２０２によって統括的に制御される。

ステップＳ５０１において、ＣＰＵ２２０２は、メインボード２２００上で動作しているアプリケーションからメモリコピーの要求を取得する。メモリコピーの要求を取得すると、ステップＳ５０２において、ＣＰＵ２２０２は、データ転送元のメモリ領域がメインボード２２００上のメモリか否かを判定する。該当する場合はステップＳ５０３に進み、該当しない場合はステップＳ５１０に進む。

ステップＳ５０３において、ＣＰＵ２２０２は、ＤＭＡコントローラ２２１５がデータ転送先であるサブボード２２２０のメモリへのアクセス権を有するか否かを判定する。該当する場合はステップＳ５０４に進み、該当しない場合はステップＳ５１０に進む。

ステップＳ５０２及びＳ５０３において、ＣＰＵ２２０２は、取得したデータ転送の転送条件を解析する解析手段として機能する。ここで、転送条件とは、例えば、データ転送に用いられるデータを格納するメモリが何れのボードに設けられているか、及び、当該データの転送先であるメモリが何れのボードに設けられているかの条件を示す。また、ＣＰＵ２２０２は、後述するステップＳ５０４及びＳ５１０において、上述の解析結果に基づき、ＤＭＡコントローラ２２１５及びＤＭＡコントローラ２２４１の何れでデータ転送を制御するかを選択する選択手段として機能する。

ステップＳ５０４において、ＣＰＵ２２０２は、ＤＭＡコントローラ２２１５を起動する。続いて、ステップＳ５０５において、ＣＰＵ２２０２は、ＤＭＡコントローラ２２１５によってメインボード２２００上の揮発性メモリ２２１３からサブボード２２２０上の揮発性メモリ２２４２へＤＭＡ転送を実行させる。

一方、ステップＳ５０２又はＳ５０３で該当しない場合、ステップＳ５１０において、ＣＰＵ２２０２は、サブボード２２２０上のＣＰＵ２２２２に対して、ＣＰＵ間通信を行い、ＣＰＵ２２２２に対してメモリコピーを要求する。続いて、ステップＳ５１１において、ＣＰＵ２２２２は、ＤＭＡコントローラ２２４１を起動する。さらに、ステップＳ５１２において、ＣＰＵ２２２２は、ＤＭＡコントローラ２２４１によってサブボード２２２０上の揮発性メモリ２２４２からメインボード２２００上の揮発性メモリ２２１３へＤＭＡ転送を実行させる。

図６は、本実施形態に係るメインボード上のＣＰＵ２２２２におけるデータ転送処理を制御する制御手順を示すフローチャートである。以下で説明する処理は、主にサブボード２２２０のＣＰＵ２２２２によって統括的に制御される。

ステップＳ６０１において、ＣＰＵ２２２２は、サブボード２２２０上で動作しているアプリケーションからメモリコピーの要求を取得する。メモリコピーの要求を取得すると、ステップＳ６０２において、ＣＰＵ２２２２は、データ転送元のメモリ領域がサブボード２２２０上のメモリか否かを判定する。該当する場合はステップＳ６０３に進み、該当しない場合はステップＳ６１０に進む。

ステップＳ６０２において、ＣＰＵ２２２２は、取得したデータ転送の転送条件を解析する解析手段として機能する。ここで、転送条件とは、例えば、データ転送に用いられるデータを格納するメモリが何れのボードに設けられているか、及び、当該データの転送先であるメモリが何れのボードに設けられているかの条件を示す。また、ＣＰＵ２２２２は、後述するステップＳ６０３及びＳ６１０において、上述の解析結果に基づき、ＤＭＡコントローラ２２１５及びＤＭＡコントローラ２２４１の何れでデータ転送を制御するかを選択する選択手段として機能する。

ステップＳ６０３において、ＣＰＵ２２２２は、ＤＭＡコントローラ２２４１を起動する。続いて、ステップＳ６０４において。ＣＰＵ２２２２は、ＤＭＡコントローラ２２４１によって、サブボード２２２０上の揮発性メモリ２２４２からメインボード上の揮発性メモリ２２１３へＤＭＡ転送を実行させる。

一方、ステップＳ６０２で該当しない場合、ステップＳ６１０において、ＣＰＵ２２２２は、ＣＰＵ間通信を行い、ＣＰＵ２２０２に対してメモリコピーを要求する。続いて、ステップＳ６１１において、ＣＰＵ２２０２は、ＤＭＡコントローラ２２１５を起動する。さらに、ステップＳ６１２において、ＣＰＵ２２０２は、ＤＭＡコントローラ２２１５によって、メインボード２２００上の揮発性メモリ２２１３からサブボード２２２０上の揮発性メモリ２２４２へＤＭＡ転送を実行させる。

以上説明したように、本実施形態に係る情報処理装置は、複数の制御回路を備え、当該複数の制御回路の間でデータ転送の要求が発生した場合に、当該データ転送の転送条件を解析し、解析結果に基づいてデータ転送を制御するＤＭＡコントローラを選択する。これにより、本情報処理装置は、データ転送の転送条件ごとに、最適なパフォーマンスを得ることができるＤＭＡコントローラを選択することができ、複数の基板を有する場合の性能を十分に得ることができる。

なお、本発明は上記実施形態に限らず様々な変形が可能である。例えば、各基板は、転送条件ごとに異なる各ＤＭＡコントローラの性能を定義したテーブルを予め記憶してもよい。この場合、データ転送が発生すると、データ転送性能が最も高いＤＭＡコントローラを上記テーブルから検索することで容易に最適なパフォーマンスを有するＤＭＡコントローラを選択することができる。

本実施形態に係る画像形成装置の構成例を示す図である。 本実施形態に係る画像形成装置の制御部の構成を示すブロック図である。 本実施形態に係るＤＭＡコントローラ２２１５の転送性能を示す図である。 本実施形態に係るＤＭＡコントローラ２２４１の転送性能を示す図である。 本実施形態に係るデータ転送を模式的に示す図である。 本実施形態に係るデータ転送を模式的に示す図である。 本実施形態に係るメインボード上のＣＰＵ２２０２におけるデータ転送処理を制御する制御手順を示すフローチャートである。 本実施形態に係るメインボード上のＣＰＵ２２２２におけるデータ転送処理を制御する制御手順を示すフローチャートである。

符号の説明

２：リーダ部
３，４：ホストコンピュータ
６：プリンタ部
７：操作部
８：ＨＤＤ
１０：原稿給紙ユニット
１１：スキャナユニット
１２：給紙ユニット
１３：マーキングユニット
１４：排紙ユニット
９０：ＦＡＸ部
１１０：制御部
１００：画像形成装置
４００：ＬＡＮ

Claims (7)

1. 第１制御回路と、第２制御回路とを備える情報処理装置であって、
   前記第１制御回路と前記第２制御回路との間で行われるデータ転送の要求を取得する取得手段と、
   前記取得手段が要求を取得したデータ転送の転送条件を解析する解析手段と、
   前記解析手段による解析結果に基づき、前記第１制御回路、又は、前記第２制御回路の何れで、前記第１制御回路と前記第２制御回路との間で行われるデータ転送を実行するかを選択する選択手段と、
   前記選択手段により前記第１制御回路が選択された場合は該第１制御回路によりデータ転送を実行し、前記選択手段により前記第２制御回路が選択された場合は該第２制御回路によりデータ転送を実行するよう制御する制御手段と
   を備えることを特徴とする情報処理装置。
2. 前記解析手段は、
   データ転送に用いられるデータを格納するメモリが前記第１制御回路又は前記第２制御回路の何れに設けられているか、及び、該データの転送先であるメモリが前記第１制御回路又は前記第２制御回路の何れに設けられているかを解析することを特徴とする請求項１に記載の情報処理装置。
3. 前記選択手段は、
   転送するデータが前記第１制御回路が備えるメモリに格納されたデータであって、かつ、前記第１制御回路が転送先の前記第２制御回路が備えるメモリに対してアクセス権を有する場合に、前記第１制御回路を選択し、
   転送するデータが前記第１制御回路が備えるメモリに格納されたデータであって、かつ、前記第１制御回路が転送先の前記第２制御回路が備えるメモリに対してアクセス権を有していない場合、又は、転送するデータが前記第２制御回路が備えるメモリに格納されたデータである場合に、前記第２制御回路を選択することを特徴とする請求項１又は２に記載の情報処理装置。
4. 前記選択手段は、
   転送するデータが前記第１制御回路が備えるメモリに格納されたデータである場合に、前記第１制御回路を選択し、
   転送するデータが前記第２制御回路が備えるメモリに格納されたデータである場合に、前記第２制御回路を選択することを特徴とする請求項１又は２に記載の情報処理装置。
5. 前記第１制御回路及び前記第２制御回路は、
   異なる前記転送条件ごとに各制御回路のデータ転送性能を定義したテーブルを記憶する記憶手段をさらに備え、
   前記選択手段は、前記解析手段により解析された
   前記転送条件に基づいて該転送条件による前記データ転送性能が高い制御回路を、前記データ転送を実行する回路として選択することを特徴とする請求項１又は２に記載の情報処理装置。
6. 前記第１制御回路は、前記第１制御回路と前記第２制御回路との間でデータをＤＭＡ転送するための第１のＤＭＡコントローラを有し、
   前記第２制御回路は、前記第１制御回路と前記第２制御回路との間でデータをＤＭＡ転送するための第２のＤＭＡコントローラを有し、
   前記制御手段は、前記選択手段により選択された制御回路が有するＤＭＡコントローラによりデータ転送を制御することを特徴とする請求項１乃至５のいずれか１項に記載の情報処理装置。
7. 第１制御回路と、第２制御回路とを備える情報処理装置の制御方法であって、
   前記第１制御回路と前記第２制御回路との間で行われるデータ転送の要求を取得する取得ステップと、
   前記取得ステップにより取得されたデータ転送の転送条件を解析する解析ステップと、
   前記解析ステップによる解析結果に基づき、前記第１制御回路、又は、前記第２制御回路の何れで、前記第１制御回路と前記第２制御回路との間で行われるデータ転送を実行するかを選択する選択ステップと、
   前記選択ステップにて前記第１制御回路が選択された場合は該第１制御回路によりデータ転送を実行し、前記選択ステップにて前記第２制御回路が選択された場合は該第２制御回路によりデータ転送を実行するよう制御する制御ステップと
   を実行することを特徴とする情報処理装置の制御方法。

Images