CN101383933B - 控制多个存储卡的主机 - Google Patents
控制多个存储卡的主机 Download PDFInfo
- Publication number
- CN101383933B CN101383933B CN2008102149405A CN200810214940A CN101383933B CN 101383933 B CN101383933 B CN 101383933B CN 2008102149405 A CN2008102149405 A CN 2008102149405A CN 200810214940 A CN200810214940 A CN 200810214940A CN 101383933 B CN101383933 B CN 101383933B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- card
- card slot
- slot
- console controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
主机控制器,可以将为了对存储卡的写入等的准备处理等分割为多个单位处理执行。并且,在对存储卡(卡1)进行写入等期间,对新的存储卡(卡2),重复执行用来执行准备处理中的1单位处理的新卡准备分割处理P11、P12、P13。由此,由对卡(2)的准备处理引起的写入等中断时间被分散,每1次的写入等中断时间被削减。从而能够在由单个的主机控制器控制多个卡插槽的主机中,削减存储卡切换过程中的写入等中断时需要的数据暂存用缓冲存储器。
Description
技术领域
本发明,涉及在具有多个卡插槽的主机中,由单个主机控制器控制多个存储卡的技术。
背景技术
近年,随着存储卡(以下,酌情简称为“卡”)的大容量化,出现了可以将高画质的录像数据直接存储到存储卡中的数字摄像机等,在存储卡之间连续地进行大量数据发送接收的机器。在这样的机器中,例如存储卡被录像数据占满后,在手动换上其他存储卡期间,存在不能保存数据,也不能录像等不便。尤其是在监视照相机等,要求录像的连续性,片刻中断不允许有的机器中,将录像的数据不中断地写入存储卡保存成为必须的功能。对此,能够简单地通过大量准备暂时保存录像数据的缓冲存储器来应对,但另一方面,在成本方面成为大的问题。
对于这个问题,可以在机器中安装多个卡插槽。由此,可以在对一个插槽存储卡进行写入期间,对其他插槽进行换卡。即,由于至少某个插槽中处于插入存储卡的状态,总是确保录像数据的写入目的地。
但是,通常,由于控制对存储卡的命令发行等的主机控制器,只能操作1个插槽,在机器中安装多个卡插槽时,需要准备与插槽相同数量的主机控制器,1个主机控制器专用来控制1个插槽的构成。但是,安装多个这样主机控制器,除了主机控制器自身的成本之外,导致芯片的面积的增加,在成本方面成为大的问题。
为了解决这个问题,专利文献1所示的主机具备由单个主机控制器操作多个卡插槽的机构。具体的说,设置切换主机控制器的连接目的地插槽的选择器,通过在适当的时刻,操作选择器切换插槽,不必更换各插槽中插入的多个存储卡就可以同时使用。由此,由于不必安装多个主机控制器就能够控制多个插槽,即使存储卡装满时,也可以向事先插入到其他插槽中的存储卡连续地写入。
专利文献1:特开2006—24217号公报。
发明内容
但是,在上述以往技术中,存在如下问题。
一般来说,存储卡插入插槽后并不能马上使用,作为初始化存储卡的处理,根据规定的顺序将多个初始化用命令向存储卡发出的处理是需要的,并且在进行文件分配表(FAT)的读入处理等后,可以向存储卡写入数据。因此,存储卡装满后,在开始对其他存储卡的写入之前进行的卡初始化和FAT读入之间,写入被中断。
即使不是写入之前,而是在现在使用中的存储卡被装满之前初始化接着使用的存储卡时,在上述以往技术中,由于不能同时存取多个存储卡,不能同时处理对存储卡的写入和新的存储卡的初始化,写入被中断。读出时也一样,需要中断。
即,在上述以往技术中,不能避免更换存储卡期间的写入中断,新的存储卡变为可以写入之前期间的写入中断无法避免。并且,为SD(SecureDigital)卡时,卡的初始化需要的时间约为1秒钟,如果与FAT的读入处理加在一起,至少需要3秒钟时间才能变为可以写入。因此,必须准备可以存储3秒钟的数据的大容量的缓冲存储器。
鉴于上述问题,本发明的目的在于,与以往相比与,削减在由单个的主机控制器控制多个卡插槽的主机中,存储卡切换时的,写入或者读出中断时使用的数据暂存用缓冲存储器。
本发明,作为主机,具备:主机控制器;多个能够插入存储卡的卡插槽;插槽切换机构,其设置在上述主机控制器和上述多个卡插槽之间,根据上述主机控制器的指示,在上述多个卡插槽之间切换来自上述主机控制器的信号线的连接目的地,由此来切换成为控制对象的卡插槽,上述主机控制器,能够将为了对插入在上述卡插槽中的存储卡进行写入或者读出的准备处理,分割为多个单位处理执行,并且,在对插入在第1卡插槽中的存储卡进行写入或者读出期间,在第2卡插槽中插入了新的存储卡时,反复执行包含以下步骤的新卡准备分割处理:由上述插槽切换机构,将控制对象从上述第1卡插槽切换到上述第2卡插槽的步骤(a);执行对上述新的存储卡的上述准备处理中的一个单位处理的步骤(b);和由上述插槽切换机构,将控制对象从上述第2卡插槽切换到上述第1卡插槽的步骤(c)。
通过本发明,主机控制器,可以将为了对存储卡的写入或者读出的准备处理分割为多个单位处理执行。并且,在对存储卡进行写入或者读出期间,对新的存储卡,执行准备处理中的1单位处理的新卡准备分割处理,能够反复执行。因此,对存储卡的写入或者读出,和对新的存储卡的1单位处理的准备处理,交互进行。由此,通过分散由对新的存储卡的准备处理引起的写入或者读出中断时间,由于每1次的写入或者读出中断时间被削减,与以往相比能够大幅度地削减存储卡切换时的,用于写入或者读出中断时的数据存储用缓冲存储器。
另外,在上述本发明中的主机中,上述插槽切换机构,具备:控制用选择器,其在上述多个卡插槽之间切换来自上述主机控制器的控制信号线的连接目的地;和数据转送用选择器,其在上述多个卡插槽之间切换来自上述主机控制器的数据转送信号线的连接目的地,上述控制用选择器和上述数据转送用选择器,能够相互独立地进行切换动作,上述主机控制器,在要执行的上述新卡准备分割处理中,步骤(b)中的单位处理,没有伴随数据转送时,在步骤(a)中,一边由上述数据转送用选择器,将数据转送信号线的连接目的地维持为上述第1卡插槽,一边由上述控制用选择器,将控制信号线的连接目的地从上述第1卡插槽切换到上述第2卡插槽,在步骤(c)中,由上述控制用选择器,将控制信号线的连接目的地从上述第2卡插槽切换到上述第1卡插槽。
通过该发明,在插槽切换机构中,切换控制信号线的连接目的地的控制用选择器,和切换数据转送信号线的连接目的地的数据转送用选择器,可以相互独立地进行切换动作。并且,在新卡准备分割处理中,执行的单位处理没有伴随数据转送时,不切换数据转送信号线的连接目的地,只有控制信号线的连接目的地被切换。由此,在执行没有伴随数据转送的单位处理期间中,可以继续对存储卡进行写入或者读出,能够削减写入或者读出的中断时间,能够大幅度地提高存取效率。
通过本发明,由于由对新的存储卡的准备处理引起的写入或者读出中断时间被分散,每1次的写入或者读出中断时间被削减,与以往相比能够大幅度地削减存储卡切换时的,用于写入或者读出中断时的数据存储用缓冲存储器。
另外,通过本发明,在执行没有伴随数据转送的单位处理的期间中,可以继续对存储卡的写入或者读出,能够削减写入或者读出的中断时间,存取效率大幅度提高。
附图说明
图1是表示本发明实施方式1中的主机构成的图。
图2是表示本发明实施方式1中的卡切换前后主机控制器处理的流程图。
图3是概念性表示本发明实施方式1中的卡切换前后动作的时序图。
图4是表示本发明实施方式2中的主机构成的图。
图5是表示本发明实施方式2中的卡切换前后的主机控制器处理的流程图。
图6是概念性表示本发明实施方式2中的卡切换前后动作的时序图。
图7是相当于本发明中的主机的数字摄像机的外观图。
图8是表示以往的卡切换前后动作的时序图。
图中:
1—数字摄像机
2a、2b—卡插槽
3a、3b—存储卡
10、40—主机
11、41—主机控制器
12a、12b—卡插槽
13—选择器(插槽切换机构)
21、21a、21b—CMD线(控制信号线)
22、22a、22b—DAT线(数据转送信号线)
23、53a、53b—SEL线
24—CLK线
30a、30b—存储卡
43—插槽切换机构
43a—CMD选择器(控制用选择器)
43b—DAT选择器(数据转送用选择器)
S103、S104、S105—新卡准备分割处理
S203、S204、S205—新卡准备分割处理
P11、P12、P13、P21、P22、P23—新卡准备分割处理
具体实施方式
以下,一边参照附图,一边对本具体实施方式进行说明。
(实施方式1)
图1是表示本发明实施方式1中的主机构成的框图。在图1中,主机10,具备:主机控制器11;2个可以插入存储卡的卡插槽12a、12b;和,设置在主机控制器11和卡插槽12a、12b之间的选择器13。作为插槽切换机构的选择器13,具有根据主机控制器11的指示,通过在卡插槽12a、12b之间切换来自主机控制器的信号线的连接目的地,切换成为主机控制器11控制对象的卡插槽的功能。该主机10例如,相当于数字摄像机,执行通过缓冲存储器将拍摄的录像数据写入存储卡30a、30b中这样的动作。另外,这里的存储卡30a、30b为SD卡。
主机控制器11和选择器13,由作为卡控制用信号线的CMD线21,作为数据转送用信号线的DAT线22,和作为选择器控制用信号线的SEL线23连接。选择器13和卡插槽12a,由CMD线21a和DAT线22a连接,选择器13和卡插槽12b,由CMD线21b和DAT线22b连接。另外,作为时钟信号线的CLK线24,直接连接在主机控制器11和卡插槽12a、12b之间。
主机控制器11,能够通过操作SEL线23的信号,将CMD线21的连接目的地切换到CMD线21a和CMD线21b的某个上。此时,选择器13,对DAT线22的连接目的地,在DAT线22a和DAT线22b之间进行切换,以使CMD线21和DAT线22总是连接在相同的卡插槽中。
另外,存储卡30a被插入卡插槽12a中时,CMD线21a,DAT线22a和CLK线24的全部信号线连接在存储卡30a对应的针脚上。同样,存储卡30b插入卡插槽12b时,CMD线21b,DAT线22b和CLK线24的全部信号线被连接在存储卡30b对应的针脚上。
并且,假设检查存储卡的有无,与SEL线23的状态无关,总是在各卡插槽中独立地进行。例如,主机控制器11构成为:存储卡被插入卡插槽中时要进行中断。或者,主机控制器11,通过轮询检测向卡插槽的存储卡的插入。
对于如上构成的主机10,以下,参照图2的流程图,对其动作进行说明。这里,假设在对作为第1卡插槽的卡插槽12a中插入的存储卡30a(卡1)进行录像数据的写入期间,作为第2卡插槽的卡插槽12b中插入新的存储卡30b(卡2)的情况。并且对在该情况中,由于写入,卡1被装满,开始对卡2的写入之前的主机控制器11的动作进行说明。
并且,主机控制器11,可以采取将用于对插入卡插槽中的存储卡进行写入的准备处理,分割为多个单位处理执行。其中,准备处理,是作为存储卡的初始化处理的,另外,分割的各单位处理,作为命令单位的处理。另外在图2中,步骤S103、S104和S105,相当于新卡准备分割处理。
(S101)对卡1发出写命令,写入录像数据。并且,该阶段中缓冲存储器中存储的录像数据全部写入卡1。
(S102)是否插入卡2,以及插入后的情况,检查初始化是否结束。未插入或者未初始化的情况,实施步骤S106。
(S103)在步骤S102中,卡2的初始化没有结束时,通过变更SEL线23的信号,操作选择器13,将信号线的连接目的地切换到卡插槽12b上。即,主机控制器11,通过选择器13,将控制对象从卡插槽12a切换到卡插槽12b。
(S104)对卡2,参照之前发出的初始化命令等卡初始化状态之后,发出1个适当的初始化命令。并且,该期间对卡1的写入被中断。
(S105)通过变更SEL线23的信号操作选择器13,将信号线的连接目的地切换到卡插槽12a。即,主机控制器11,通过选择器13将控制对象从卡插槽12b切换到卡插槽12a。
(S106)检查卡1是否装满。还有空余时,返回步骤S101继续写入。
(S107)在步骤S106中,卡1被装满时,通过变更SEL线23的信号,操作选择器13,将信号线的连接目的地切换到卡插槽12b。
(S108)卡2的检查初始化是否结束。并且,没有插入卡2时,停止处理。
(S109)在步骤S108中,卡2的初始化没有结束时,结束卡2的初始化处理。
(S110)在步骤S109执行后,或者,在步骤S108中卡2的初始化结束时,对卡2发出写命令,写入录像数据。并且实际上,在写入之前需要进行FAT的读入处理等。
并且,为SD卡时,对于作为1个初始化命令的ACMD41,通常在等待解除来自卡的BUSY解除期间,在连接了信号线的状态下,重复发出ACMD41。但是在本实施方式中,发出ACMD41(S104)后,进行将连接切换到卡插槽12a中(S105),并将连接再次返回到卡插槽12b中(S103),发出ACMD41(S104),这样的动作。
图3是概念性表示上述本实施方式中的动作的时序图。如图3所示,在卡1的写入过程中,对卡2,重复执行由图2的步骤S103、S104和S105构成的新卡准备分割处理P11、P12、P13。由此,分散伴随卡初始化的写入中断时间,能够削减每一次的写入中断时间。
因此,在下述前提条件下,研究通过使用本实施方式的方法,可以削减缓冲存储器的大小。并且,存储卡假设为SD卡。
<前提条件>
(1)对卡的写入速率为2MB/秒
(2)录像数据的速率为1.5MB/秒
(3)卡初始化整体需要的最大时间为2秒
(4)卡初始化中的最大数据转送大小为512Byte
(5)FAT读入需要的最大时间为3秒
(6)对卡的时钟频率为25MHz
(7)卡之间的数据转送总线宽度为4bit
(8)在录像开始前只有1个卡FAT读入等结束,变为能够马上开始数据写入的状态。
(9)在写入中的卡变为装满的时刻之前充分的时间前,将卡插入到其他卡插槽。
首先,计算在以往的情况中,需要的缓冲存储器大小。如图8所示,在卡1装满后,开始向卡2写入之前的卡切换时,需要卡初始化处理。并且,其后通常进行FAT的读入处理。根据前提条件(3)、(5),这些处理需要的最大时间,根据下式为5秒。
2秒+3秒=5秒…(1)
另外,录像数据的速率根据前提条件(2)为1.5MB/秒,5秒钟生成的数据,根据下式为7.5MB。
1.5MB/秒×5秒=7.5MB…(2)
通常,作为缓冲存储器,由于需要准备可以对应即使要求最大时间的情况的大小,在以往的主机中,需要的缓冲存储器大小为7.5MB。
下面,计算在本实施方式中需要的缓冲存储器的大小。在本实施方式中,如图3所示,由于在对卡1进行写入期间,1个命令一个命令地并行卡2的初始化处理,即使卡装满后的卡切换时以外产生写入中断,需要使用缓冲存储器。写入中断时间只产生1个卡初始化命令,根据前提条件(4)、(6)、(7),最大中断时间,根据下式为0.00004秒。
512Byte×8÷4bit÷25MHz=0.00004秒…(3)
录像数据的速率根据前提条件(2)为1.5MB/秒,0.00004秒钟生成的数据根据下式为0.00006MB。
1.5MB/秒×0.00004秒=0.00006MB…(4)
另外,在卡1被装满后,开始向卡2的写入之前的卡切换时,只需要FAT的读入处理。根据前提条件(5),该处理需要的最大时间为3秒。录像数据的速率根据前提条件(2)为1.5MB/秒,3秒钟生成的数据由下式变为4.5MB。
1.5MB/秒×3秒=4.5MB…(5)
作为缓冲存储器,由于需要准备以上任意一个大的一方的大小,根据式(4)、(5),需要的缓冲存储器的大小为4.5MB。
如以上,通过使用本实施方式的方法,需要的缓冲存储器的大小从7.5MB变为4.5MB,被削减的缓冲存储器的大小根据下式为3MB。
7.5MB—4.5MB=3MB…(6)
如上通过本实施方式,主机控制器11,可以将对存储卡的写入初始化处理,分割为命令单位的处理执行。并且,在对存储卡进行写入期间,重复进行对新的存储卡执行1个命令的初始化处理的新卡准备分割处理。因此,对存储卡的写入,和对新的存储卡的1命令的初始化处理,依次进行。由此,由于由对新的存储卡的初始化处理引起的写入中断时间被分散,能够削减每1次的写入中断时间,与以往相比能够大幅度削减,存储卡切换时用于写入中断时的数据存储用缓冲存储器。
(实施方式2)
图4是表示本发明实施方式2中的主机构成的框图,与图1通用的构成要素赋予与图1相同的符号。在图4中,主机40,具备:主机控制器41;2个可以插入存储卡的卡插槽12a、12b;和,设置在主机控制器41和卡插槽12a、12b之间的CMD选择器43a以及DAT选择器43b。作为控制用选择器的CMD选择器43a,在卡插槽12a、12b之间切换来自主机控制器41的控制信号线即CMD线21的连接目的地。作为数据转送用选择器的DAT选择器43b,在卡插槽12a、12b之间切换来自主机控制器41的数据转送信号线即DAT线22的连接目的地。由CMD选择器43a和DAT选择器43b,构成具有切换成为主机控制器41控制对象的卡插槽功能的插槽切换机构43。该插槽切换机构43,根据主机控制器11的指示,在卡插槽12a、12b之间切换来自主机控制器11的信号线的连接目的地。与实施方式1一样,主机40例如,相当于数字摄像机,执行将拍摄的录像数据,通过缓冲存储器写入存储卡30a、30b这样的动作。另外这里假设存储卡30a、30b为SD卡。
主机控制器41和CMD选择器43a,由CMD线21,和作为选择器控制用信号线的SEL线53a连接。并且CMD选择器43a和卡插槽12a,由CMD线21a连接,CMD选择器43a和卡插槽12b,由CMD线21b连接。同样,主机控制器41和DAT选择器43b,由DAT线22,和作为选择器控制用信号线的SEL线53b连接。并且DAT选择器43b和卡插槽12a,由DAT线22a连接,DAT选择器43b和卡插槽12b,由DAT线22b连接。另外,CLK线24直接连接在主机控制器41和卡插槽12a、12b之间。
主机控制器41,通过操作SEL线53a的信号,能够将CMD线21的连接目的地切换到CMD线21a和CMD线21b中的任一个上。另外,主机控制器41,能够通过操作SEL线53b的信号,将DAT线22连接目的地切换到DAT线22a和DAT线22b中的某一个上。并且,SEL线53a的信号操作和SEL线53b的信号操作分别在独立的时刻进行。
另外,存储卡30a被插入卡插槽12a中时,CMD线21a,DAT线22a和CLK线24的全部信号线被连接在存储卡30a对应的针脚上。同样,在存储卡30b插入卡插槽12b中时,CMD线21b,DAT线22b和CLK线24的全部信号线被连接到存储卡30b对应的针脚上。
并且,与实施方式1一样,假设检测存储卡的有无,与SEL线的状态无关,总是在各卡插槽中独立地进行。
对于如上构成的主机40,以下,参照图5的流程图,对其动作进行说明。这里,假设在对作为第1卡插槽的卡插槽12a中插入的存储卡30a(卡1)进行录像数据的写入期间,在作为第2卡插槽的卡插槽12b中插入新的存储卡30b(卡2)的情况。并且对在这种情况中,由于写入卡1被装满,开始对卡2的写入之前的主机控制器41的动作进行说明。
并且,与实施方式1一样,假设主机控制器41,可以将用于对插入卡插槽的存储卡的写入的准备处理,分割为多个单位处理执行。其中,准备处理,作为存储卡的初始化处理,另外,分割后的各单位处理,是作为命令单位的处理的。另外在图5中,步骤S203、S204和S205,相当于新卡准备分割处理。
图5所示的动作,基本上,与图2所示的动作一样。不同点在于,在执行的新卡准备分割处理中,步骤S204中的单位处理是没有伴随数据转送的情况时(在这里,为发出的命令,不使用DAT线时),在步骤S203中,不切换DAT线22的连接目的地,只将CMD线21的连接目的地从卡插槽12a切换到卡插槽12b这点上。
(S201)对卡1发出写命令,写入录像数据。并且,在该阶段中暂存在缓冲存储器中的录像数据全部写入到卡1中。
(S202)在是否插入卡2,和插入了的情况下,检查初始化是否结束。未插入或者未初始化的情况,实施步骤S206。
(S203)在步骤S202中卡2的初始化没有结束时,通过变更SEL线53a的信号,操作CMD选择器43a,将CMD线21的连接目的地切换到卡插槽12b。此时,在步骤S204中,发出的初始化命令,为不使用DAT线的命令时,保持DAT线22的连接目的地维持在卡插槽12a中的状态。另一方面,在步骤S204中发出的初始化命令为使用DAT线的命令时,并且,也通过变更SEL线53b的信号,操作DAT选择器43b,将DAT线22的连接目的地切换到卡插槽12b。
(S204)对卡2,参照之前发出的初始化命令等卡初始化状态,并发出1个适当的初始化命令。并且,在发出的初始化命令为不使用DAT线的命令时,该期间对卡1的写入不被中断,继续进行。另一方面,发出的初始化命令为使用DAT线的命令时,这期间,对卡1的写入被中断。
(S205)通过变更SEL线53a的信号,操作CMD选择器43a,将CMD线21的连接目的地切换到卡插槽12a中。但是,在步骤S203中,DAT线22的连接目的地也切换到卡插槽12b时,进一步通过变更SEL线53b的信号,操作DAT选择器43b,DAT线22的连接目的地也切换到卡插槽12a中。
(S206)检查卡1是否装满。还有空余时,返回步骤S201,继续进行写入。
(S207)在步骤S206中,卡1装满时,操作SEL线53a、53b,将信号线的连接目的地切换到卡插槽12b。
(S208)卡2的检查初始化是否结束。并且,如果没有插入卡2时,停止处理。
(S209)在步骤S208中卡2的初始化没有结束时,结束卡2的初始化处理。
(S210)步骤S209执行后,或者,在步骤S208中卡2的初始化结束时,对卡2发出写命令,写入录像数据。并且实际上,在向卡写入之前需要进行FAT读入处理等。
图6是概念性表示上述本实施方式中的动作的时序图。如图6所示,在对卡1写入的过程中,可以对卡2,重复执行图5的步骤S203、S204和S205构成的新卡准备分割处理P21、P22、P23。并且,新卡准备分割处理P21、P22中,由于步骤S204中的单位处理为没有伴随数据转送的,不进行DAT线的切换,因此,该期间,对卡1的写入不被中断,继续进行。即,通过本实施方式,可以与对卡1的写入处理中的数据转送同时,执行进行没有伴随数据转送的单位处理的新卡准备分割处理,能够削减写入中断时间。
因此,在实施方式1中所示的前提条件下,研究通过使用本实施方式2的方法,可以削减的缓冲存储器的大小。在本实施方式中,如图6所示,与实施方式1相同,对卡1进行写入期间,1个命令1个命令地并行进行卡2的初始化处理的1命令,可以削减的缓冲存储器的大小,与实施方式1相同。即,通过使用本实施方式的方法,能够将需要的缓冲存储器的大小削减3MB。本实施方式与实施方式1的不同点在于,初始化用命令中对于不使用DAT线的命令,能够与写入同时执行,提高存取效率方面。
如上所述,通过本发明,在插槽切换机构40中,切换CMD线的连接目的地的CMD选择器43a,和切换DAT线的连接目的地的DAT选择器43b,可以相互独立地进行切换动作。并且,新卡准备分割处理中,执行的单位处理没有伴随数据转送时,不切换DAT线的连接目的地,只切换CMD线的连接目的地。由此,在执行没有伴随数据转送的命令期间,由于可以继续对存储卡的写入,能够削减写入中断时间,能够大幅度地提高存取效率。
图7是相当于本发明中的主机的数字摄像机一个例子的外观图。图7的数字摄像机1具备2个卡插槽2a、2b,录像数据能够存储到卡插槽2a、2b中插入的存储卡3a、3b中。
并且,在上述实施方式1、2中,作为分割为多个单位处理执行的准备处理,只将卡的初始化处理作为对象,对于FAT的读入等其他处理,也可以一样进行分割处理。由此,能够进一步缩短写入中断时间,能够削减缓冲存储器的大小。
另外,在上述实施方式1、2中,各单位处理中设定执行1个命令,但本发明并不局限于此,例如,在各单位处理,也可以执行多个命令。
另外,在上述实施方式1、2中,对各卡插槽的时钟线是通用的,不必切换的构成,也可以和CMD线和DAT线一样,可以由选择器进行切换,在非连接卡中也可以变为不提供时钟的方式。但是此时,对于SD卡的ACMD41,在卡2的BUSY解除等待过程中切换到卡1期间,不向卡2提供时钟,不实施卡内部的初始化处理。因此,在初始化结束之前需要时间。
另外,在上述实施方式1和2中,存储卡为SD卡的情况进行了说明,但本发明并不局限于此,例如,对于CF卡(Compact Flash),SM卡(SmartMedia),存储棒,xD图像卡等其他存储卡也能够得到一样的效果。
另外,在上述实施方式1和2中,假设是在插入新的存储卡的时刻,开始执行新卡准备分割处理的,但在本发明中,开始执行新卡准备分割处理的时刻,并不局限于此。如果是在进行写入的存储卡被装满之前充分时间前的时刻,可以在任意时刻实施。例如,也可以在插入新的存储卡后,在进行写入的存储卡的空余容量变为规定值以下的时刻,开始执行新卡准备分割处理。
另外,在上述实施方式2中,不中断对存储卡的写入进行的处理,只将卡初始化作为对象,对于获得卡状态的命令CMD13等不使用DAT线等全部命令,通过同样的方法能够与写入同时实施。
另外,在上述实施方式1和2中,是以由机器生成的数据向存储卡中写入的情况为对象,对于读出存储卡内数据在机器中使用的情况,也可以应用一样的方法。即,主机控制器,可以将用于对插入卡插槽的存储卡进行读出的准备处理,分割为多个单位处理执行。并且,在进行从存储卡读出期间,插入新的存储卡时中,插槽切换,重复执行进行1单位处理的准备处理的执行和插槽切换的新卡准备分割处理。由此,能够分散读出中断时间,可以削减读出中断中使用的数据预读用缓冲存储器的大小。这对于例如,不必中断存储卡内的动画数据,在主机上重现的情况有用。
另外此时,开始执行新卡准备分割处理的时刻,也可以是插入新的存储卡的时刻。或者,如果是进行读出的存储卡的未读出容量完成之前充分的时间前的时刻,可以在任意时刻实施。例如,也可以插入新的存储卡后,进行读出的存储卡的未读出容量变为规定值以下的时刻,开始执行新卡准备分割处理。
另外,在上述实施方式1和2中,对卡插槽的个数为2个的情况进行了说明,对于卡插槽为3个以上的情况,本发明也一样可以实施。
本发明,可以全面广泛应用于由单个主机控制器控制多个存储卡的主机,尤其是,对将动画等大容量数据存储到卡中的机器有用。
Claims (7)
1.一种主机,其特征在于,具备:
主机控制器;
多个能够插入存储卡的卡插槽;
插槽切换机构,其设置在上述主机控制器和上述多个卡插槽之间,根据上述主机控制器的指示,在上述多个卡插槽之间切换来自上述主机控制器的信号线的连接目的地,由此来切换成为控制对象的卡插槽,
上述主机控制器,
能够将为了对插入在上述卡插槽中的存储卡进行写入或者读出的准备处理,分割为多个单位处理执行,并且,
在对插入在第1卡插槽中的存储卡进行写入或者读出期间,在第2卡插槽中插入了新的存储卡时,
反复执行包含以下步骤的新卡准备分割处理,直至当对上述新的存储卡的上述准备处理结束时或者对插入上述第1插槽中的存储卡进行的写入或读出结束时中在先的某一时刻出现:
由上述插槽切换机构,将控制对象从上述第1卡插槽切换到上述第2卡插槽的步骤(a);
执行对上述新的存储卡的上述准备处理中的一个单位处理的步骤(b);和
由上述插槽切换机构,将控制对象从上述第2卡插槽切换到上述第1卡插槽的步骤(c)。
2.根据权利要求1所述的主机,其特征在于,
上述插槽切换机构具备:
控制用选择器,其在上述多个卡插槽之间切换来自上述主机控制器的控制信号线的连接目的地;和
数据转送用选择器,其在上述多个卡插槽之间切换来自上述主机控制器的数据转送信号线的连接目的地,
上述控制用选择器和上述数据转送用选择器,能够相互独立地进行切换动作,
上述主机控制器,
在要执行的上述新卡准备分割处理中,步骤(b)中的单位处理,没有伴随数据转送时,
在步骤(a)中,一边由上述数据转送用选择器,将数据转送信号线的连接目的地维持为上述第1卡插槽,一边由上述控制用选择器,将控制信号线的连接目的地从上述第1卡插槽切换到上述第2卡插槽,
在步骤(c)中,由上述控制用选择器,将控制信号线的连接目的地从上述第2卡插槽切换到上述第1卡插槽。
3.根据权利要求1所述的主机,其特征在于,
上述准备处理包含该存储卡的初始化处理。
4.根据权利要求1所述的主机,其特征在于,
分割上述准备处理后的各单位处理,是执行1条命令的处理。
5.根据权利要求1所述的主机,其特征在于,
上述主机控制器,
在上述第2卡插槽中插入了新的存储卡的时刻,开始执行上述新卡准备分割处理。
6.根据权利要求1所述的主机,其特征在于,
上述主机控制器,
在上述第2卡插槽中插入了新的存储卡后,上述第1卡插槽的存储卡空余容量或者未读出容量变为规定值以下的时刻,开始执行上述新卡准备分割处理。
7.根据权利要求1所述的主机,其特征在于,该主机是数字摄像机。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222684A JP2009054103A (ja) | 2007-08-29 | 2007-08-29 | 複数のメモリカードを制御するホスト機器 |
JP2007222684 | 2007-08-29 | ||
JP2007-222684 | 2007-08-29 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101397828A Division CN102750251A (zh) | 2007-08-29 | 2008-08-29 | 存储卡写入或读出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101383933A CN101383933A (zh) | 2009-03-11 |
CN101383933B true CN101383933B (zh) | 2012-05-30 |
Family
ID=40409275
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101397828A Pending CN102750251A (zh) | 2007-08-29 | 2008-08-29 | 存储卡写入或读出方法 |
CN2008102149405A Expired - Fee Related CN101383933B (zh) | 2007-08-29 | 2008-08-29 | 控制多个存储卡的主机 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101397828A Pending CN102750251A (zh) | 2007-08-29 | 2008-08-29 | 存储卡写入或读出方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7809877B2 (zh) |
JP (1) | JP2009054103A (zh) |
CN (2) | CN102750251A (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5166922B2 (ja) * | 2008-03-10 | 2013-03-21 | キヤノン株式会社 | 共有バス制御装置及びその制御方法 |
TWI353810B (en) * | 2008-09-17 | 2011-12-01 | Asustek Comp Inc | Motherboard |
CN102736859A (zh) * | 2011-04-08 | 2012-10-17 | 深圳富泰宏精密工业有限公司 | 双存储卡控制系统及方法 |
US20130042063A1 (en) * | 2011-08-08 | 2013-02-14 | Chi Mei Communication Systems, Inc. | System and method for controlling dual memory cards |
JP6355234B2 (ja) * | 2013-04-09 | 2018-07-11 | 株式会社ユピテル | 画像記録装置、画像記録システム、及びプログラム |
JPWO2018084004A1 (ja) * | 2016-11-04 | 2019-09-19 | ソニー株式会社 | デバイス制御装置、デバイス装置、制御方法、プログラム、およびデバイス制御システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1369179A (zh) * | 2000-05-18 | 2002-09-11 | 黄俊钦 | 多卡式手机及多卡控制方法 |
US6820148B1 (en) * | 2000-08-17 | 2004-11-16 | Sandisk Corporation | Multiple removable non-volatile memory cards serially communicating with a host |
CN1777857A (zh) * | 2003-04-24 | 2006-05-24 | 索福帮Bb股份有限公司 | Pc卡及pc卡的控制方法 |
US7069369B2 (en) * | 2004-02-12 | 2006-06-27 | Super Talent Electronics, Inc. | Extended-Secure-Digital interface using a second protocol for faster transfers |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2723022B2 (ja) * | 1993-12-27 | 1998-03-09 | 日本電気株式会社 | ディスク装置のインタフェース及びその制御方法 |
JPH09212600A (ja) * | 1996-01-31 | 1997-08-15 | Sharp Corp | Icカード挿抜検出制御装置 |
US6901457B1 (en) * | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
KR100367588B1 (ko) * | 2000-01-24 | 2003-01-10 | 엘지전자 주식회사 | 디지털데이터 플레이어의 상대주소 할당 장치 및 방법 |
JP4649009B2 (ja) * | 2000-03-08 | 2011-03-09 | 株式会社東芝 | カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法 |
JP4061272B2 (ja) * | 2002-01-09 | 2008-03-12 | 株式会社ルネサステクノロジ | メモリシステム及びメモリカード |
JP3953832B2 (ja) * | 2002-02-22 | 2007-08-08 | 株式会社村田製作所 | メディア媒体用インタフェースカード |
US20060209196A1 (en) * | 2003-03-12 | 2006-09-21 | Takeshi Ohtsuka | Camera recorder and data recording medium |
US6990545B2 (en) * | 2003-04-28 | 2006-01-24 | International Business Machines Corporation | Non-disruptive, dynamic hot-plug and hot-remove of server nodes in an SMP |
US7209995B2 (en) * | 2003-12-09 | 2007-04-24 | Sandisk Corporation | Efficient connection between modules of removable electronic circuit cards |
US7269669B2 (en) * | 2004-07-07 | 2007-09-11 | Sychip Inc | Sharing single host controller with multiple functional devices |
US7587544B2 (en) * | 2006-09-26 | 2009-09-08 | Intel Corporation | Extending secure digital input output capability on a controller bus |
-
2007
- 2007-08-29 JP JP2007222684A patent/JP2009054103A/ja active Pending
-
2008
- 2008-08-19 US US12/194,061 patent/US7809877B2/en not_active Expired - Fee Related
- 2008-08-29 CN CN2012101397828A patent/CN102750251A/zh active Pending
- 2008-08-29 CN CN2008102149405A patent/CN101383933B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1369179A (zh) * | 2000-05-18 | 2002-09-11 | 黄俊钦 | 多卡式手机及多卡控制方法 |
US6820148B1 (en) * | 2000-08-17 | 2004-11-16 | Sandisk Corporation | Multiple removable non-volatile memory cards serially communicating with a host |
CN1777857A (zh) * | 2003-04-24 | 2006-05-24 | 索福帮Bb股份有限公司 | Pc卡及pc卡的控制方法 |
US7069369B2 (en) * | 2004-02-12 | 2006-06-27 | Super Talent Electronics, Inc. | Extended-Secure-Digital interface using a second protocol for faster transfers |
Also Published As
Publication number | Publication date |
---|---|
JP2009054103A (ja) | 2009-03-12 |
US20090063742A1 (en) | 2009-03-05 |
US7809877B2 (en) | 2010-10-05 |
CN101383933A (zh) | 2009-03-11 |
CN102750251A (zh) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101383933B (zh) | 控制多个存储卡的主机 | |
CN100458963C (zh) | 把同步数据写入磁带 | |
US4442485A (en) | Dynamically buffered data transfer system for large capacity data source | |
CN100445975C (zh) | 数据传输控制装置、图像处理装置和数据传输控制方法 | |
CN103229136B (zh) | 磁盘阵列刷盘方法及磁盘阵列刷盘装置 | |
KR19990072760A (ko) | 패킷식별자필터회로및선입선출회로 | |
EP3951581A1 (en) | Data storage apparatus and method, and readable storage medium | |
US10018990B2 (en) | Numerical controller including DNC operation unit | |
CN101123092A (zh) | 用于磁带装置的控制设备、控制方法和计算机产品 | |
CN109145397B (zh) | 一种支持并行流水访问的外存仲裁系统 | |
CN102714047A (zh) | 控制数据写入的装置及方法 | |
CN101557489B (zh) | 视频服务器及文件管理方法 | |
CN100527067C (zh) | 外接存储器系统及方法 | |
CN101271729A (zh) | 内容数据存储装置及其控制方法 | |
CA2269847C (en) | System for supplying information to terminal device | |
JPH0487760A (ja) | Dncシステムにおける加工プログラムの転送方法 | |
JPH01121933A (ja) | マイクロコントローラ | |
CN1347228A (zh) | 用于不同装置间快速数据转移的方法及设备 | |
CN102323876A (zh) | 储存卡多任务系统 | |
JP2016168281A (ja) | 制御装置、制御装置の制御方法、制御プログラムおよび記録媒体 | |
JPS5955528A (ja) | デ−タ転送方式 | |
CN101354680A (zh) | 系统参数在flash中的存储方法 | |
KR20040056077A (ko) | 실시간 데이터 고속 수집 및 저장방법 | |
JP2003248618A (ja) | 情報保存装置及び情報保存方法 | |
JPS63250731A (ja) | 印字システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20151103 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co., Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20200829 |