JP4250170B2

JP4250170B2 - エンコード中に抽出画像を外部に送信するビデオエンコーダ

Info

Publication number: JP4250170B2
Application number: JP2005517361A
Authority: JP
Inventors: 哲高橋
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2004-01-30
Filing date: 2004-01-30
Publication date: 2009-04-08
Anticipated expiration: 2024-01-30
Also published as: EP1711010B1; CN1902924A; EP1711010A1; US20060222082A1; EP1711010A4; US7577197B2; WO2005074272A1; DE602004030045D1; CN100562086C; JPWO2005074272A1

Description

本発明は、一般にビデオデータをリアルタイムでエンコードするビデオエンコーダに関し、詳しくはビデオデータの画像抽出機能を備えたビデオエンコーダに関する。

ハードディスクレコーダ等の機器においては、入力されたアナログＮＴＳＣビデオ信号をＭＰＥＧエンコードして、エンコードされたビデオデータをハードディスク等に録画する。
具体的には、入力されたアナログＮＴＳＣビデオ信号を、まずＮＴＳＣデコーダでＩＴＵ−Ｒ６５６形式に変換し、変換後のビデオデータをＭＰＥＧ２エンコーダに供給する。供給されたビデオデータは、ＭＰＥＧ２エンコーダ内のフレームシンクロナイザを介して、ＭＰＥＧ２エンコーダ外部に設けられるフレームメモリに書き込まれる。この際フレームメモリには複数（例えば３つ）のバンクを設け、書き込み先のバンクを順番に指定することにより、時間的に最も古いデータが格納されているバンクに新規のデータを上書きする。
また入力されたアナログオーディオ信号については、オーディオＡＤＣ（アナログ・デジタル・コンバータ）でＩ２Ｓ形式に変換し、変換後のオーディオデータをＭＰＥＧ２エンコーダへ供給する。
フレームメモリの複数のバンクに書き込まれたフレームデータのうちで最古のバンクのフレームデータが、ＭＰＥＧ２エンコーダによりフレームメモリから読み出される。読み出されたフレームデータは、ＭＰＥＧ２エンコーダ内のフレームシンクロナイザを介してＭＰＥＧ２ビデオエンコードユニットに転送され、ＭＰＥＧ２ビデオＭＰ＠ＭＬ形式へとエンコードされる。またオーディオデータはＭＰＥＧ１オーディオレイヤー２形式のデータにエンコードされる。こうして得られたビデオストリーム及びオーディオストリームは、ＭＰＥＧ２エンコーダ内のシステムマルチプレクサによりＭＰＥＧ２ＰＳ形式へと多重化されて、８ビットの専用ポートから多重化されたストリームとしてＭＰＥＧ２エンコーダ外部に出力される。
ＭＰＥＧ２エンコーダから出力されたストリームは、ＩＤＥ−Ｉ／Ｆを介してハードディスクに記録される。
上記のようにして、テレビ番組や映画等のビデオコンテンツがそれぞれのファイルとしてハードディスクに格納される。ハードディスクレコーダ等の機器においては、これらのファイルを管理するために、サイズの小さな所謂サムネイル画像を用いる場合がある。例えば各ビデオコンテンツに対応するファイルの一覧をユーザに表示するときに、サムネイル画像をファイルに対応させて表示することで、ユーザは容易にファイル内容を特定することが可能になる。
サムネイル画像は、例えばＩＴＵ−Ｒ６５６形式のビデオデータの有効画像領域である７２０×４８０画素の画像データを、３６０×２４０画素に間引くことにより生成される。ハードディスクレコーダ等に内蔵されるマイクロコンピュータが、このようなサムネイル画像をファイル情報の管理目的のために作成し、ＲＡＭ等のメモリに格納することになる。
サムネイル画像作成のためには、例えばＮＴＳＣデコーダからのビデオ出力データから一枚の画像を抜き出して、マイクロコンピュータに転送する必要がある。この場合、ＮＴＳＣデコーダからのビデオ出力データから一枚の画像を抜き出すための専用の回路を設ける必要があり、システムのコストアップに繋がってしまう。
またフレームメモリからＭＰＥＧ２エンコーダにより一枚の画像を抜き出すことも考えられるが、そのためには専用の機能を新たに設ける必要がある。またフレームメモリに３つのバンクを設けた場合には、通常のエンコード処理のために３つのバンクに対して順次書き込み・読み出し動作が行われている中で、そのうちの１つのバンクからサムネイル画像作成用の画像をエンコード処理とは別に読み出す必要がある。ＮＴＳＣビデオデータは１フレームあたり３３ｍｓであり、サムネイル用に読み出そうするバンクは、残り２つのバンクに書き込みが行われる６６ｍｓの間に読み出してしまわないと上書きされてしまう。従って、サムネイル用の画像を読み出す処理を優先的に実行する必要が生じ、特別な制御が要求されてしまうと共にエンコード動作に影響が生じることになる。
以上を鑑みて本発明は、エンコード動作に影響を与えることなくビデオデータから画像データを抜き出してマイクロコンピュータに転送することが可能なＭＰＥＧエンコーダを提供することを目的とする。

ビデオエンコーダは、所定の順番で繰り返し選択される複数のメモリバンクに外部から供給されたビデオデータを一時的に格納し、所定の順番で繰り返し選択される複数のメモリバンクからビデオデータを順次読み出すフレームシンクロナイザと、フレームシンクロナイザが読み出したビデオデータをエンコードするエンコードユニットと、複数のメモリバンクのうちの１つのメモリバンクを複数のメモリバンクとは別のメモリバンクと切り替えるバンク切り替え処理を実行する制御ユニットを含むことを特徴とする。
上記ビデオエンコーダでは、複数のメモリバンクのうちの１つのメモリバンクを複数のメモリバンクとは別のメモリバンクと切り替えるバンク切り替え処理を実行することで、切り替えられた１つのメモリバンクのフレームデータを上書きすることなく保持しておくことが可能になる。従って、保持された画像データをその後のデータ送信処理により転送する際には、エンコード処理に影響を与えないように都合のよいタイミングでデータ送信処理を実行し、また必要に応じて小さなデータ転送単位で複数回に分けてデータ送信処理を実行すればよい。これにより、エンコード動作に影響を与えることなくビデオデータから画像データを抜き出して外部に転送することが可能となる。

図１は、本発明が適用されるハードディスクレコーダの構成を示すブロック図である。
図２は、本発明によるＭＰＥＧ２エンコーダの構成を示すブロック図である。
図３は、本発明によるサムネイルデータの確保及び送信処理を示すフローチャートである。
図４は、ハードディスクレコーダの状態遷移図である。
図５は、バンク切り替え処理を説明するための図である。
図６は、バンク切り替え処理を説明するための図である。
図７Ａ及び図７Ｂは、それぞれエンコード処理及びサムネイルデータ送信処理の実行状態を示す図である。
図８は、本発明が適用されるハードディスクレコーダの別の構成例を示すブロック図である。

以下に本発明の実施例を添付の図面を用いて詳細に説明する。
図１は、本発明が適用されるハードディスクレコーダの構成を示すブロック図である。なお本発明を適用するのはハードディスクレコーダに限らず例えばＤＶＤレコーダでもよく、リアルタイムに供給されるアナログビデオ信号又はデジタルビデオデータをエンコードして記録する装置一般に適用することができる。
図１のハードディスクレコーダは、ＭＰＥＧ２エンコーダ１０、ＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃＲａｎｄｏｍＭｅｍｏｒｙ）等で構成されるフレームメモリ１１、マイクロコンピュータ１２、ＲＡＭ１３、ＲＯＭ１４、ＮＴＳＣデコーダ１５、オーディオＡＤＣ１６、ＩＤＥ−Ｉ／Ｆ１７、ハードディスクドライブ（ＨＤＤ）１８、ＭＰＥＧ２デコーダ１９、ビデオアンプ２０、及びオーディオＤＡＣ２１を含む。ＭＰＥＧ２エンコーダ１０、マイクロコンピュータ１２、ＲＡＭ１３、ＲＯＭ１４、ＩＤＥ−Ｉ／Ｆ１７、及びＭＰＥＧ２デコーダ１９は、パラレルバスであるバス２２を介して互いに接続される。
図２は、本発明によるＭＰＥＧ２エンコーダ１０の構成を示すブロック図である。図２のＭＰＥＧ２エンコーダ１０は、ＳＤＲＡＭコントローラ３１、フレームシンクロナイザ３２、ＭＰＥＧ２ビデオエンコードユニット３３、システムマルチプレクサ３４、ホストＩ／Ｆ３５、及びＣＰＵ３６を含む。ホストＩ／Ｆ３５は、パラレルバスであるバス２２（図１）を介してマイクロコンピュータ１２に接続される。後述するように別の実施形態においては、ホストＩ／Ｆ３５は、シリアルＩ／Ｆ（シリアルインターフェース）を介してマイクロコンピュータ１２に接続されてもよい。なお図２においては、本発明の構成に直接に関係の無いオーディオデータ処理関連のユニットは省略されている。
記録時には、入力されたアナログＮＴＳＣビデオ信号を、まずＮＴＳＣデコーダ１５でＩＴＵ−Ｒ６５６形式に変換し、変換後のビデオデータをＭＰＥＧ２エンコーダ１０に供給する。供給されたビデオデータは、ＭＰＥＧ２エンコーダ１０内のフレームシンクロナイザ３２及びＳＤＲＡＭコントローラ３１を介して、ＭＰＥＧ２エンコーダ外部に設けられるフレームメモリ１１に書き込まれる。この際フレームメモリ１１には複数（例えば３つ）のバンクを設け、書き込み先のバンクを順番に指定することにより、時間的に最も古いデータが格納されているバンクに新規のデータを上書きする。
また入力されたアナログオーディオ信号については、オーディオＡＤＣ１６でＩ２Ｓ形式に変換し、変換後のオーディオデータをＭＰＥＧ２エンコーダ１０へ供給する。
フレームメモリ１１の複数のバンクに書き込まれたフレームデータのうちで最古のバンクのフレームデータが、ＭＰＥＧ２エンコーダ１０によりフレームメモリ１１から読み出される。読み出されたフレームデータは、ＭＰＥＧ２エンコーダ１０内のＳＤＲＡＭコントローラ３１及びフレームシンクロナイザ３２を介してＭＰＥＧ２ビデオエンコードユニット３３に転送され、ＭＰＥＧ２ビデオＭＰ＠ＭＬ形式へとエンコードされる。またオーディオデータはＭＰＥＧ１オーディオレイヤー２形式のデータにエンコードされる。こうして得られたビデオストリーム及びオーディオストリームは、ＭＰＥＧ２エンコーダ１０内のシステムマルチプレクサ３４によりＭＰＥＧ２ＰＳ形式へと多重化されて、８ビットの専用ポートから多重化されたストリームとしてＭＰＥＧ２エンコーダ１０外部に出力される。
上記の処理においては、マイクロコンピュータ１２が、ホストＩ／Ｆ３５を介してエンコード開始コマンドや停止コマンド等を供給することで、ＭＰＥＧ２エンコーダ１０の動作を制御する。またフレームメモリ１１に複数のバンクを設けることにより、ビデオ信号入力のフレームレートとＭＰＥＧ２ビデオエンコードユニット３３によるエンコード処理のフレームレートとが同期していなくても、フレームシンクロナイザ３２によってフレームレートの差を吸収することが可能となっている。
ＭＰＥＧ２エンコーダ１０から出力されたストリームは、ＩＤＥ−Ｉ／Ｆ１７を介してハードディスクドライブ（ＨＤＤ）１８に記録される。この際、ＩＤＥ−Ｉ／Ｆ１７は、ＭＰＥＧ２エンコーダ１０の８ビットポートから出力されたストリームをハードディスクドライブ（ＨＤＤ）１８へＤＭＡ転送する。転送の開始指示、停止指示、アドレス指定等はマイクロコンピュータ１２によるレジスタ設定により行われる。
ＩＤＥ−Ｉ／Ｆ１７はバス２２に接続されており、マイクロコンピュータ１２がＩＤＥ−Ｉ／Ｆ１７を介してハードディスクドライブ（ＨＤＤ）１８の所定アドレスにアクセスすることができる。
再生時には、ＩＤＥ−１／Ｆ１７が、ハードディスクドライブ（ＨＤＤ）１８に記録されたストリームをＭＰＥＧ２デコーダ１９へＤＭＡ転送する。転送の開始指示、停止指示、アドレス指定等はマイクロコンピュータ１２によるレジスタ設定により行われる。
ＭＰＥＧ２デコーダ１９は、供給された多重化ストリームを分離（デマルチプレクス）して、ビデオストリーム（ＭＰＥＧ２ＭＰ＠ＭＬ）及びオーディオストリーム（ＭＰＥＧ１レイヤー２）を生成する。ＭＰＥＧ２デコーダ１９は更に、ビデオストリーム及びオーディオストリームをそれぞれデコードし、ビデオ信号についてはＮＴＳＣ形式で出力すると共に、オーディオデータについてはＩ２Ｓ形式で出力する。
ＭＰＥＧ２デコーダ１９から出力されたビデオ信号は、ビデオアンプ２０により増幅され、再生用のアナログＮＴＳＣビデオ信号として出力される。またＭＰＥＧ２デコーダ１９から出力されたオーディオデータは、オーディオＤＡＣ２１により変換され、再生用のアナログオーディオ信号として出力される。
図３は、本発明によるサムネイルデータの確保及び送信処理を示すフローチャートである。なお図３の処理は、主にＭＰＥＧ２エンコーダ１０のＣＰＵ３６により実行される。即ちＣＰＵ３６は、サムネイルデータの確保及び送信処理を制御する制御ユニットとして動作する。
図３のステップＳ１で、初期化処理が実行される。これにより図１に示すハードディスクレコーダについて、例えば電源投入後の種々の初期化処理が実行される。フレームシンクロナイザ３２内には、フレームメモリ１１の複数のバンクをそれぞれ指し示すポインタを格納するレジスタが含まれるが、上記初期化処理はこのレジスタの内容を初期化する処理を含む。
ステップＳ２で、状態遷移をするか否かを判断する。状態遷移をする場合には、ステップＳ３に進む。状態遷移が無い場合には、ステップＳ４に進む。
ステップＳ３で、状態遷移が指示される。図４は、ハードディスクレコーダの状態遷移図である。図４に示すように、ハードディスクレコーダには、停止中の状態４１とエンコード中の状態４２とが存在し、エンコード中の状態４２には更にサムネイル送信中の状態４３とサムネイル非送信中の状態４４とが存在する。ハードディスクレコーダが電源投入された直後には、ハードディスクレコーダは停止中の状態４１にある。その後、スイッチやリモートコントローラ等により録画動作が指示されると、ステップＳ３において停止中の状態４１からエンコード中の状態４２へと状態遷移が行われる。
ステップＳ４で、エンコード中の状態４２であるか否かを判断する。エンコード中の状態４２であれば、処理はステップＳ５に進む。エンコード中の状態４２でなければ、処理はステップＳ１３に進む。
ステップＳ５で、サムネイル送信中の状態４３であるか否かを判断する。サムネイル送信中の状態４３であれば、処理はステップＳ９に進む。サムネイル送信中の状態４３でなければ、処理はステップＳ６に進む。
ステップＳ６で、サムネイル送信指示があるか否かを判断する。サムネイル送信指示は、入力ビデオ信号の絵が大きく切り替わった（シーンチェンジ）タイミングをＭＰＥＧ２エンコーダ１０内部で検出し、これをトリガーにしてよい。或いは、マイクロコンピュータ１２からホストＩ／Ｆ３５に供給される指示をトリガーにしてもよい。或いは、ＭＰＥＧ２エンコーダ１０が一定周期毎に自発的にサムネイル送信指示を発生するようにしてもよい。サムネイル送信指示がある場合には、処理はステップＳ７に進む。サムネイル送信指示がない場合には、処理はステップＳ１２に進む。
ステップＳ７で、状態遷移を指示してサムネイル送信中の状態４３に遷移する。
ステップＳ８で、バンク切り替え処理を実行する。図５及び図６は、バンク切り替え処理を説明するための図である。前述のようにフレームシンクロナイザ３２内には、フレームメモリ１１の複数のバンクを指し示すポインタを格納したレジスタが設けられている。それらのレジスタは、ＢＡＮＫ０先頭アドレスレジスタ、ＢＡＮＫ１先頭アドレスレジスタ、ＢＡＮＫ２先頭アドレスレジスタ、及び最新書き込みバンクレジスタである。最新書き込みバンクレジスタは、フレームメモリ１１に書き込み済でまだエンコードされていないフレームデータのうちで、一番新しいフレームデータが書き込まれているバンクを示すものである。
図５に示すように、初期化処理直後の状態では、各バンクの先頭アドレスは下記の値にセットされる。
ＢＡＮＫ０＝０Ｘ０８１Ａ００００
ＢＡＮＫ１＝０Ｘ０８２４８Ｃ００
ＢＡＮＫ２＝０Ｘ０８２Ｆ１８００
またＣＰＵ３６は、リザーブされているバンクの先頭アドレスである０Ｘ０８３９Ａ４００を変数ＢＡＮＫ＿ＲＥＳＥＲＶＥＤに保持する。図３のステップＳ８のバンク切り替え処理では、ＣＰＵ３６は最新書き込みバンクレジスタの内容を読み取って最新バンクを検出し、ＢＡＮＫ＿ＲＥＳＥＲＶＥＤの値と最新書き込みバンクの先頭アドレスレジスタの値とを入れ替える。例えばＢＡＮＫ０〜ＢＡＮＫ２が図５に示す初期状態のときにサムネイル送信指示があった場合、最新書き込みバンクレジスタがＢＡＮＫ１を示しているとすると、ＢＡＮＫ１＝０Ｘ０８３９Ａ４００、ＢＡＮＫ＿ＲＥＳＥＲＶＥＤ＝０Ｘ０８２４８Ｃ００にする。この結果、各レジスタに格納されるバンクの先頭アドレスは、図６に示されるような値に設定される。
以上の処理により、ＢＡＮＫ０（０Ｘ０８１Ａ００００）→ＢＡＮＫ１（０Ｘ０８２４８Ｃ００）→ＢＡＮＫ２（０Ｘ０８２Ｆ１８００）→ＢＡＮＫ０（００Ｘ０８１Ａ００００）→ＢＡＮＫ１（０Ｘ０８２４８Ｃ００）→ＢＡＮＫ２（０Ｘ０８２Ｆ１８００）→・・・という順番で各バンクへのエンコード処理用の書き込み及び読み出しが実行されている状態で、例えばＢＡＮＫ２への書き込みの最中にバンク切り替え処理が発生すると、ＢＡＮＫ０（０Ｘ０８１Ａ００００）→ＢＡＮＫ１（０Ｘ０８２４８Ｃ００）→ＢＡＮＫ２（０Ｘ０８２Ｆ１８００）（バンク切り替え処理発生）→ＢＡＮＫ０（０Ｘ０８１Ａ００００）→ＢＡＮＫ１（０Ｘ０８３９Ａ４００）→ＢＡＮＫ２（０Ｘ０８２Ｆ１８００）→ＢＡＮＫ０（０Ｘ０８１Ａ００００）→ＢＡＮＫ１（０Ｘ０８３９Ａ４００）→ＢＡＮＫ２（０Ｘ０８２Ｆ１８００）→・・・・・・という順番でエンコード処理用の書き込み及び読み出しが実行されることになる。この結果、当初のＢＡＮＫ１であり現在のＢＡＮＫ＿ＲＥＳＥＲＶＥＤ（０Ｘ０８２４８Ｃ００）の内容はそのまま保持されるので、その後のサムネイル画像送信処理により都合のよいタイミングでＢＡＮＫ＿ＲＥＳＥＲＶＥＤ（０Ｘ０８２４８Ｃ００）の内容を読み出して送信すればよい。
図３のステップＳ１２で、ハードディスクドライブ（ＨＤＤ）１８に対する書き込み処理が実行される。これにより、エンコードされたビデオデータ及びオーディオデータが多重化ストリームとしてハードディスクドライブ（ＨＤＤ）１８に記録される。
ステップＳ１３で、ハードディスクレコーダの電源がＯＦＦであるか否かを判断する。電源がＯＦＦであれば処理を終了し、電源がＯＦＦでなければ処理はステップＳ２に戻る。
その後ステップＳ５において、サムネイル送信中の状態４３であると判断された場合には、処理はステップＳ９に進む。ステップＳ９で、サムネイルデータ送信処理が実行される。サムネイルデータ送信処理においては、ＢＡＮＫ＿ＲＥＳＥＲＶＥＤに指定されたアドレスが先頭アドレスとなるフレームデータを、たとえば４バイトずつマイクロコンピュータ１２に送信する。一送信単位である４バイトのデータの送信を完了したら、ステップＳ１０の処理を終了する。その後次回のサムネイルデータ送信処理を実行する際には、次の４バイトのデータを送信する。
ステップＳ１０で全てのデータの送信が完了したか否かを判断する。全データの送信が完了したら、ステップＳ１１で状態遷移指示によりサムネイル非送信中の状態４４に遷移する。
以上のようにして、あるバンクのフレームデータをバンク切り替え処理により保持しておき、エンコード処理に殆ど影響を与えない程度の小さなデータ転送単位で、保持された画像データをマイクロコンピュータ１２に順次転送する。これにより、エンコード動作に影響を与えることなくビデオデータから画像データを抜き出してマイクロコンピュータ１２に転送することが可能となる。
マイクロコンピュータ１２では、受信したデータを間引いてサムネイル画像を生成して、ＲＡＭ１３等のメモリに格納する。また上記のように選択された一枚の画像の全てのデータをＭＰＥＧ２エンコーダ１０からマイクロコンピュータ１２に送信する代わりに、画像データを先に間引いてサムネイル画像としてマイクロコンピュータ１２に送信してもよい。またフィルタリング等の何らかの変換処理を実行してからマイクロコンピュータ１２に送信してもよい。
以下に、エンコード処理とサムネイルデータ送信処理との関係について説明する。
図７Ａ及び図７Ｂは、それぞれエンコード処理及びサムネイルデータ送信処理の実行状態を示す図である。ＣＰＵ３６及びＭＰＥＧ２ビデオエンコードユニット３３によるエンコード処理は、図７Ａに示されるように、例えば平均で９０％のＣＰＵ処理時間を占有する。ここで図７Ａにおいて横軸が時間を表し、「処理中」として示す網掛け部分が、全体の時間の９０％の時間を占めている。エンコード処理は、リアルタイムに入力されるビデオデータやオーディオデータに追随するように実行される必要が有り、他の処理に対して優先的に処理されなければならない。
フレームメモリに３つのバンクを設けた場合には、エンコード処理のために３つのバンクに対して順次書き込み・読み出し動作が行われている中で、そのうちの１つのバンクからサムネイル画像作成用の画像をエンコード処理とは別に読み出す必要がある。ＮＴＳＣビデオデータは１フレームあたり３３ｍｓであり、サムネイル用に読み出そうするバンクは、残り２つのバンクに書き込みが行われる６６ｍｓの間に読み出してしまわないと上書きされてしまう。
従って、図７Ａに示されるエンコード処理中の網掛け部分を除いた残りの１０％のＣＰＵ処理で、６６ｍｓ（又は更に短い時間）以内にサムネイルデータの送信処理を完了しなければならない。例えばサムネイル送信処理が１５％×６６ｍｓのＣＰＵ処理を必要とする場合には、図７Ａに示される処理状態では送信が不可能となる。
本発明においては、バンクのフレームデータをバンク切り替え処理により保持しておき、エンコード処理に殆ど影響を与えない程度の小さなデータ転送単位で、保持された画像データをマイクロコンピュータに順次転送する。従って、バンク切り替え処理を実行した後には、上記の６６ｍｓという時間制限がなくなるので、サムネイルデータ送信処理に費やされるＣＰＵ処理の占有率を下げることができる。例えば、サムネイルデータ送信処理が合計で１５％×６６ｍｓのＣＰＵ処理を必要とする場合であっても、１０回の送信処理に分割することで１．５％×６６０ｍｓのＣＰＵ処理を実行すればよいことになる。
図８は、本発明が適用されるハードディスクレコーダの別の構成例を示すブロック図である。
図８のハードディスクレコーダにおいては、図１のハードディスクレコーダとは異なり、ＭＰＥＧ２エンコーダ１０Ａとマイクロコンピュータ１２Ａとの間のサムネイルデータ送信がシリアルインターフェースを介して実行される。このようにシリアルインターフェースを介してサムネイルデータ送信処理が実行される場合には、データ転送に必要な時間がパラレルバスの場合と比較して長くなる。この結果、サムネイルデータ送信処理に費やされるＣＰＵ処理時間が長くなるので、本発明のようにバンク切り替え処理を実行することについてのメリットがより大きくなる。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
例えば上記実施例では、通常のエンコード処理のために３つのバンクに対して順次書き込み・読み出し動作を行う３バンク構成となっていて、サムネイル画像送信処理のために１バンクを追加する構成となっている。別の実施形態としては、通常のエンコード処理のために３つのバンクに対して順次書き込み・読み出し動作を行う３バンク構成として、サムネイル画像送信処理時においては３バンクの内の１つをサムネイル画像送信専用として割当て、残りの２つのバンクを用いて通常のエンコード処理のための順次書き込み・読み出し動作を行う構成としてもよい。このような構成によっても、上記実施例と同様に、エンコード動作に影響を与えることなくビデオデータから画像データを抜き出してマイクロコンピュータに転送することが可能となる。

Claims

所定の順番で繰り返し選択される複数のメモリバンクに外部から供給されたビデオデータを一時的に格納し、該所定の順番で繰り返し選択される該複数のメモリバンクから該ビデオデータを順次読み出すフレームシンクロナイザと、
該フレームシンクロナイザが読み出した該ビデオデータをエンコードするエンコードユニットと、
該複数のメモリバンクのうちの１つのメモリバンクを該複数のメモリバンクとは別のメモリバンクと切り替えるバンク切り替え処理を実行する制御ユニットを含むことを特徴とするビデオエンコーダ。
該制御ユニットは、サムネイル送信指示に応答して該バンク切り替え処理を実行することを特徴とする請求項１記載のビデオエンコーダ。
該別のメモリバンクと切り替えられた該１つのメモリバンクから読み出した該ビデオデータを外部に転送するインターフェースを更に含むことを特徴とする請求項１記載のビデオエンコーダ。
該インターフェースはパラレルインターフェースであることを特徴とする請求項３記載のビデオエンコーダ。
該インターフェースはシリアルインターフェースであることを特徴とする請求項３記載のビデオエンコーダ。
該別のメモリバンクと切り替えられた該１つのメモリバンクから読み出した該ビデオデータを外部に転送する処理は、該ビデオデータを所定のデータ転送単位に分割して複数回に分けて実行されることを特徴とする請求項３記載のビデオエンコーダ。
該別のメモリバンクと切り替えられた該１つのメモリバンクから読み出した該ビデオデータを外部に転送する処理は、該ビデオデータを間引いたサムネイルデータを転送する処理として実行されることを特徴とする請求項３記載のビデオエンコーダ。
該フレームシンクロナイザは該複数のメモリバンクをそれぞれ指し示す複数のポインタを格納するレジスタを含み、該制御ユニットは該複数のポインタのうち該１つのメモリバンクに対応する１つのポインタを該別のメモリバンクに対応するポインタに書き換えることにより該バンク切り替え処理を実行することを特徴とする請求項１記載のビデオエンコーダ。
該フレームシンクロナイザは、該バンク切り替え処理後において、該１つのポインタが書き換えられた該複数のポインタに対応する複数のメモリバンクを所定の順番で繰り返し選択することを特徴とする請求項８記載のビデオエンコーダ。
該外部から供給されたビデオデータは、アナログビデオ信号のタイミングでリアルタイムに供給されるデジタルデータであることを特徴とする請求項１記載のビデオエンコーダ。