JPH10257407A - 受信機 - Google Patents

受信機

Info

Publication number
JPH10257407A
JPH10257407A JP9060277A JP6027797A JPH10257407A JP H10257407 A JPH10257407 A JP H10257407A JP 9060277 A JP9060277 A JP 9060277A JP 6027797 A JP6027797 A JP 6027797A JP H10257407 A JPH10257407 A JP H10257407A
Authority
JP
Japan
Prior art keywords
signal processing
signal
circuit
receiver
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9060277A
Other languages
English (en)
Inventor
Toru Miyazaki
通 宮崎
Seijirou Yasuki
成次郎 安木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9060277A priority Critical patent/JPH10257407A/ja
Priority to KR1019980008457A priority patent/KR19980080234A/ko
Priority to US09/041,668 priority patent/US6380983B1/en
Publication of JPH10257407A publication Critical patent/JPH10257407A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/442—Monitoring of processes or resources, e.g. detecting the failure of a recording device, monitoring the downstream bandwidth, the number of times a movie has been viewed, the storage space available from the internal hard disk
    • H04N21/44209—Monitoring of downstream path of the transmission network originating from a server, e.g. bandwidth variations of a wireless network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/442—Monitoring of processes or resources, e.g. detecting the failure of a recording device, monitoring the downstream bandwidth, the number of times a movie has been viewed, the storage space available from the internal hard disk
    • H04N21/4424—Monitoring of the internal components or processes of the client device, e.g. CPU or memory load, processing speed, timer, counter or percentage of the hard disk space used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/45—Management operations performed by the client for facilitating the reception of or the interaction with the content or administrating data related to the end-user or to the client device itself, e.g. learning user preferences for recommending movies, resolving scheduling conflicts
    • H04N21/462—Content or additional data management, e.g. creating a master electronic program guide from data received from the Internet and a Head-end, controlling the complexity of a video stream by scaling the resolution or bit-rate based on the client capabilities
    • H04N21/4622—Retrieving content or additional data from different sources, e.g. from a broadcast channel and the Internet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/642—Multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/488—Data services, e.g. news ticker
    • H04N21/4886—Data services, e.g. news ticker for displaying a ticker, e.g. scrolling banner for news, stock exchange, weather data

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】 【課題】 プログラマブルデジタル信号資源を有効に利
用する。 【解決手段】 メインコントローラー１０３は、入力信
号監視回路１０２による入力信号の種類、入力本数の監
視結果と、信号表示監視回路１２３によるユーザーから
の要求の監視結果とから、信号処理ユニット１２０に応
じて最適な信号処理方法を選択し、その指示プログラム
をプログラムメモリー１０４からロードして信号処理ユ
ニット１２０に引き渡す。これにより信号処理ユニット
１２０は、ＮＴＳＣ映像信号に対し３次元Ｙ／Ｃ分離も
しくは２つの２次元Ｙ／Ｃ分離は３つの１次元Ｙ／Ｃ分
離を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばテレビジョ
ン（以下、ＴＶという）受信機、文字多重デコーダ受信
機やインターネット受信端末等の受信機に関する。
【０００２】
【従来の技術】近年デジタル技術の進展に伴い、民生品
にもデジタル技術応用製品が広く普及してきている。Ｔ
Ｖ受信機もその例外ではなく、文字多重デコーダや高画
質化３次元Ｙ／Ｃ分離回路を始めとしたＴＶ独自の映像
処理システムにも利用されている。
【０００３】さらに、ＭＰＥＧ、インターネットを核と
したマルチメデア技術を応用した商品も製品化されつつ
ある。
【０００４】図１０に、このような多彩な機能を持った
従来の受信機の構成例を示している。また、図１１に
は、このようなＴＶ受信機での表示例を示している。以
下、図１０、１１を使用して従来の構成を説明する。
【０００５】端子１００１には、ビデオ信号を入力す
る。入力されたビデオ信号は、ＮＴＳＣ映像デコーダ１
００２で復調され、Ｙ，Ｉ，Ｑの３信号が画面圧縮回路
１０１１へ供給される。
【０００６】ＮＴＣＳ映像デコーダ１００２では、ま
ず、３次元Ｙ／Ｃ分離回路１００４で、輝度信号と色信
号に分離される。ＲＡＭ１００３は、３次元のフレーム
遅延を発生するために使用される。
【０００７】色信号は、さらに色復調回路１００５で復
調され、Ｉ，Ｑの２つの色差信号が得られる。
【０００８】さらに、水平・垂直同期信号の分離再生が
同期再生回路（図示せず）で行われる。
【０００９】また、図１０には図示していないが、通常
ＴＶ受信機にあるようなＡＣＣ・色相調整・画質調整と
いった細かな調整機構も含まれている。
【００１０】デコードされたＮＴＳＣ信号は、画面圧縮
回路１０１１で適当なサイズに圧縮伸長される。１画面
全部に表示させる場合には画面の中央と端部で圧縮率を
変化させるような非線形圧縮・伸長も可能である。
【００１１】ＲＡＭ１０１２は、圧縮前後の時間合わせ
として利用される。たとえば、１／２に圧縮する場合に
は、１水平期間中の画素数は半分になるため２画素同じ
信号を出力するように動作する。
【００１２】端子１００６には、２チャンネル目のビデ
オ信号が入力される。入力されたビデオ信号は、ＮＴＳ
Ｃ映像デコーダ１００７で上記同様Ｙ，Ｉ，Ｑの３信号
にデコードされる。
【００１３】デコードされた信号は、次の画面圧縮フレ
ームシンクロナイザー回路１０１０で適当なサイズに圧
縮されるとともに、端子１００１から入力された１チャ
ンネル目のビデオ信号と位相同期を確立する。
【００１４】具体的には、ＲＡＭ１００９を使って、書
き込み時には端子１００６からの２チャンネル目のビデ
オ信号と同期させて書き込み、読み出し時には端子１０
０１から入力される１チャンネル目のビデオ信号と位相
を合わせるために、１チャンネル目に位相同期したクロ
ックで読み出せば良いことになる。
【００１５】端子１０１３にもビデオ信号が入力され
る。入力されたビデオ信号は、１０１４で示される文字
多重デコーダで文字多重信号が受信・デコードされる。
入力処理回路１０１５は、入力信号の１０Ｈに含まれる
文字多重信号を抽出し、抽出されたデーターをＲＡＭ１
０１７に蓄積する。入力処理回路１０１５には、ゴース
トや対ノイズ性能を高めるために誤り訂正や波形等化が
含まれる場合もある。
【００１６】蓄積されたデーターはＣＰＵ１０１６、Ｒ
ＡＭ１０１７、ＲＯＭ１０１８でデコードされ、ＲＡＭ
１０１７に画面データーを形成する。
【００１７】メモリーコントローラ１０３６は、適宜こ
の画像データーを読み出して画像を出力する。従ってＲ
ＡＭ１０１７は、処理のための一時的なデーター記憶以
外にグラフィック用メモリーとしても利用される。
【００１８】ＲＯＭ１０１８は、処理のためのプログラ
ムの格納と文字表示用データーいわゆる文字フォントが
格納されている。
【００１９】文字多重デコーダ受信機の場合、表示デー
ターは非リアルタイムであるために上記ＮＴＳＣ信号処
理であったような画面の圧縮フレームシンクロナイザー
回路１０１０は必要ない。非リアルタイムであるために
ソフトウエアーで処理されるのが通常である。
【００２０】１チュンネル目との同期合わせも、メモリ
ーコントローラ１０３６の読み出し動作を、１チャンネ
ル目の同期信号に合わせることで実現可能である。
【００２１】なお、端子１０１３は、端子１００１、１
００６から独立した形で記載しているが、このビデオ信
号は、端子１００１、１００６に入力されている信号と
は必ずしも独立した信号である必要はない。
【００２２】一方、端子１０１９には、ＭＰＥＧビット
ストリームが入力される。国内でも１９９６年以降デジ
タル放送が開始され、デジタルビデオストリームがアナ
ログ信号にとってかわり始めている。
【００２３】ＭＰＥＧには、大きくビデオＣＤに代表さ
れるようなＭＰＥＧ１と、上記デジタル放送に代表され
るようなＭＰＥＧ２とがある。さらにＭＰＥＧ２のビッ
トストリームには、ＴＳ（トランスポートストリーム）
とＰＳ（プログラムストリーム）とがある。
【００２４】一般的に行って、ＭＰＥＧ２がデコードで
きれば、ＭＰＥＧ１もデコード可能である。
【００２５】またＴＳは、基本的に放送向けで、ＤＶＤ
を始めとしたパッケージ系はＰＳ構成である。
【００２６】ここでは端子１０１９に、ＰＳが入ってく
るものを想定すればよい。ＭＰＥＧデコーダ１０２０
は、文字多重デコーダ受信機同様、一般的にはＤＣＴ
（離散コサイン変換）等高速演算部分を専用回路で処理
し、残りをＣＰＵを中心としたソフトウエアーで処理す
る傾向にある。
【００２７】従って、図示していないが、ＭＰＥＧデコ
ーダ１０２０には、ＣＰＵが含まれていることが多い。
デコードされたＭＰＥＧ信号は、ＮＴＳＣ映像デコーダ
同様１チャンネル目と同期を確立するために、画面圧縮
フレームシンクロナイザー回路１０３８とＲＡＭ１０３
９により、シンクロナイザーや画面圧縮処理が行われ
る。
【００２８】端子１０２２には、電話回線が接続され１
０２３で示される構成のインターネットターミナルおよ
びグラフィックスエンジンで、インターネットにアクセ
スできる構成になっている。電話回線からの信号は、モ
デム１０２４によってデジタル信号に変換される。モデ
ム１０２４では、信号変換以外にフロー制御、誤り訂正
等変調に関連する一連の処理が行われる。
【００２９】これ以降の処理は、文字多重デコーダ１０
１４に類似している。
【００３０】モデム１０２４からのデジタル信号は、Ｃ
ＰＵ１０２５、メモリーコントローラ１０２６を介し
て、ＲＡＭ１０２７に蓄積される。そして、ＲＯＭ１０
２８に貯えられている処理プログラムに従って、ＲＡＭ
１０２７、ＣＰＵ１０２５でデコードされ、ＲＡＭ１０
２７に表示画面データーが形成される。
【００３１】メモリーコントローラ１０２６は、適宜こ
の表示画面データーをＲＡＭ１０２７から読み出して画
像を出力する。従ってＲＡＭ１０２７は、処理のための
一時的なデーター記憶以外に、グラフィック用メモリー
としても利用される。
【００３２】ＲＯＭ１０２８は、処理のためのプログラ
ムの格納と文字表示用データーいわゆる文字フォントが
格納されている。
【００３３】文字多重デコーダ受信機同様、表示データ
ーは、非リアルタイムであるために大半をソフトウエア
ーで処理し、１チュンネル目との同期合わせも、メモリ
ーコントローラ１０２６の読み出し動作を１チャンネル
目の同期信号に合わせることで実現可能である。
【００３４】タイミングコントローラ１０３３は、画面
圧縮回路１０１１、画面圧縮フレームシンクロナイザー
１０１０、文字多重デコーダ１０１４、ＭＰＥＧデコー
ダ１０２０、インターネット端末１０２３に対して、各
画像の読み出しタイミングを与える。
【００３５】メインコントローラ１０２９は、端子１０
３７から入力される制御信号に従って、タイミングコン
トローラ１０３３および各種デコーダに処理内容の指示
を与える。端子１０３７から入力される制御信号は、本
例受信機のシステムから要求されるもの以外にも、ユー
ザーからの要求指示も含まれている。
【００３６】
【発明が解決しようとする課題】図１０に示したよう
に、従来の受信機では多様な信号を受信再生するため
に、入力信号毎にそれぞれ専用の装置が必要になる。こ
のことは回路規模の増大をまねき結果的に製品のコスト
を引き上げてしまう。
【００３７】また、ＬＳＩを開発する場合でもチップサ
イズ増となる上、過大な電力消費を招き製品化の妨げに
なる。さらに、各受信回路を完全なハードウエアーで構
成すると、将来的な拡張性に欠けることになり、柔軟な
製品開発の妨げにもなる。
【００３８】図１０に示したような各装置が同時並行し
て動作するのは、受信可能な信号をすべて表示させるこ
とになる。このような使用状況は非常に少なく限定され
た場合である。
【００３９】しかも、１チャンネル以上の信号を同時に
映出する場合は、図１１に示したように１チャンネルあ
たりの画面サイズは小さくなってしまいう。画面が小さ
くなるとある程度の解像度を始めとした画質劣化は検知
できなくなる。
【００４０】また、多数の画面を表示させても実際同時
に集中視することはまれであり信号処理速度や各種機能
の劣化があっても大きな問題にはならない。
【００４１】そこで本発明は、このような多画面表示の
使用状況を利用して、表示画面の数・種類・状態を監視
し、この結果に従って優先順位の低い信号から信号処理
性能・機能を劣化させることで１チャンネルあたりの信
号処理に要求される能力を低減させ、空いた信号処理資
源を別の信号処理に利用する例えばテレビジョン（以
下、ＴＶという）受信機、文字多重デコーダ受信機やイ
ンターネット受信端末等の受信機を提供することを目的
とする。
【００４２】
【課題を解決するための手段】
（第１の構成例）信号処理制御信号に従って、内部の信
号処理方法を切り替えることが可能なプログラマブルデ
ジタル信号処理手段を具備した受信機において、入力さ
れるＴＶ信号の数、種類のうち少なくともいずれか１つ
を監視する入力信号監視手段と、前記監視結果に従って
前記信号処理手段に前記信号処理制御信号を指示する信
号処理制御手段を具備したことを特徴とする。
【００４３】（第２の構成例）信号処理制御信号に従っ
て、内部の信号処理方法を切り替えることが可能なプロ
グラマブルデジタル信号処理手段を具備した受信機にお
いて、表示される映像信号の数、種類、表示状態のうち
少なくとも一方を監視する信号表示監視手段と、前記監
視結果に従って前記信号処理手段に前記信号処理制御信
号を指示する信号処理制御手段を具備したことを特徴と
する。
【００４４】（第３の構成例）信号処理制御信号に従っ
て、内部の信号処理方法を切り替えることが可能なプロ
グラマブルデジタル信号処理手段を具備した受信機にお
いて、表示される映像信号の数、種類、表示状態のうち
少なくとも一方を監視する入力信号監視手段および信号
表示監視手段と、前記両監視結果に従って前記信号処理
手段に前記信号処理制御信号を指示する信号処理制御手
段を具備したことを特徴とする。
【００４５】
【発明の実施の形態】図１に、本発明の受信機の実施の
形態の構成を示す。以下、この実施の形態について、説
明する。
【００４６】端子１０１には表示する信号ソースを入力
する。図１では１本線で示しているが、これは信号数に
対応したものではなく、たとえば、ＮＴＳＣ画面を２画
面表示する場合には実際の入力信号数は２本になる。
【００４７】入力された信号は、入力処理回路１０７に
より１２０で示される信号処理ユニットで処理できるよ
うな信号形式に変換される。
【００４８】たとえば、アナログビデオ信号が入力され
る場合には、Ａ／Ｄ変換器やクランプ回路がこれに相当
する。
【００４９】さらに、高速メモリー１１１とのインター
フェース制御も含まれており、入力されたデーターは、
高速メモリー１１１に一旦貯えられる。
【００５０】これは、入力処理回路１０７は、基本的に
入力された信号に依存したクロックで動作しているが、
これ以降の各種信号処理は必ずしも入力信号に依存する
必要はない。このため、ここで入力データーのクロック
レートを切り替えるために一時蓄積される。一時蓄積
は、さらに外部の大容量メモリー１０９に蓄積すること
も可能である。
【００５１】これ以降の処理方法は、要求される信号処
理演算能力に依存して３段階に分けられている。
【００５２】動作クロックは、上記入力処理回路１０７
のクロックよりはるかに高速のクロックが使用され、ク
ロック（ＣＫ）発生回路１２１でこれを発生する。
【００５３】まず、ＮＴＣＳ映像デコーダやコンピュー
ターグラフィックスにおける２次元、３次元アクセラレ
ータに合うように、短時間に単純であるが非常に多くの
信号処理を必要とする場合には、ＤＳＰ（Ｄｉｇｉｔａ
ｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）回路１１３に
よって処理される。
【００５４】また、デジタル線形フィルターやＤＣＴに
代表されるような積和演算は、積和演算（Ｍａｃ）回路
１１７で処理され、画面圧縮・伸長、ＭＰＥＧデコーダ
に利用される。
【００５５】そして、演算時間に特別な制限はないもの
の、演算内容が非常に多岐にわたり複雑な処理を必要と
するインターネット受信端末の処理や文字多重信号デコ
ード、単純なコンプピューターグラフックス処理は、Ｃ
ＰＵコア（ｃｏｒｅ）回路１１４で処理される。
【００５６】さらに、ＣＫ発生や各種同期処理（例：Ｑ
ＡＭ（直交振幅変調）キャリア、色副搬送波、水平・垂
直同期）の発振器やメモリー制御用カウンターに代表さ
れるような類似演算を繰り返し実行するような処理は、
繰り返し演算回路１０８で処理される。
【００５７】これら各種信号処理演算回路は、必ずしも
独立して動作するのではなく、たとえばＮＴＳＣ色副搬
送波再生ＰＬＬでは検波や高調波抑圧ＬＰＦ等、映像信
号を直接処理するような演算はＤＳＰ回路１１３で行
い、ＰＬＬ制御用のループフィルター演算等１回／Ｈで
済むような演算は、ＣＰＵコア回路１１４で行なうこと
が可能である。
【００５８】また、インターネット端末の場合各種プロ
トコル制御はＣＰＵコア回路１１４で行い、ＷＷＷ（Ｗ
ｏｒｌｄ Ｗｉｄｅ Ｗｅｂ）における映像や音声デコ
ードが必要な場合は、ＤＳＰ回路１１３や積和演算（Ｍ
ａｃ）回路１１７を利用可能である。さらに、最近のＴ
Ｖ受信機に内蔵されている画面サイズ検出の場合には、
ライン単位の処理をＤＳＰ回路１１３で行い、フィール
ド毎の処理をＣＰＵコア回路１１４で行うことが可能で
ある。
【００５９】高速メモリー１１１と大容量メモリー１０
９は、これら各種演算用の一時記憶、あるいは、異なる
演算処理装置間のデーター受け渡し手段として使用され
る。
【００６０】一時記憶手段としても、上記同様そのアク
セス頻度によってこれら２つのメモリーを切り替え使用
する。
【００６１】たとえば、上記示したようにＤＣＴやデジ
タル線形フィルター・映像信号処理短期間で頻繁にアク
セスしなければならないようなデーターは、高速メモリ
ー１１１が利用される。そして文字多重放送や３次元Ｙ
／Ｃ分離のフレーム遅延のように非リアルタイムである
か、アクセス頻度が少ないデーターの場合には大容量メ
モリー１０９が利用される。
【００６２】従って、高速メモリー１１１には、ＳＲＡ
Ｍに代表されるような高速アクセスな特性が要求され、
大容量メモリー１０９には、高速性よりも大容量が求め
られるため、ＤＲＡＭが適している。
【００６３】高速ＢＵＳ１１６は、これら演算処理回路
と記憶回路間のデーター転送線であり、その使用権決定
等の制御がＢＵＳ制御回路１０６で行われる。
【００６４】ＣＰＵコア回路１１４、積和演算（Ｍａ
ｃ）回路１１７、ＤＳＰ回路１１３は、その処理内容を
制御ＢＵＳ１１５を介して、コントロールユニット１１
９から与えられており、その指示内容によって信号処理
内容を自由に変えられるような構成になっている。
【００６５】また制御ＢＵＳ１１５は、上記画面サイズ
検出のような比較的低速の判定結果（ＣＰＵコア回路１
１４で判定）等をコントロールユニット１１９に引き渡
すためにも利用され、その転送速度は高速ＢＵＳ１１６
よりははるかに遅い特性になっている。この制御ＢＵＳ
１１５は、ＢＵＳ制御回路１０５で使用権決定等が制御
されている。
【００６６】コントロールユニット１１９には、端子１
０１からの入力信号と、端子１２２からのシステム制御
信号が与えられている。システム制御信号の中には、画
面サイズの指示，表示場所の指示などユーザーからの各
種要求指示信号も含まれている。
【００６７】入力信号監視回路１０２は、入力される信
号の種類を監視する。たとえば、入力信号がどうゆう種
類の信号（ＮＴＳＣ映像信号、ＭＰＥＧデーター等）
か、また入力信号が何本かを監視する。
【００６８】入力信号の監視には入力されている信号を
直接監視する手法もあるが、ユーザーからのシステム制
御信号からも判断することが可能である。
【００６９】たとえば、現在国内ではＮＴＳＣ放送は、
地上波、ＢＳおよびＣＳを使って行われるが、デジタル
放送は現在のところＣＳのみでありあらかじめチャンネ
ルが限定されている。従って、ユーザーがどのチャンネ
ルを選択したかによって知ることが可能である。
【００７０】信号表示監視回路１２３は、入力されてい
る信号のうち表示されている信号を監視する。これは基
本的にはユーザーからの要求に合わせて決定されるもの
であり、端子１２２からのシステム制御信号に従って判
断される。メインコントローラー１０３は、入力信号監
視回路１０２の監視結果および信号表示監視回路１２３
の監視結果から、信号処理ユニット１２０に応じて最適
な信号処理方法を選択し、その指示プログラムをプログ
ラムメモリー１０４からロードして信号処理ユニット１
２０に引き渡している。
【００７１】以下、制御方法例について説明する。
【００７２】図２に、ＮＴＳＣ映像デコーダの３次元Ｙ
／Ｃ分離回路構成を示している。以下この図について簡
単に説明する。端子２０１に、入力処理回路１０７で入
力処理されたビデオ信号が入力され、垂直フィルター２
０５、水平フィルター２０６で水平・垂直高域成分を抽
出する。抽出された高域成分は色信号成分に相当し、ビ
デオ信号から加算器２０８でこの色信号成分を差し引い
たものが輝度信号成分である。
【００７３】このようなフィールド内処理では画像の変
化部分で不完全分離を起こし画質の劣化を招いてしま
う。このため３次元Ｙ／Ｃ分離ではフレーム間処理（２
０４）を用いることで静止画において完全分離を実現す
る。
【００７４】但し、動画においては残像という副作用を
発生するために、動き検出回路２０３で画像の静止画部
分を検出して、静止画のみにフレーム演算（２０４）を
適応させ動画においては上記説明したフィールド内演算
（２０７）結果を出力するよう混合器（ＭＩＸ）２０９
で適応処理している。
【００７５】なおＲＡＭ２０２は、高速メモリー１１１
または大容量メモリー１０９に対応し、ＲＡＭ２０２以
外の構成要素は、ＤＰＳ回路１１３および積和演算（Ｍ
ａｃ）回路１１７で対応する。
【００７６】ＮＴＳＣ映像デコーダのＹ／Ｃ分離は上記
に限定されるものではない。たとえば、上記説明したよ
うに水平フィルター２０６の出力と加算器２０８の出力
からも色信号と輝度信号が抽出される。このように垂直
フィルター２０５、水平フィルター２０６、加算器２０
８もＹ／Ｃ分離が構成されており、このような動き検出
回路２０３，静画処理回路２０４，混合器２０９を使用
せず、フィールド内のみで処理する方式は、２次元Ｙ／
Ｃ分離回路２０７と呼ばれる。
【００７７】この方式では図２からも明らかなように、
静止画処理回路２０４と動き検出回路２０３が不要な
分、処理を簡素化することが可能である。
【００７８】さらに、垂直フィルター２０５を削除し、
端子２０１に入力のビデオ信号を直接水平フィルター２
０６に接続し、この出力をビデオ信号から差し引くこと
でＹ／Ｃ分離を実現することが可能である。
【００７９】このような分離方法は１次元Ｙ／Ｃ分離と
呼ばれ、上記２次元Ｙ／Ｃ分離よりもさらに簡単な信号
処理構成で実現可能である。反面、３次元Ｙ／Ｃ分離と
比較すると２次元Ｙ／Ｃ分離の性能劣化は明らかであ
り、１次元Ｙ／Ｃ分離ではさらに性能劣化は顕著であ
る。
【００８０】通常、大画面ＴＶセットではこのような劣
化が検知され易いため３次元Ｙ／Ｃ分離を使用し、劣化
が検知されにくい小画面ＴＶ受信機になるほど２次元や
１次元Ｙ／Ｃ分離が利用されている。
【００８１】本発明では、このような画面サイズと要求
される画質との関係を利用してシステム構成を、コント
ロールユニット１１９からの指示により制御する。
【００８２】図３に、この一例を示している。
【００８３】図３において、（ａ）は１画面全体に表示
する場合の構成を示し、（ｂ）は２画面、（ｃ）は表示
すべき画面がさらに多い場合を示している。
【００８４】なお図３（ａ）の入力端子３０１には、入
力処理回路１０７で入力処理された後のビデオ信号が入
力される。図３（ｂ）の入力端子３０５、３０６には、
それぞれ入力処理回路１０７で入力処理された後のビデ
オ信号が入力される。そして図３（ｃ）の入力端子３１
３、３１４、３１５には、それぞれ入力処理回路１０７
で入力処理された後のビデオ信号が入力される。
【００８５】画面全体に表示する場合には、表示画面は
最も大きくその分不完全Ｙ／Ｃ分離に起因する妨害は検
知され易くなるので最も画質の良い３次元Ｙ／Ｃ分離を
利用する。
【００８６】ＲＡＭ３０４はＲＡＭ２０２に相当し、主
にライン遅延とフレーム遅延発生に用いられ、少なくと
も１フレームの遅延を発生するための容量が要求され
る。
【００８７】表示する画面が２画面以上である場合、た
とえば図３（ｄ）に示すように左右同時に表示する場合
には、１画面あたりの表示サイズは１画面全体に表示す
る場合よりも小さくなる。
【００８８】このため、画面が小さくなった分３次元Ｙ
／Ｃ分離による画質改善効果が薄れ多少の画質劣化があ
っても検知されにくくなる。
【００８９】このため、２画面の表示の場合には図３
（ｂ）に示すような２次元Ｙ／Ｃ分離を採用する。
【００９０】２次元Ｙ／Ｃ分離回路３０８には、図２の
３次元Ｙ／Ｃ分離回路中２次元Ｙ／Ｃ分離回路２０７を
そのまま利用し、不要となった動き検出回路２０３、静
止画処理回路２０４、混合回路（ＭＩＸ）２０９の信号
処理リソースを２次元Ｙ／Ｃ分離回路３０７に割り当て
ればよい。このような割り当ては、コントロールユニッ
ト１１９からの指示によって行われる。
【００９１】ＲＡＭ３０９も２次元Ｙ／Ｃ分離の場合、
ラインメモリー容量としては２ライン／映像あれば良い
ので、３次元Ｙ／Ｃ分離で利用していたＲＡＭ３０４の
容量であれば十分である。
【００９２】また、通常Ｙ／Ｃ分離回路の動作クロック
は、入力信号のカラーバーストか水平同期信号に位相同
期されたものが使用される。このため図３（ｂ）で示し
たように２つの独立信号を処理するには２つのクロック
が必要になる。
【００９３】しかし、映像信号を処理するＤＳＰ回路１
１３や積和演算（Ｍａｃ）回路１１７は、単一クロック
で動作させることが望ましい。
【００９４】この場合、２つの信号のクロックレートを
合わせるために従来例の図１０の画面圧縮フレームシン
クロナイザー回路１０１０で説明したようにメモリーの
書き込みと読み出しを制御してタイミングを合わせる必
要がある。ＲＡＭ３０９はこのようなタイミング合わせ
用としても利用可能である。
【００９５】さらに、表示画面が増加して３画面以上に
なった場合には、１画面あたりの表示サイズはさらに小
さくなり、画質劣化が検知されなくなる傾向はさらに強
くなる。このような場合には図４（ｃ）に示すような１
次元Ｙ／Ｃ分離を使用する。
【００９６】この場合には、不要となった動き検出回路
２０３、静止画処理回路２０４、混合回路（ＭＩＸ）２
０９、垂直フィルター２０５の信号処理リソースを端子
３１４、３１５から新たに入力されたビデオ信号用の１
次元Ｙ／Ｃ分離回路３１７，３１８に割り当てれば良
い。このような割り当ては、コントロールユニット１１
９からの指示によって行われる。
【００９７】ＲＡＭ３２２は、１次元Ｙ／Ｃ分離の演算
処理における一時記憶として使用される他、上記説明し
たような異なる信号間のクロックレート整合用としても
使用される。
【００９８】なお図３（ａ）（ｂ）（ｃ）のＲＡＭ３０
４、３０９、３２２は、高速メモリー１１１または大容
量メモリー１０９に対応し、図３（ａ）（ｂ）（ｃ）に
おいてＲＡＭ３０４、３０９、３２２９以外の３次元Ｙ
／Ｃ分離回路３０２、２次元Ｙ／Ｃ分離回路３０７、３
０８、１次元Ｙ／Ｃ分離回路３１６、３１７、３１８
は、ＤＰＳ回路１１３および積和演算（Ｍａｃ）回路１
１７で対応する。
【００９９】次に、画面圧縮伸長における制御例につい
て説明する。図４に、この一例を示している。なお図４
（ａ）（ｂ）（ｃ）の入力端子４０１、４０５、４０
６、４０９、４１０、４１１には、それぞれ入力処理回
路１０７で入力処理された後、色信号（Ｃ）がＣＰＵコ
ア回路１１４、ＤＳＰ回路１１３、積和演算（Ｍａｃ）
回路１１７、ＤＳＰ回路１１３および繰り返し演算回路
１０８によりＩ，Ｑ信号に復調されたものと輝度信号
（Ｙ）が入力される。または図２、３のＣ信号出力がＣ
ＰＵコア回路１１４、積和演算（Ｍａｃ）回路１１７お
よび繰り返し演算回路１０８によりＩ，Ｑ信号に復調さ
てたこのＩ，Ｑ信号とＹ信号が入力される。
【０１００】画面の圧縮・伸長の場合、図４（ａ）で示
すように、その圧縮率に応じてデーターサンプル数を変
化させなければならない。ｎタップ補間フィルター４０
２とＲＡＭ４０３は、このデーターサンプル変換回路と
して動作する。
【０１０１】たとえば、画面を１／２にする場合、もと
のデーターサンプルを１／２にするために、２個おきに
データーを抽出することが必要になる。このとき、単純
に１／２サブサンプルしても画像の圧縮は、実現可能で
ある。
【０１０２】しかし、そのまま１／２サブサンプルする
とみかけ上圧縮された画像のクロックレートは１／２に
なっているために高域成分が折り返し妨害として画質の
劣化を引き起こしてしまう。
【０１０３】画像の拡大の場合も同じで、たとえば２倍
に拡大するために、サンプルを２倍に増やしたとする。
このとき１つ前のサンプルと全く同じものを挿入したと
すれば、折り返し周波数は２倍になっているので、やは
りもともとの高域成分折り返し成分が現れ妨害になる。
【０１０４】通常ｎタップ補間フィルター４０２は、こ
のような折り返し妨害を低減するために、図４（ｄ）に
示すような高域成分を除去する特性になっている。この
特性に絶対的な規定はないが、たとえば図４（ｄ）のａ
に示すように、ブロードな特性では高域残留分が多いた
めｘ１に示される折り返し妨害が検知され易い上、ｘ２
に示される本来の高域成分も減衰が大きくメリハリの欠
けた画像になってしまう。
【０１０５】これに対して、図４（ｄ）のｃに示すよう
な急峻な特性であれば、同図ａと比較して折り返し成分
の残留も少なく、かつ、表現可能な高域成分の減衰も少
ないので、妨害が少ない高画質な画像を得ることが可能
である。
【０１０６】尚ｘ２は、図４（ｄ）の上側の三角形の領
域を指し、この部分を帯域制限してしまうと解像度劣化
が発生し先鋭感のない絵となる。そしてｘ１は、図４
（ｄ）の下側の三角形の領域を指し、この部分を残留さ
せると折り返し妨害が発生する。
【０１０７】本実施の形態では、このような圧縮・伸長
におけるフィルター特性と画質との関連性を利用する。
すなわち、上記説明したＹ／Ｃ分離と同じように、大き
な画面で画像を再生する必要がある場合には図４（ｄ）
のｃに示した急峻なフィルターを使用し、逆に小さい画
像を表示する場合にはある程度の画質劣化は許容される
のでａに示したようなブロードな特性のフィルターを使
用する。
【０１０８】そして、一般的にデジタル線形フィルター
では、このようなフィルターのＱ特性はフィルターに使
用されているタップ数によって左右されるので、画面の
表示数によって図４（ａ）〜（ｃ）のような切り替え制
御を行うものである。
【０１０９】そのような切り替え制御は、コントロール
ユニット１１９からの指示による。
【０１１０】図４（ａ）はタップ数ｎ個の補間フィルタ
ー４０２で図４（ｄ）のｃ特性を実現し、表示画面が１
画面のように、比較的大きな画面サイズの表示を行う場
合に高画質な画像を表示する。
【０１１１】図４（ｂ）は、タップ数が（ａ）の１／２
になっており、その特性は図４（ｄ）のｂに示すような
ややブロードな特性で、２画面程度の表示を行う。
【０１１２】さらに３画面以上の表示を行う場合には、
図４（ｃ）に示すようにタップ数を１／４まで少なく
し、図４（ｄ）のａ特性を実現すれば良い。
【０１１３】なお、補間フィルター後段のＲＡＭ４０
３，４０７，４１５は、従来例でも触れたようにすべて
データータイミング調整用である。その容量は、画像が
小さくなればなるほど補間後のデーター容量は小さくな
るので、その空いた容量部分に新たなビデオ信号を書き
込んでおけば必ずしも各ビデオ信号毎にＲＡＭを設置す
る必要はない。
【０１１４】また、この例では、補間フィルターの後に
ＲＡＭを設置しているが、これは補間フィルターの前段
でも可能であることは言うまでもない。
【０１１５】なおｎタップ補間フィルター４０２、ｎ／
２タップ補間フィルター、ｎ／４タップ補間フィルター
４１２、４１３、４１４は、ＤＳＰ回路１１３および積
和演算（Ｍａｃ）回路１１７で対応する。ＲＡＭ４０
３、４０７、４１５は、高速メモリー１１１で対応す
る。
【０１１６】次に文字多重デコーダ受信機における制御
例を説明する。図６に、その一実施例を示している。
【０１１７】図６において、ＣＰＵコア回路１１４、高
速メモリー１１１、大容量メモリー１０９により、Ａモ
ード処理、Ｂモード処理、ＩＴ対応を行う。画面サイズ
変換、フリッカー除去は、ＤＳＰ回路１１３と積和演算
（Ｍａｃ）回路１１７が行う。フォントは、ＲＯＭ１２
５より読み出す。
【０１１８】図６において（ａ）は全画面表示の場合で
あり、（ｂ）〜（ｃ）は２画面以上多画面表示の場合の
例を示している。
【０１１９】この図６（ａ）〜（ｃ）の動作の切り替え
は、コントロールユニット１１９からの指示に基づく。
【０１２０】本例の文字多重デコーダの場合、デコード
の速度、画面の品位、対応機能の３項目にわたってラン
ク付けしている。
【０１２１】まず、デコード速度に関しては、ＣＰＵコ
ア回路１１４とこのＣＰＵコア回路１１４が使用する高
速メモリー（＝キャッシュメモリー）１１１の容量に左
右される。ＣＰＵコア回路１１４の優先率が高ければ高
いほど、また、高速メモリー１１１を多く使用できれば
できるほどデコード速度、あるいはユーザーリクエスト
からのレスポンスも早くすることが可能である。
【０１２２】この例では、表示すべき画面数が多くなる
に従ってＣＰＵコア回路１１４の優先度と高速メモリー
１１１の容量が小さくなるような場合の例を示してい
る。
【０１２３】文字多重受信では、ビデオ信号のようなリ
アルタイム性は必要ないので仮にレスポンスが低下した
としても表示される画面に大きな破綻を生じることがな
いためにこのような対応が可能である。
【０１２４】次に画面の品位に関しては、対応モード・
文字フォント・画面サイズ変換特性・走査線構造によっ
てランク付けしている。
【０１２５】国内の文字放送にはＡとＢの２モードがあ
り、後者の方が色数・解像度ともに多く高画質な画像を
再生することが可能である。
【０１２６】本実施の形態では多数・小サイズ画面の場
合にはＡのみの対応例を示している。また、文字フォン
トには大きくアウトラインフォントとビットマップ型の
２種類あり前者の方がより高品位な文字を表示可能であ
る。反面、文字の注目ポイント間の波形を演算によって
求めなければならす、その分信号処理資源を必要とす
る。
【０１２７】一方この波形演算を全く除外し、文字フォ
ントデーターを直接表示させる方式が後者であり、文字
が小さい場合には問題ないが、文字が大きくなるに従っ
て斜め線の不連続性が目立つようになり低品位な文字に
なってしまう。従ってアウトラインフォントは、１画面
で高画質が顕著に現れる場合のみの対応で事実上問題な
い。
【０１２８】また、通常文字多重デコーダ受信機の画面
はフィールド単位で構成されており、これをインターレ
ス画面で見ると画像が垂直方向に変化した部分でライン
フリッカーが顕著に現れてしまう。このようなフィリッ
カー妨害を低減するための最も良い方法は、フィールド
間で欠落した走査線を補間挿入してノンインターレース
化するか、フィールド間でＬＰＦ処理を施す方法であ
る。
【０１２９】しかし、フィールド間での処理にはフィー
ルド遅延等主にＲＡＭを消費してしまう。別な方法とし
て片フィールドを削除して同じフィールドを２回表示す
る方法等がある。一般的に後者の方が単純である。しか
し上記のラインフリッカーも画面が小さくなれば目立ち
にくくなり、このようなフリッカー除去処理は必ずしも
必要ではなくなる。
【０１３０】従って、図６に示すように全画面表示のよ
うに大きな画面表示の場合には上記のようなフリッカー
除去を行い、小画面表示の場合にはこれを停止し、この
分の演算処理資源を別の信号処理に利用するよう、コン
トロールユニット１１９から指示を与える。
【０１３１】このほか画面サイズの変換も、上記図４で
説明したのと同様に、画面が小さい場合には多少の画質
劣化は許容されるので補間フィルターのタップ数を低減
することが可能である。
【０１３２】最後に、対応機能に関しては各種データー
デコードや双方向性への対応有無の例を示している。こ
の例では、多画面かつ画面サイズが小さくなるにしたが
って、画像データーの表示やＩＴ（インターテキスト）
に代表されるような双方向性機能が削除されるようなラ
ンク付けになっている。
【０１３３】画面が小さくなれば当然細かい画像は判断
できなくなる上、視聴する側から見てもその重要度は下
がってくるので文字のみの情報提供としても問題ない。
【０１３４】次にインターネット受信端末の制御一例を
説明する。図５に、この例を示している。
【０１３５】図５において、WWW 、インターネットメイ
ル、インターネットニュースの処理は、ＣＰＵコア回路
１１４、高速メモリー１１１、大容量メモリー１０９が
行う。画面サイズ変換、フリッカー除去は、ＤＳＰ回路
１１３、積和演算（Ｍａｃ）回路１１７、高速メモリー
１１１、大容量メモリー１０９で行う。色処理は、ＣＰ
Ｕコア回路１１４、高速メモリー１１１で行い、色デー
タは、ＲＯＭ１２５に依存する。フォントは、ＲＯＭ１
２５より読み出す。
【０１３６】インターネット受信端末は文字多重デコー
ダ受信機と構造が類似し、さらに非リアルタイム情報を
処理するという点でも類似している。
【０１３７】従って、文字多重デコーダ受信機と同様
に、コントロールユニット１１９の指示による制御方法
を考えることが可能で、この例でもデコードの速度、画
面の品位、対応機能の３項目にわたってランク付けして
いる。まず、デコード速度に関しては、文字多重デコー
ド受信機と同様、ＣＰＵコア回路１１４の優先率と高速
メモリー１１１の容量に依存した制御方法を実行可能で
あり、多画面になればなるほど両者を少なくして１画面
あたりの演算処理資源を軽減させるようにコントロール
ユニット１１９から制御を与える。
【０１３８】インターネット受信端末の場合には、さら
に電話回線を始めとした外部ネットワークとの通信速度
制御によっても制御可能である。受信速度を落とせば単
位時間あたりの処理すべき入力データーが少なくなり、
この分空いた演算資源を他の処理に与えることが可能に
なる。
【０１３９】電話回線の場合、２８Ｋｂｐｓが通信速度
の主流になっているが、基本的に非リアルタイム処理で
あるためこれを９６００ｂｐｓ等低速に変えても問題な
い。
【０１４０】図５の例では多画面になればなるほど通信
速度が低下させる例を示している。
【０１４１】また、インターネットアプリケーションの
一つであるＷＷＷでは、覆暦記録性能も重要である。こ
れは過去にアクセスしたＵＲＬに再度アクセスする場
合、このＵＲＬの閲覧ファイルデーターを一時記録して
おけば、再度ネットワークを介してデーターを入手する
必要がなく、高速デコードが可能になる。特に電話回線
のように通信速度の遅いネットワークから膨大なデータ
ーを入手する場合には、非常に有効な手段である。
【０１４２】この場合、覆暦記録用に大容量メモリー１
０９が利用され、本実施の形態ではこのメモリー容量に
多画面になればなるほど小容量しか許可しないような制
限を、コントロールユニット１１９から指示を与えるこ
とで制御している。
【０１４３】そして空いたメモリー部分を他の演算処理
資源として利用させるものである。
【０１４４】次に画面の品位に関しては、文字フォント
・画面サイズ変換特性・走査線構造・色数によってラン
ク付けしている。これは文字多重デコーダ受信機の場合
と全く同じで、多画面になればビットマップ等低解像文
字フォント、ブロード特性補間フィルター（たとえば積
和演算（Ｍａｃ）回路１１８内）を採用するように、コ
ントロールユニット１１９による指示により制御を与え
１画面あたりに必要な演算処理資源を変化させる。色数
も１画面で高画質の場合はフルカラーで表示させ、多画
面になればなるほど色数を減少させている。
【０１４５】最後に対応機能に関しては、この例ではＷ
ＷＷの場合を例に記載している。ＷＷＷでは大きく文字
・音声・静止画・動画（Ｖｉｄｅｏ）の４種類の情報が
扱われている。このうち文字情報は、次のサーバーへの
指針になる等ＷＷＷの情報の中でも重要度が高い。反
面、音声情報は装飾的意味合いの場合が多く、多画面表
示の場合には必ずしも必要ではない。映像関連の情報も
画面を奇麗に見せるという意味では不可欠であるが、多
画面かつ小画面表示になるとＮＴＳＣ映像デコーダと同
様内容が確認しずらくなる。
【０１４６】仮に映像情報が完全に失われた場合におい
ても、文字情報のみでブラウザーとしての機能は継続可
能である。図５の例では、多画面になればなるほど音
声、映像の順にその機能を削除してく場合の例を示して
いる。
【０１４７】音声・映像をデコードする場合には、ＣＰ
Ｕコア回路１１４、高速メモリー１１１、大容量メモリ
ー１０９、ＤＳＰ回路１１３、積和演算（Ｍａｃ）回路
１１７等多大な演算処理資源を使用するので、これらの
機能をコントロールユニット１１９からの指示で停止さ
せることで多大な演算処理資源を他の処理に分配するこ
とが可能である。
【０１４８】図５の例ではＷＷＷの機能限定例を示した
が、必ずしも図５の方法に限定されるものではなくメー
ル等他のアプリケーションに適応させても問題ない。
【０１４９】図７にＭＰＥＧデコーダ、図８に動き補償
回路の構成例を示している。図９には、このＭＰＥＧデ
コーダを用いた場合の制御適応例を示しており、以下Ｍ
ＰＥＧデコーダにおける適応例について説明する。
【０１５０】端子７０１には、入力処理回路１０７で入
力処理されたＭＰＥＧデーターが入力される。入力信号
は、ＱＡＭ復調回路７２０で復調され、次の誤り訂正デ
コーダ７３０で誤り訂正され、ＭＰＥＧビットストリー
ムとなって、バッファ７０２に一旦蓄積される。
【０１５１】バッファ７０２は、シリアル→パラレル変
換と可変長で送られてくるデーターを処理可能な量まで
蓄積するとともに、処理時間が一定しない後段の処理の
ための一時データー待機として動作する。
【０１５２】バッファ７０２からの出力は可変長復号化
回路７０３、逆量子化回路７０４でエントロピー復号化
され、逆ＤＣＴ回路７０５で逆ＤＣＴされて振幅データ
ーに変換される。
【０１５３】変換されたデーターは、加算器７０８、メ
モリー７０７、動き補償回路７０６を用いて、可変長復
号化回路７０３から得られる動きベクトルデーターに基
づいてフレームあるいはフィールド間内挿補間が行われ
る。
【０１５４】図７において、ＱＡＭ復調回路７２０は、
ＤＳＰ回路１１３および積和演算（Ｍａｃ）回路１１７
に対応し、誤り訂正デコーダ７３０はＤＳＰ回路１１３
に対応する。バッファ７０２は高速メモリー１１１に対
応し、メモリー７０７は大容量メモリー１０９に対応す
る。可変長復号化回路７０３、逆量子化回路７０４、加
算器７０８、動き補償回路７０６は、ＤＳＰ回路１１３
およびＣＰＵコア回路１１４に対応する。
【０１５５】図８には、この動き補償回路７０６とメモ
リー７０７の構成例を示している。ＭＰＥＧ２の場合、
動き補償は、コントロールユニット１１９からの指示に
より、以下の３段階構成で行われる。
【０１５６】１．動き補償なし（Ｉピクチャー） ２．過去の映像に限って動き補償あり（Ｐピクチャー） ３．過去・未来の画像双方に動き補償あり（Ｂピクチャ
ー） 従って、図８に示すようにフィールドメモリー８０２、
８０３で過去、現在、未来の信号を作り出し、端子８０
９から入力される動きベクトルデーターに基づいて、過
去・未来・あるいはこの両方からの挿入補間のうち指定
されたものが選択される構成になっている。
【０１５７】入力端子８０１には、加算器７０８の出力
が入力される。フィールドメモリー８０２、８０３は、
メモリー７０７に対応する。選択回路８０７には、前方
補償回路８０４、前方・後方補償回路８０５、後方補償
回路８０６のそれぞれの出力およぶ０の所定値が入力さ
れる。選択回路８０７の出力は、加算器７０８に供給さ
れる。
【０１５８】選択回路８０７は、動き補償なし（Ｉピク
チャー）の場合は０の所定値を、過去の映像に限って動
き補償あり（Ｐピクチャー）の場合は後方補償回路８０
６の出力を、過去・未来の画像双方に動き補償あり（Ｂ
ピクチャー）の場合は補償回路８０４、８０５、８０６
のいずれかの出力を選択する。これら動作は、コントロ
ールユニット１１９の指示による。
【０１５９】図９には、このようなＭＰＥＧデコーダの
適応制御例を示している。このＭＰＥＧデコーダの適応
制御は、コントロールユニット１１９からの指示によ
る。
【０１６０】図９において、（ａ）は全画面表示で画質
劣化が許容されない場合を示し、（ｂ）〜（ｃ）にいく
に従って多画面となり多少の画質劣化が許容される場合
を示している。
【０１６１】この例では、結果的に画像の動き方向およ
び空間周波数特性に影響を与えるような制御方法を示し
ている。
【０１６２】まず、図８に示した動き補償回路７０６の
動作を、コントロールユニット１１９からの指示で制御
する。ＭＰＥＧ２ビットストリームでは上述したように
フレームあるいはフィールド毎に３つの動き補償方法が
定義されている。
【０１６３】多画面表示の場合には、このうちＢピクチ
ャーあるいはＰピクチャーの復号化を停止し、Ｉピクチ
ャーのみを復号し欠落したフレームについては過去のフ
レームを繰り返し表示する例を示している。
【０１６４】この場合、フレームが間欠的になり画像の
動きは当然歪んでしまうが、Ｉピクチャーのみでも映像
情報内容は表示可能である。多画面になると、視聴者の
集中視が薄れてくるためにこのようにフレームを間欠さ
せてもあまり問題にはならない。
【０１６５】現状のＴＶ受信機でも、受信チャンネルを
一度に多数表示させるいわゆる‘チャンネルサーチ’機
能でも同様の欠落が発生しているものがある。本実施の
形態では、２チャンネル以上の場合図９（ｂ）のように
すべての動き補償を停止させる例を示しているが、必ず
しもこれに限られるものではない。たとえば２チャンネ
ル時はＢピクチャーの復号のみ停止させ、３チャンネル
以上の場合にはＢとＰピクチャーを停止させても良い。
【０１６６】さらに、図９の例では、空間周波数特性制
御のためにＤＣＴ係数を制御する例を示している。ＭＰ
ＥＧデコーダでは、８×８画素のマクロブロック単位で
ＤＣＴ変換を行なわれる。
【０１６７】図９ではこのうち高域係数を削除し、低域
係数のみで逆ＤＣＴ変換する例を示している。ＤＣＴ係
数の高域を削除すると、水平垂直高域を間引くため、元
の大きさに引き伸ばした場合はかなりぼけた絵になる。
【０１６８】また、前フレームとの差分に対してＤＣＴ
が適用された場合には当然動きにも歪みが発生する。し
かし、全く原画とは異なった情報に変換されてしまう訳
ではなく、画質的劣化を生じているだけであり、多画面
かつ小画面表示の場合には問題ない。特に静止画におい
ては先鋭感が損なわれるが、画面を小さくすればこの影
響も低減される。
【０１６９】このほか、ＭＰＥＧ２にはＳＮＲやＳｐａ
ｔｉａｌといったプロファイルが定義されている。これ
らは基本的に高域成分を別にエンコードして伝送するも
のであるが、多画面表示の場合はコントロールユニット
１１９の指示によりこれらを停止させる方法もある。こ
の場合は単に画像の先鋭感が失われるだけであり、小画
面表示であればこれは許容される。
【０１７０】以上説明した実施の形態では、たとえば画
面圧縮・伸長の場合、空いた演算処理資源を別の動画像
の圧縮・伸長に利用した例を示したが、空いた演算処理
資源は、コントロールユニット１１９からの指示により
文字多重デコーダ受信器やＭＰＥＧデコーダに利用して
も構わない。
【０１７１】本発明の実施の形態は、図１に示したよう
な信号処理構造の装置に限定されるないことは言うまで
もない。
【０１７２】また、多画面表示の場合図１２に示したよ
うなオバーラップ形式の表示のように、必ずしも画面サ
イズが小さくなるとは限らない。この場合には、後方の
画面はほとんど見えておらず、最も前方にある画面に重
点をおき、コントロールユニット１１９からの指示によ
り、ＮＴＳＣ放送受信であれば３次元Ｙ／Ｃ分離、文字
多重受信の場合には図６（ａ）の形式でデコードするこ
とが望ましい。
【０１７３】後方の画面は事実上ほとんど視聴されてい
ないので、静止画として固定画面を表示しても構わな
い。このような現状の表示形態は、基本的にユーザー指
示に依存しているので、このような情報は図１の端子１
２２から容易に得ることが可能である。
【０１７４】制御の方法は必ずしも固定された方法であ
る必要はなく、画面サイズや上記表示形状等からその都
度優先順位をコントロールユニット１１９が決定して、
優先順位に従って動的に変化させても構わない。
【０１７５】また実施の形態の説明では、複数画面を表
示する時に全ての画面に同一レベルの優先を与えるよう
に記載しているが、必ずしも同一である必要はない。例
えば図１２に示したオーバーラップ形式の場合には、上
の画面の優先度を高く下になっている画面を低くしても
問題ない。
【０１７６】
【発明の効果】以上本発明によれば、多画面表示の使用
状況を利用して、表示画面の数・種類・状態を監視し、
この結果に従って優先順位の低い信号から信号処理性能
・機能を劣化させることで１チャンネルあたりの信号処
理に要求される能力を低減させ、空いた信号処理資源を
別の信号処理に利用することが出来る。
【図面の簡単な説明】
【図１】本発明の受信機の実施の形態の構成を示すブロ
ック図である。
【図２】図１において、ＮＴＳＣ映像デコーダの３次元
Ｙ／Ｃ分離回路の構成を示すブロック図である。
【図３】図１において、ＮＴＳＣ映像デコーダの各種Ｙ
／Ｃ分離回路の構成を示すブロック図である。
【図４】図１において、画像圧縮・伸長を行う制御例を
示すブロック図である。
【図５】図１において、インターネット受信端末の制御
の例を示す図である。
【図６】図１の構成が、文字多重デコーダ受信機として
動作することを説明する図である。
【図７】図１において、ＭＰＥＧデコーダの構成を示す
ブロック図である。
【図８】図７の動き補償回路の構成を示すブロック図で
ある。
【図９】図７のＭＰＥＧデコーダの適応制御例を示す図
である。
【図１０】従来の受信機の構成を示すブロック図であ
る。
【図１１】画像の表示例を示す図である。
【図１２】画像の表示例を示す図である。
【符号の説明】
１０２・・・入力信号監視回路、１０３・・・メインコ
ントローラー、１０４・・・プログラムメモリー、１０
５・・・ＢＵＳ制御回路、１０６・・・ＢＵＳ制御回
路、１０７・・・入力処理回路、１０８・・・繰り返し
演算回路、１０９・・・大容量メモリー、１１０・・・
メモリー制御回路、１１１・・・高速メモリー、１１２
・・・アウトプットプロセッサー（Ｏｕｔｐｕｔ Ｐｒ
ｏｃｅｓｓｏｒ）、１１３・・・ＤＳＰ（Ｄｉｇｉｔａ
ｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）回路、１１４
・・・ＣＰＵコア（ｃｏｒｅ）回路、１１５・・・制御
ＢＵＳ、１１６・・・高速ＢＵＳ、１１７・・・積和演
算（Ｍａｃ）回路、１１９・・・コントロールユニッ
ト、１２０・・・信号処理ユニット、１２１・・・クロ
ック（ＣＫ）発生回路、１２３・・・信号表示監視回
路、１２５・・・ＲＯＭ。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 信号処理制御信号に従って、内部の信号
    処理方法を切り替えることが可能なプログラマブルデジ
    タル信号処理手段を具備した受信機において、入力され
    るＴＶ信号の数、種類のうち少なくともいずれか１つを
    監視する入力信号監視手段と、前記監視結果に従って前
    記信号処理手段に前記信号処理制御信号を指示する信号
    処理制御手段を具備したことを特徴とする受信機。
  2. 【請求項２】 信号処理制御信号に従って、内部の信号
    処理方法を切り替えることが可能なプログラマブルデジ
    タル信号処理手段を具備した受信機において、表示され
    る映像信号の数、種類、表示状態のうち少なくとも一方
    を監視する信号表示監視手段と、前記監視結果に従って
    前記信号処理手段に前記信号処理制御信号を指示する信
    号処理制御手段を具備したことを特徴とする受信機。
  3. 【請求項３】 信号処理制御信号に従って、内部の信号
    処理方法を切り替えることが可能なプログラマブルデジ
    タル信号処理手段を具備した受信機において、表示され
    る映像信号の数、種類、表示状態のうち少なくとも一方
    を監視する入力信号監視手段および信号表示監視手段
    と、前記両監視結果に従って前記信号処理手段に前記信
    号処理制御信号を指示する信号処理制御手段を具備した
    ことを特徴とする受信機。
  4. 【請求項４】前記信号処理制御手段は、前記入力される
    信号の数が多くなるに従って、前記信号処理手段での１
    信号を処理するための信号処理能力を低下させること
    で、前記信号処理手段の信号処理資源に余力を持たせ、
    この余力資源を別の信号処理に割り当てるような前記信
    号処理制御信号を出力することを特徴とする前記請求項
    １、２の受信機。
  5. 【請求項５】 前記信号処理制御手段は、前記表示され
    る信号の優先度が低くなるに従って、前記信号処理手段
    での１信号を処理するための信号処理能力を低下させる
    ことで、前記信号処理手段の信号処理資源に余力を持た
    せ、この余力資源を別の信号処理に割り当てるような前
    記信号処理制御信号を前記信号処理手段に出力すること
    を特徴とする前記請求項２または３に記載の受信機。
  6. 【請求項６】 前記信号処理制御手段は、前記表示画面
    の大きさが小さくなるに従って、前記信号処理手段での
    １信号を処理するための信号処理能力を低下させること
    で、前記信号処理手段の信号処理資源に余力を持たせ、
    この余力資源を別の信号処理に割り当てるような前記信
    号処理制御信号を前記信号処理手段に出力することを特
    徴とする請求項２または３に記載の受信機。
  7. 【請求項７】 前記信号処理手段は、ＮＴＳＣ映像信号
    をデコードするデコード手段を含み、前記信号処理制御
    手段から処理能力変化の指示を受けた場合、Ｙ／Ｃ分
    離、エンハンサの少なくともいずれか一方の性能を変化
    させることを特徴とする前記請求項１、２、３のいずれ
    かに記載の受信機。
  8. 【請求項８】 前記信号処理手段は、補間フィルターを
    具備した画像圧縮・伸長手段を含み、前記信号処理制御
    手段から処理能力変化の指示を受けた場合、前記補間フ
    ィルターのタップ数を変化させることを特徴とする請求
    項１、２、３のいずれかに記載の受信機。
  9. 【請求項９】 前記信号処理手段は、画面に表示させる
    文字を形成する文字処理手段を含み、前記信号処理制御
    手段から処理能力変化の指示を受けた場合、前記文字処
    理手段の処理方法を変化させることを特徴とする請求項
    １、２、３のいずれかに記載の受信機。
  10. 【請求項１０】 前記信号処理手段は、少なくとも電話
    回線の双方向ネットワークと通信するための通信処理手
    段を含み、前記信号処理制御手段から処理能力変化の指
    示を受けた場合、前記通信処理手段の通信速度を変化さ
    せることを特徴とする請求項１、２、３のいずれかに記
    載の受信機。
  11. 【請求項１１】 前記信号処理手段は、ＭＰＥＧデコー
    ド手段を含み、前記信号処理制御手段から処理能力変化
    の指示を受けた場合、ＢフレームもしくはＰフレームの
    少なくとも一方をデコードしないようにデコード方式を
    変更することを特徴とする前記請求項１、２、３のいず
    れかに記載の受信機。
  12. 【請求項１２】 前記信号処理手段は、 ＭＰＥＧデコ
    ード手段を含み、前記信号処理制御手段から処理能力変
    化の指示を受けた場合、逆ＤＣＴ変換の入力もしくは出
    力の少なくとも一方のデジタル信号を欠落させてデコー
    ドするようにデコード方式を変更することを特徴とする
    請求項１、２、３のいずれかに記載の受信機。
  13. 【請求項１３】 前記信号処理手段は、文字を含む画面
    に表示させる画像を一時記録する記憶録手段を具備し、
    前記信号処理制御手段から処理能力変化の指示を受けた
    場合、前記記憶手段の入力もしくは出力を制御して表示
    させる画像の色数もしくは解像度の少なくともいずれか
    一方を変化させることを特徴とする請求項１、２、３の
    いずれかに記載の受信機。
  14. 【請求項１４】前記信号処理制御手段は、前記信号処理
    手段内の各々の信号処理に対して優先順位を割り振る優
    先制御手段を具備し、前記優先制御手段からの指示に基
    づいて、前記信号処理手段は優先順位の低いものからそ
    の信号処理方式を変化させることを特徴とする請求項
    １、２、３のいずれかに記載の受信機。
JP9060277A 1997-03-14 1997-03-14 受信機 Pending JPH10257407A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9060277A JPH10257407A (ja) 1997-03-14 1997-03-14 受信機
KR1019980008457A KR19980080234A (ko) 1997-03-14 1998-03-13 수신기
US09/041,668 US6380983B1 (en) 1997-03-14 1998-03-13 TV receiver with selectable signal processing systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9060277A JPH10257407A (ja) 1997-03-14 1997-03-14 受信機

Publications (1)

Publication Number Publication Date
JPH10257407A true JPH10257407A (ja) 1998-09-25

Family

ID=13137495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9060277A Pending JPH10257407A (ja) 1997-03-14 1997-03-14 受信機

Country Status (3)

Country Link
US (1) US6380983B1 (ja)
JP (1) JPH10257407A (ja)
KR (1) KR19980080234A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266593A (ja) * 2004-03-19 2005-09-29 Sharp Corp ディスプレイユニット、および、それを備えるディスプレイシステム
US7463237B2 (en) 2004-03-19 2008-12-09 Sharp Kabushiki Kaisha Controller circuit of image display device, display device, and program and recording medium thereof

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6622308B1 (en) * 1999-03-23 2003-09-16 Scientific-Atlanta, Inc. Automatic digital television (DTV) bypass for a CATV converter using a CATV tuner
US6628891B1 (en) * 1999-11-19 2003-09-30 Scm Microsystems, Inc. Signal filtering mechanism for a multi-purpose digital television receiver
KR100386579B1 (ko) * 2000-07-18 2003-06-02 엘지전자 주식회사 멀티 소스용 포맷 변환 장치
US6463110B1 (en) * 2001-03-21 2002-10-08 Motorola, Inc. Timing synchronization in a communication device
US7496283B2 (en) * 2002-06-28 2009-02-24 Microsoft Corporation Methods and systems for processing digital data rate and directional playback changes
US7533402B2 (en) * 2002-09-30 2009-05-12 Broadcom Corporation Satellite set-top box decoder for simultaneously servicing multiple independent programs for display on independent display device
TWI227630B (en) * 2003-12-22 2005-02-01 Sunplus Technology Co Ltd A method of inter-frame Y/C separation
TWI228935B (en) * 2003-12-22 2005-03-01 Sunplus Technology Co Ltd Method of motion detection for 3D comb filter video decoder
US8156444B1 (en) 2003-12-31 2012-04-10 Google Inc. Systems and methods for determining a user interface attribute
WO2005074272A1 (ja) * 2004-01-30 2005-08-11 Fujitsu Limited エンコード中に抽出画像を外部に送信するビデオエンコーダ
US8595214B1 (en) 2004-03-31 2013-11-26 Google Inc. Systems and methods for article location and retrieval
US7580568B1 (en) * 2004-03-31 2009-08-25 Google Inc. Methods and systems for identifying an image as a representative image for an article
JP2006033739A (ja) * 2004-07-21 2006-02-02 Toshiba Corp 電子機器、映像データ受信方法および映像データ受信装置
US7853606B1 (en) 2004-09-14 2010-12-14 Google, Inc. Alternate methods of displaying search results
WO2009016791A1 (ja) * 2007-07-30 2009-02-05 Panasonic Corporation 半導体集積回路及びそれを備えた映像音声処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066809A (ja) * 1992-06-16 1994-01-14 Toshiba Corp 画像信号処理装置
JPH0830577A (ja) 1994-07-15 1996-02-02 Mitsubishi Electric Corp Ｓｉｍｄプロセッサ
US5796442A (en) * 1994-11-02 1998-08-18 Texas Instruments Incorporated Multi-format television reciever
TW373402B (en) * 1996-01-10 1999-11-01 Matsushita Electric Ind Co Ltd Television receiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266593A (ja) * 2004-03-19 2005-09-29 Sharp Corp ディスプレイユニット、および、それを備えるディスプレイシステム
US7463237B2 (en) 2004-03-19 2008-12-09 Sharp Kabushiki Kaisha Controller circuit of image display device, display device, and program and recording medium thereof

Also Published As

Publication number Publication date
US6380983B1 (en) 2002-04-30
KR19980080234A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
US6549240B1 (en) Format and frame rate conversion for display of 24Hz source video
JPH10257407A (ja) 受信機
US6678737B1 (en) Home network appliance and method
JP2779212B2 (ja) ワイド画面／標準画面テレビジョン信号受信装置
US6256045B1 (en) Device and method for processing picture in MPEG decoder
US7236204B2 (en) System and method for rendering graphics and video on a display
JPH10126748A (ja) 画像信号のフォーマット変換信号処理方法及び回路
JPH05211633A (ja) 多重複合ビデオ信号を組み合わせて単一の出力データストリームにするシステムと方法
JP3514063B2 (ja) 受信装置
JP4568469B2 (ja) ２つの異なるビデオプログラムを同時に記録及び表示するための方法及び装置
US6259479B1 (en) Letterbox filter apparatus and method
Jaspers et al. Chip-set for video display of multimedia information
US20010016010A1 (en) Apparatus for receiving digital moving picture
JPH0898105A (ja) テレビジョン受信機
KR100254762B1 (ko) 텔레비전수신기및영상신호처리장치
JP2000347638A (ja) Ｏｓｄ装置及びこれを用いた符号化ビデオ復号装置並びにこの復号装置を用いたディジタル放送受信装置
JP4928666B2 (ja) ２４Ｈｚソース・ビデオ表示のためのフォーマット及びフレーム・レート変換
JP2004336697A (ja) パーソナルデジタル製品にデジタルオーディオビデオマルチメディアを記録及び表示させる方法及び装置
JP2002305747A (ja) ビデオデータ処理方法
JP2000324419A (ja) 画像処理装置及び方法
JP2000333166A (ja) 高効率符号化画像の復号手段及び同手段を有する画像表示装置
CN100366073C (zh) 将cif图像转换为ntsc图像的等间隔垂直图像转换方法和设备
JP3852115B2 (ja) 画像信号処理装置
JP2525431B2 (ja) Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機
JPH06189274A (ja) 周波数変換方法及び装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323