KR100254762B1

KR100254762B1 - 텔레비전수신기및영상신호처리장치

Info

Publication number: KR100254762B1
Application number: KR1019970007053A
Authority: KR
Inventors: 켄타 소카와; 요이치로 미키; 타카시 야마구치
Original assignee: 모리시타 요이찌; 마쯔시다덴기산교 가부시키가이샤
Priority date: 1996-03-04
Filing date: 1997-03-04
Publication date: 2000-05-01
Also published as: US5986716A; JPH09247573A; JP4153051B2; KR970068548A; EP0794663A2; EP0794663A3

Abstract

본 발명에 의하면, 영상 디코드 처리와 같은 고속 처리(high speed processing)는 프로그래머블 연산 회로를 사용해서 수행되고, 제어 처리, 동기 처리 또는 편향 처리와 같은 저속 처리는 마이크로프로세서 장치를 사용해서 수행되는, 마이크로프로세서 장치를 구비한 텔레비전 수신기(신호 처리 장치)가 제공된다.

Description

텔레비전 수신기 및 텔레비전의 영상 신호 처리 장치{TELEVISION RECEIVER AND SIGNAL PROCESSING APPARATUS}

본 발명은 프로그래머블 연산 회로 및 마이크로프로세서 장치(이하, MPU라 한다)를 사용해서 영상 신호를 처리하는 텔레비전 수신기 및 신호 처리 장치에 관한 것이다.

최근, 방송 시스템은 다양화되었으며 현재 지상파(ground wave)를 이용하는 통상의 NTSC 텔레비전 방송뿐만 아니라, 방송위성(broadcasting satellite)(이하, BS라 한다)을 이용하는 고품위(high definition) 텔레비전 방송이 실용화되었다. 이와 같이 방송 시스템이 다양화됨에 따라 텔레비전 수신기는 각종 방송을 수신할 수 있는 기능을 구비할 것이 요구되고 있다.

도 9는 지상파를 이용하는 통상의 NTSC 시스템 텔레비전 방송, BS를 이용하는 NTSC 방송 및 BS를 이용하는 고품위 텔레비전 방송을 수신하는 텔레비전 수신기를 예시하는 블럭도이다.

먼저, 지상파 텔레비전 방송을 수신하는 텔레비전 수신기의 동작이 설명된다.

안테나(10)에 의해 수신된 통상의 텔레비전 방송파, 즉, 지상파는 V/UHF 튜너에 입력되어 원하는 채널 신호가 선택되고 중간 주파수 신호로 변환된다. 그 후, 이 중간 주파수 신호는 중간 주파수 증폭기(12)에 의해 증폭되어 VSB 복조기(13)에 의해 베이스 밴드 NTSC 신호로 변환된 후 선택 회로(24)에 공급된다. 선택 회로(24)에서 VSB 복조기(13)로부터의 베이스 밴드 NTSC 신호가 선택되며, 이 신호는 동기 처리 회로(15) 및 AD 변환기(14)로 각각 공급된다. NTSC 방식의 경우, AD 변환기(14)의 샘플링 주파수는 컬러 서브캐리어(color subcarrier)의 4 배의 주파수를 사용하는 것이 일반적으로, 약 14.3 MHz이다. AD 변환기(14)에 의해 디지탈화된 베이스 밴드 NTSC 신호는 NTSC 디코드 회로(16)에 공급되어, 휘도 신호/색 신호 분리, 색 신호 복조, 역(inverse) 매트릭스 처리 등의 NTSC 디코딩 처리가 실시된다. NTSC 디코딩 처리의 결과, 디코드 회로(16)로부터 RGB 신호가 출력된다. 이들 RGB 신호는 DA 변환기(17)에 의해 아날로그 신호로 변환된 후, 선택 회로(20)에서 선택되어 드라이브 회로(21)를 거쳐 CRT(22)로 공급되어 영상(video image)으로 표시된다.

한편, 동기 처리 회로(15)에서는, 입력된 베이스 밴드 NTSC 신호로부터 수평 동기 신호 및 수직 동기 신호가 재생되며, 입력 신호와 동기한 클록 신호가 발생된다. 이들 동기 신호 및 클럭 신호는 NTSC 디코드 회로(16), AD 변환기(14), DA 변환기(17) 및 편향 처리 회로(18)에 각각 입력되며, 이들 회로는 이들 신호에 따라 동작된다.

편향 처리 회로(18)는 동기 처리 회로(15)로부터의 동기 신호에 기초하여 편향 제어 신호를 발생한다. 편향 제어 신호는 수평 및 수직 편향을 위한 톱니 파형 신호로서, 선택 회로(23)에 의해 선택되어 CRT(22)의 편향을 제어한다.

다음으로, 고품위 텔레비전 신호를 수신하는 텔레비전 수신기의 동작을 설명한다. 현재 실용화되어 있는 고품위 텔레비전 방송은 MUSE(Multiple Sub-Nyquist Sampling Encoding) 시스템(니노미야(Ninomiya)등에 의해 「HD-TV Broadcasting System Using Single Channel Satellite (MUSE)」, 텔레비전 학회 기술 보고 TEBS 95-2 Vol.7, No.44에 발표됨)을 이용한다. 이 시스템에서, 광대역의 고품위 영상 신호는 4 필드당 1 주(one round)시키는 4:1의 서브나이퀴스트 샘플링 처리되어 영상 신호가 약 1/4로 대역 압축된다. MUSE 시스템을 채용하여 FM(주파수 변조) 위성 방송이 구현된다.

먼저, 안테나(30)에 의해 수신된 고품위 텔레비전 방송파는 BS 튜너(31)에 입력되어 원하는 채널 신호가 선택되고 중간 주파수 신호로 변환된다. 그 후, 중간 주파수 신호는 중간 주파수 증폭기(32)에 의해 증폭되어 FM 복조기(33)로 공급된다. FM 복조기(33)로부터의 베이스 밴드 MUSE 신호는 AD 변환기(34)에 의해 16.2 MHz로 샘플링되어, MUSE 디코드 회로(36) 및 동기 처리 회로(35)에 각각 공급된다.

MUSE 디코드 회로(36)는 필드내, 필드간 또는 프레임간 보간(interpolation)을 사용해서 전송되지 않은 표본점(sampling point) 정보를 근사적으로간(interpolating)함으로써 원래의 광대역의 고품위 영상 신호를 재생한다. 재생된 고품위 영상 신호는 RGB 신호로서 출력되어 DA 변환기(37)에 의해 아날로그 신호로 변환된 후, 선택기(20)에 의해 선택되어 구동 회로(21)를 통해 CRT(22)로 공급되어 영상으로서 표시된다.

한편, 동기 처리 회로(35)에서는 입력된 베이스 밴드 MUSE 신호로부터 수평 동기 신호 또는 수직 동기 신호가 재생됨과 동시에 MUSE 디코드 처리 회로(36)의 동작에 요구되는 클록 신호 및 제어 신호가 생성된다. 이들 동기 신호, 클록 신호 및 제어 신호는 MUSE 디코드 회로(36), AD 변환기(34), DA 변환기(37) 및 편향 처리 회로(38)로 각각 입력되며, 이들 회로는 이들 신호에 따라 동작된다.

편향 처리 회로(38)는 동기 처리 회로(35)로부터의 동기 신호에 따라 편향 제어 신호를 발생한다. 편향 제어 신호는 수평 및 수직 편향을 위한 톱니 파형 신호로서, 선택 회로(23)에 의해 선택되어 CRT(22)의 편향을 제어한다.

위성 방송에서는 MUSE 시스템을 이용하는 고품위 텔레비전 방송뿐만 아니라 NTSC 시스템을 이용하는 통상의 텔레비전 방송도 실시되고 있는 것은 이미 주지되어 있다. 이 경우 도 9에 도시된 선택 회로(24)는 FM 복조기(33)로부터의 베이스 밴드 NTSC 신호를 선택하며, 이 신호는 지상파 방송에 대해 앞서 설명된 것과 동일하게 NTSC 디코드 처리된다.

이상 설명한 바와 같이, 고품위 텔레비전 방송과 통상의 텔레비전 방송용 종래의 텔레비전 수신기에는 도 9에 도시한 바와 같이, 디코드 회로(16, 36), 동기 처리 회로(15, 35), 편향 처리 회로(18, 38) 등 제각기 방송 시스템용 전용 처리 회로가 구비되어, 텔레비전 수신기의 회로 규모의 증대 및 상승을 초래하였다.

본 발명의 목적은 단지 프로그램을 변경함으로써 단일의 신호 처리 회로를 사용하여 상이한 방송 시스템의 신호들을 처리할 수 있는 텔레비전 수신기를 제공하여 비용을 크게 감소시키는 것이다.

본 발명의 다른 목적은 단지 프로그램을 변경함으로써 상이한 방송 시스템의 신호들을 처리할 수 있는 신호 처리 장치를 제공하여 비용을 크게 감소시키는 것이다.

본 발명의 또 다른 목적은 이하의 상세한 설명으로부터 더욱 명백해질 것이다.

도 1은 본 발명의 실시예1에 의한 텔레비전 수신기를 도시한 블럭도

도 2는 도 1에 도시한 텔레비전 수신기에 구비된 프로그래머블 연산 회로를 도시한 블럭도

도 3은 도 2에 도시한 프로그래머블 연산 회로에 구비된 연산 구성 요소를 도시한 블럭도

도 4는 각 연산 구성 요소에 대한 처리의 할당을 예시하는 도면

도 5는 도 2에 도시한 프로그래머블 연산 회로에 구비된 데이타 페치 레지스터를 도시한 블럭도

도 6은 ACC 처리시의 제어 타이밍도

도 7은 제어 신호에 의한 제어 타이밍도

도 8은 본 발명의 다른 실시예에 따른 신호 처리 장치의 블럭도

도 9는 종래의 텔레비전 수신기를 도시한 블럭도

도면의 주요 부분에 대한 부호의 설명

10 : 안테나 11 : V/UHF 튜너

12 : 중간 주파수 증폭기 13 : VSB 복조기

21 : 구동 회로 22 : CRT

30 : 안테나 31 : BS 튜너

32 : 중간 주파수 증폭기 33 : FM 복조기

100 : 신호 처리 장치 101 : 프레임 메모리

110 : AD 변환기 111 : ALU

112 : 데이터 레지스터 113 : I/O 포트

114 : 선택 회로 115 : 인스트럭션 레지스터

116 : 인스트럭션 디코더 117 : 선택 회로

118 : 인스트럭션 카운터 119 : 입력 단자

120 : DA 변환기 130 : 프로그래머블 연산 회로

131, 132, 133 : 입출력 단자 134 : 데이터 페치 레지스터

135 : 입력 단자 136 : 입출력 단자

140 : 버스 150 : ROM

160 : RAM 170 : CPU

180 : 동기 처리 회로 190 : 편향 처리 회로

본 발명의 제 1 측면에 따르면, 텔레비전 수신기는, 영상 디코드 처리 알고리즘을 지정하는 마이크로프로그램을 포함하는 메모리, 영상 신호를 수신하여 상기 마이크로프로그램에 따라서 영상 디코드 처리를 실행하는 프로그래머블 연산 수단 및 상기 메모리에 포함되는 마이크로프로그램의 상기 프로그래머블 연산 수단으로의 전송을 제어하는 마이크로프로세서 장치를 포함하되, 고속 처리는 상기 프로그래머블 연산 수단을 이용해서 수행되고, 저속 처리는 상기 마이크로프로세서 장치를 이용하여 수행된다.

본 발명의 제 2 측면에 따른 신호 처리 장치는, 영상 디코드 처리 알고리즘을 지정하는 마이크로프로그램을 포함하는 메모리, 영상 신호를 수신하여 상기 마이크로프로그램에 따라 영상 디코드 처리를 실행하는 프로그래머블 연산 수단 및 상기 메모리에 포함된 마이크로프로그램의 상기 프로그래머블 연산 수단으로의 전송을 제어하는 마이크로프로세서 장치를 갖되, 고속 처리는 상기 프로그래머블 연산 수단을 사용해서 수행되고, 저속 처리는 상기 마이크로프로세서 장치를 사용해서 수행된다.

이상의 구성에서는, 마이크로프로그램에 기입된 절차에 따라 상기 프로그래머블 연산 수단에 의해, 영상 디코드 처리와 같은 고속 처리가 수행된다. 또, 프로그래머블 연산 수단의 제어 처리, 동기 처리 또는 편향 처리등의 저속 처리는 상기 MPU에 의해 수행된다. 이와 같이 하여, 본 발명의 텔레비전 수신기(신호 처리 장치)는 단지 프로그램을 변경함으로써 단일의 신호 처리 회로를 사용하여 각종 방송 시스템의 신호들을 처리할 수 있다. 따라서, 회로의 규모가 감소되어 비용을 크게 줄일 수 있다.

이하, 본 발명의 실시예에 대해서 도면을 참조하면서 상세하게 설명한다.

도 1은 본 발명의 실시예1에 따른 텔레비전 수신기의 블럭도이다.

우선, 이하에서는 통상의 텔레비전 방송을 수신하는 텔레비전 수신기의 동작에 대해서 설명한다. 통상의 텔레비전 방송파, 즉 안테나(10)에 의해 수신되는 지상파는 V/UHF 튜너(11)에 입력되어, 소망하는 채널 신호가 선택되어 중간 주파수 신호로 변환된다. 그후, 이 중간 주파수 신호는 중간 주파수 증폭기(12)에 의해 증폭되고, VSB 복조기(13)에 의해 베이스 밴드 NTSC 신호로 복조되어 선택 회로(50)에 공급된다.

다음으로, BS 고품위 텔레비전 방송을 수신하는 텔레비전 수신기의 동작에 대해서 설명한다. 상기의 종래 기술의 설명란에서 이미 설명된 바와 같이, 현재 일본에서 실용화되어 있는 고품위 텔레비전 방송은 MUSE 시스템을 채용하고 있다. 이러한 시스템에서는, 먼저, 안테나(30)에 의해 수신된 위성 방송파는 튜너(31)에 입력되어, 소망하는 채널 신호가 선택된 후 중간 주파수 신호로 변환된다. 그후, 이 중간 주파수 신호는 중간 주파수 증폭기(32)에 의해 증폭되고, FM 복조기(33)에 의해 베이스 밴드 MUSE 신호로 복조되어 선택 회로(50)로 공급된다.

또, 위성 방송에서는, MUSE 시스템 고품위 텔레비전 방송뿐만 아니라 통상의 NTSC 시스템 텔레비전 방송도 구현된다. 이 경우에, 베이스 밴드 NTSC 신호는 FM 복조기(33)로부터 출력되어 선택 회로(50)로 공급된다.

선택 회로(50)에서는 소망하는 베이스 밴드 신호가 선택되며, 이 베이스 밴드 신호는 신호 처리 장치(100)로 공급된다.

신호 처리 장치(100)는 신호 입력측에 AD 변환기(110)를, 또 출력측에 DA 변환기(120)를 구비하며, 버스(140)를 통해 상호 접속되는 프로그래머블 연산 회로(130), 동기 처리 회로(180), 편향 처리 회로(190), MPU(마이크로프로세서 장치)(170), RAM(랜덤액세스메모리)(160) 및 ROM(판독 전용 메모리)(150)을 포함한다.

신호 처리 장치(100)에 입력된 베이스 밴드 신호(베이스 밴드 NTSC 신호 또는 베이스 밴드 MUSE 신호)는 AD 변환기(110)에 의해 디지탈 신호로 변환되어 프로그래머블 연산 회로(130)에 공급된다.

프로그래머블 연산 회로(130)의 내부 구성이 도 2에 도시된다. 프로그래머블 연산 회로(130)는 어레이로 배열된 다수의 연산 구성 요소 PE11∼PEmn과 데이터 페치 레지스터(data capture register)(134)를 포함하며, 각각의 연산 구성 요소와 데이터 페치 레지스터(134)는 입출력 포트(133)를 통해 MPU(170) 또는 ROM(150)에 버스(140)에 의해 접속된다. 또, 각각의 연산 구성 요소와 데이터 페치 레지스터(134)는 입력 단자(135)를 통해 동기 처리 회로(180)와 접속된다.

각각의 연산 구성 요소는 마이크로프로그램의 변경에 의해 처리 내용을 변경할 수 있는 회로로서, 그의 연산 절차는 마이크로프로그램으로서 ROM(150)에 기입되며, MPU(170)로부터의 로드 인스트럭션(load instruction)에 따라서 각각의 연산 구성 요소내로 로드된다. 또, 입력 단자(135)에 공급되는 제어 신호에 따라 마이크로프로그램의 로드, 연산의 시작(start), 종료 등이 제어된다.

도 3은 연산 구성 요소 PE11∼PEmn 중 1 개의 내부 구성을 도시한 블럭도이다. 이 구조는 일반적인 DSP(디지탈 신호 프로세서)와 유사하다. 즉, 연산 구성 요소로서 ALU(Arithmetic and Logic Unit)(111), 연산 결과를 저장하는 데이터 레지스터(112), 외부 구성 요소와의 데이터 교환을 위한 I/O 포트(113)가 구비되며, 이들은 마이크로프로그램에 의해 제어된다.

먼저, 마이크로프로그램을 연산 구성 요소로 로드하는 경우, 선택 회로(114, 117)는 각각 입력 단자(119)를 통해 구성 요소로 입력되는 마이크로프로그램 및 기입 어드레스를 선택한다. 이것에 의해서, 인스트럭션 레지스터(115)내의 기입 어드레스에 의해 표시되는 영역내로 마이크로프로그램이 로드된다. 입력 단자(119)를 통해 입력되는 제어 신호에 따라, 영상 신호의 수평 귀선 기간 또는 수직 귀선 기간 동안에 마이크로프로그램의 로드가 수행된다. 또, 영상 기간(video period) 동안에 동작이 실행될 경우, 즉, 인스트럭션 레지스터(115)에 저장된 마이크로프로그램이 사용되는 경우, 선택 회로(117)는 인스트럭션 카운터(118)로부터의 출력 신호를 선택하면, 마이크로프로그램은 이 인스트럭션 카운터(118)에서 발생된 판독 어드레스(read address)에 따라 인스트럭션 레지스터(115)로부터 연속적으로 판독된다. 판독 어드레스의 발생 및 마이트로프로그램의 판독은 입력 단자(119)로 인가되는 제어 신호에 의해 제어된다. 판독된 마이크로프로그램은 선택 회로(114)를 거쳐서 인스트럭션 디코더(116)에 공급된다. 이 마이크로프로그램이 인스트럭션 디코더(116)에서 디코드됨으로써, ALU(111), 데이터 레지스터(112) 및 I/O 포트(113)가 각각 제어되어 원하는 동작 처리가 수행된다.

도 4는 NTSC 디코드 처리시 및 MUSE 디코드 처리시의 각각의 연산 구성 요소에 대한 처리의 할당을 도시한 테이블이다. NTSC 디코드 처리로는 휘도 신호/색 신호 분리, ACC(Automatic Color Correction), 색 복조, 필터링, 및 역 매트릭스 처리가 포함되며, MUSE 디코드 처리로는 동화상 영역 보간(moving picture region interpolation), 정지 화상 영역 보간, 이동 검출, 선 순차 디코드(alternated line decoding), 역 매트릭스 처리 등이 있다. 각각의 처리가 할당된 연산 구성 요소는 입력되는 데이터 흐름에 대해서 원하는 처리를 실행한다. 또한, MUSE 디코드 처리로는 프레임간 또는 필드간 연산이 있으며, 프레임 지연 데이터 또는 필드 지연 데이터가 요구된다. 이것은 연산 구성 요소를 I/O 포트(136)를 통해 프레임 메모리(101)에 접속하는 것에 의해 구현될 수 있다.

디코드 처리의 결과로서 얻어지는 RGB 신호는 출력 단자(132a∼132c)로부터 각각 출력되고, DA 변환기(120)에 의해 아날로그 신호로 변환된다. 아날로그 RGB 신호는 구동 회로(21)를 통해 CRT(22)로 공급되어 영상으로서 표시된다.

다음에, 도 2에 도시된 데이터 페치 레지스터(134)의 동작을 설명한다. NTSC 또는 MUSE 디코드가 수행될 때, 동작 개시시에 정상적인 절차를 도시한 마이크로프로그램을 로드하는 것에 부가하여, 동작중에 영상 신호의 상태에 따라서 적응적으로(adaptively) 처리 내용을 변화시키기 위해서 마이크로프로그램을 로드할 필요가 있다. 이와 같은 적응 제어(adaptive control)를 실현하기 위해서는, 처리 중에 영상 데이터를 MPU(170)내로 페치할 필요가 있다. 이를 위해, 레지스터(134)가 입력 신호 데이터 및 처리 중의 데이터, 즉, 디코드 처리 중의 데이터를 페치할 수 있도록, 데이터 페치 레지스터(134)에는 복수의 연산 구성 요소를 상호 접속하는 네트워크단(terminals of network)(137)이 접속된다. 예를 들면, 데이터 페치 레지스터(134)는 도 5에 도시한 회로 구성을 갖는다. 도 5에 있어서 참조 부호(1341a, 1341b, 1341c, ...)는 네트워크단에 접속된 입력 단자로서, 이들 입력 단자는 선택 회로(1342)를 통해 RAM(1343)에 접속된다. 또, 입력 단자(135) 및 입출력 단자(133)는 제어 회로(1346)에 접속되어 있다. 제어 회로(1346)는 입력되는 제어 신호, 어드레스 및 데이터 신호에 기초하여 다중 입력(multiinput) 선택 회로(1342)의 선택, 어드레스 카운터(1345)의 동작 개시, RAM(1343)의 기입/판독 제어 및 선택 회로(1344)의 선택에 필요한 제어 신호를 발생한다. 또, 이 제어 회로(1346)는 입출력 단자(133)를 통해 전송되는 RAM(1343)의 판독 어드레스 또는 이 어드레스에 따라서 판독되는 데이터의 인터페이스 기능을 한다.

이하, 데이터 페치 레지스터(134)의 동작을 설명한다.

먼저, 레지스터(134)로의 데이터 페치를 위해 다중 입력 선택 회로(1342)에 의해 선택된 데이터가 RAM(1343)에 입력된다. 이 선택 회로(1344)는 어드레스 카운터(1345)로부터의 신호를 선택한다. 제어 회로(1346)는 RAM(1343)을 기입 동작으로 설정함과 동시에 미리 설정된 임의의 타이밍으로 데이터를 기입한다. 이러한 기입 동작과 연동해서 어드레스 카운터(1345)가 동작 개시되며, 어드레스 카운터(1345)에 의해 생성되는 어드레스에 데이터가 연속적으로 기입된다.

다음으로, 데이터를 전송하기 위해, 선택 회로(1344)는 제어 회로(1346)를 통해 MPU(170)로부터 공급되는 판독 어드레스를 선택한다. 따라서, 사전 설정된 타이밍에서, RAM(1343)은 제어 회로(1346)에 의해 생성되는 제어 신호에 따라서 판독 동작으로 설정됨과 동시에, 상술한 동작에 의해 기입된 데이터가 선택 회로(1344)를 거쳐서 공급되는 판독 어드레스에 따라서 판독된다. 판독된 데이터는 입출력 단자(133) 및 버스(140)를 거쳐서 MPU(170)로 전송된다. MPU(170)에서 이 페치된 데이터에 기초하여 필요한 연산이 수행되며, 그 결과에 따라서 처리 알고리즘의 일부 또는 전체를 변경하기 위한 마이크로프로그램이 ROM(150)에서 로드된다. 이러한 처리시에, RAM(160)은 페치된 데이터를 일시적으로 저장하기 위한 영역 또는 MPU(170)에 의한 연산시에 필요한 작업 영역(a working region)으로서 동작한다.

상술한 바와 같이, NTSC 디코드 처리중에는 ACC(자동 색포화도 보정)가 포함된다. 이것은 버스트 신호의 진폭에 따라 색 복조시의 이득을 제어하는 것이다. 이와 같은 처리를 실현하기 위해서는 버스트 신호를 데이터 페치 레지스터(134)에 의해 페치하고 MPU(170)로 전송한다. 또, MPU(170)에 있어서 보정 이득이 연산되며, 도 4에 도시한 바와 같이 ACC 처리가 할당된 연산 구성 요소 PE21로 상기 보정 이득을 실현하기 위한 마이크로프로그램이 로드된다.

도 6에 ACC 처리가 실행될 때의 제어 타이밍을 도시한다. 페치된 버스트 신호는 그의 라인 기간(line period)내에 MPU(170)로 전송되고, MPU(170)에서 보정 이득이 연산된다. 또, 다음 라인의 버스트 신호 페치 개시전에 상기 보정 이득을 실현하는 마이크로프로그램의 재로드(reloading)가 완료되며, 연산 구성 요소는 갱신된(updated) 인스트럭션에 따라 ACC 처리를 수행한다.

도 7은 MUSE 디코드 처리에 있어서의 제어 신호에 의한 제어 타이밍을 MUSE 신호 포맷에 비교하여 도시한 것이다. MUSE 신호에는 각 필드마다의 동작을 설정하는 제어 신호가 중첩되며, MUSE 디코드 처리가 수행될 때, 이 제어 신호에 따라 처리내용을 변경할 필요가 있다. 도 7에 도시한 바와 같이, 데이터 페치 레지스터(134)에 의해 페치된 제어 신호는 그 필드 기간내에 MPU(170)로 전송된다. MPU(170)에는 제어 신호를 디코드한 후, 다음 필드의 수직 귀선 기간 동안 그 제어를 실현하기 위한 마이크로프로그램을 로드한다. 연산 구성 요소는 새로 로드된 마이크로프로그램에 따라서 동작한다. 이와 같이, 본 발명에 따른 신호 처리 장치는 연산 구성 요소에 대한 마이크로프로그램 변경과 같은 제어 처리에 대해서 융통성있게 대응할 수가 있다.

다음에, 동기 처리에 대해서 설명한다.

NTSC 디코드 처리에 있어서, 수평 동기 검출, 수직 동기 검출 및 동기 클록 재생은 기본적으로 각 라인 또는 필드에 대해 MPU(170)에 의해 수행된다. 즉, 동기 처리는 상술한 프로그래머블 연산 회로(130)의 데이터 페치 기능을 이용하여 처리에 필요한 데이터를 MPU로 페치하는 것에 의해 실현된다. 도 1에 도시한 동기 처리 회로(180)는 MPU(170)의 주변 회로로서 기능하여, MPU(170)의 연산 결과에 따라 제어 신호를 발생한다. 구체적으로, 동기 처리 회로(180)는 MPU(170)에서 처리된 위상 오차(phase error) 데이터를 PLL 제어 전압으로 변환하고, 이 전압을 도시하지 않은 VCXO로 공급한다. 또, 동기 처리 회로(180)는 재생된 동기 신호에 따라서 프로그래머블 연산 회로(130) 및 편향 처리 회로(190)를 위한 제어 신호를 발생한다.

MUSE 디코드 처리에 있어서도, 수평 동기 검출, 클램프 레벨 검출 및 ALC(Automatic Level Control) 레벨 검출은 기본적으로는 각 라인 또는 필드에 대해 수행되므로, 상술한 NTSC 디코드 처리와 마찬가지로 MPU(170)를 사용해서 처리된다. 이 경우, 동기 처리 회로(180)는 버스(140)를 통해 MPU(170)로부터 공급되는 처리 데이터를 클램프 레벨, ALC 제어 전압 또는 PLL 제어 전압으로 변환하여, 도시하지 않은 클램프 회로, ALC 회로, VCXO에 각각 공급한다. 또, 동기 처리 회로(180)는 재생된 동기 신호에 따라서 프로그래머블 연산 회로(130) 및 편향 처리 회로(190)를 위한 제어 신호를 발생한다.

다음에, 편향 처리에 대해 설명한다.

편향 처리의 주요한 기능은 편향을 위한 톱니 파형 신호를 발생하는 것이다. 이 경우 주사시의 기하학적 왜곡(geometric distortion)을 미리 제거해야 할 필요가 있으며, 이를 위해 핀-쿠션 보정(pin-cushion correction)이 수행된다. 이와 같은 처리에 대해서 본 발명에 따른 신호 처리 장치가 적합하다. 즉, 이러한 처리는 각 라인에 대해 수행되므로 MPU(170)가 이러한 처리에 응용가능하다. 도 1의 편향 처리 회로(190)는 MPU(170)의 주변 회로로서 기능한다. 편향 처리 회로(190)는 MPU(170)에 의해 연산된 보정 데이터 및 동기 처리 회로(180)로부터의 동기 신호에 기초해 왜곡 보정된 톱니 파형 신호를 발생하여 CRT(22)를 제어한다. 이와 같이, 본 발명에 따른 신호 처리 장치에서는, MPU(170)가 동기 처리 또는 편향 처리의 주요한 기능을 수행하므로, 다양한 신호 시스템을 융통성있게 처리할 수 있다. 또한, 동기 처리 또는 편향 처리에 필요한 기능은 MPU의 주변 회로에 의해 실현되는 비교적 간단한 기능이기 때문에, 회로 규모가 대폭적으로 감소된다.

도 8은 도 1의 텔레비전 수신기에 있어서의 신호 처리 장치(100)와 유사한 신호 처리 장치를 도시한 블럭도이다. 도 1의 영상 신호 처리 장치(100)와 다른 점은 도 8의 영상 신호 처리 장치에 있어서는 편향 처리 회로(190)가 빠졌다는 점이다. 전술한 설명에 있어서는 텔레비전 수신기를 예로 들어 설명하였지만, 도 8의 신호 처리 장치는 텔레비전 수신기 이외의 다른 장치에도 적용가능하다. 이 경우, 편향 처리 회로(190)는, 텔레비전 수신기에 있어서 CRT가 표시 장치로서 이용된 때만 요구되므로 표시 장치로서 그밖의 것이 이용된 경우에는 필요하지 않다.

예를 들어, 도 8에 도시된 신호 처리 장치는 광폭 스크린 투사형 디스플레이 시스템(wide-screen projection display system)에 적용가능하다. 최근 공공시설 등에 있어서 광폭 스크린의 투사형 디스플레이 시스템이 설치되는 경우가 증가하고 있다. 이 시스템은 기본적으로는 투사형 디스플레이 장치와 표시될 신호 시스템 수만큼의 다수의 신호 재생 장치의 조합으로 구성된다. 따라서, 신호 재생 장치로서 도 8에 도시된 신호 처리 장치가 광폭 스크린 투사형 디스플레이 시스템에 적합하다.

이상 설명한 바와 같이, 본 발명에 따른 텔레비전 수신기 및 신호 처리 장치에 의하면, NTSC 디코드 처리 또는 MUSE 디코드 처리와 같은 고속 처리가 프로그래머블 연산 회로에 의해 실행되고, 또 연산 구성 요소용 마이크로프로그램의 변경을 위한 제어 처리, 동기 처리, 편향 처리 등의 저속 처리는 MPU를 사용해서 소프트웨어 처리로 실행되므로, 다양한 영상 신호에 대해서도 융통성있게 대응할 수 있다. 또한, 저속 처리에 필요한 주요 기능이 MPU에 의해 실현되므로 회로 규모의 대폭적인 삭감이 가능하여 대폭적인 비용 저감이 가능하게 된다는 효과가 얻어진다.

또한, 상기 실시예의 설명에 있어서는 프로그래머블 연산 회로(130)를 MIMD(Multiple Instruction stream Multiple Data stream)형 연산 회로를 사용해서 구성한 예를 설명하였지만, 본 발명은 이것에 한정되는 것이 아니라, 영상 신호 디코드 처리와 같은 고속 처리를 실행할 수 있는 한, SIMD(Single Instruction stream Multiple Data stream)형 연산 회로와 같은 다른 프로그래머블 연산 회로가 이용될 수도 있다.

Claims

수신된 텔레비전 방송파 중 원하는 채널 신호를 선택하여 중간 주파수 신호로 변환하는 튜너와, 상기 중간 주파수 신호를 증폭하는 중간 주파수 증폭기와, 상기 증폭된 중간 주파수 신호를 베이스 밴드 신호로 변환하는 복조기와, 상기 복조기로부터 공급된 베이스 밴드 신호를 처리하여 표시 장치로 출력하는 신호 처리 장치를 포함하는 텔레비전 수신기에 있어서,

상기 신호 처리 장치는,

영상 디코드 처리 알고리즘을 규정하는 마이크로프로그램을 포함하는 메모리와,

영상 신호를 수신하고 상기 마이크로프로그램에 따라서 영상 디코드 처리를 실행하는 프로그래머블 연산 수단과,

상기 메모리에 포함된 마이크로프로그램의 상기 프로그래머블 연산 수단으로의 전송을 제어하는 마이크로프로세서 장치를 포함하되,

고속 처리는 상기 프로그래머블 연산 수단을 사용해서 수행되고, 저속 처리는 상기 마이크로프로세서 장치를 사용해서 수행되는

텔레비전 수신기.
제 1 항에 있어서,

상기 프로그래머블 연산 수단을 사용하는 고속 처리는 영상 신호 처리를 포함하고,

상기 마이크로프로세서 장치를 사용하는 저속 처리는 제어 처리, 동기 처리, 편향 처리 중 하나를 포함하는

텔레비전 수신기.
제 1 항에 있어서,

표시 장치로서 음극선관(CRT)이 사용되고,

상기 마이크로프로세서 장치를 사용하는 저속 처리는 편향 처리를 포함하는

텔레비전 수신기.
텔레비전 수신기에 있어서,

영상 디코드 처리 알고리즘을 규정하는 마이크로프로그램을 포함하는 메모리와,

영상 신호를 수신하고 상기 마이크로프로그램에 따라 영상 디코드 처리를 실행하는 프로그래머블 연산 수단과,

상기 메모리에 포함되는 마이크로프로그램의 상기 프로그래머블 연산 수단으로의 전송을 제어하는 마이크로프로세서 장치와,

영상 신호에 포함된 정보를 추출하는 정보 추출 수단을 포함하되,

상기 마이크로프로세서 장치는, 상기 정보 추출 수단에 의해 추출된 정보에 따라 처리 알고리즘의 일부 또는 전체를 변경하기 위한 마이크로프로그램을 상기 메모리로부터 상기 프로그래머블 연산 수단으로 전송하는

텔레비전 수신기.
텔레비전의 영상 신호를 처리하는 신호 처리 장치에 있어서,

영상 디코드 처리 알고리즘을 규정하는 마이크로프로그램을 포함하는 메모리와,

영상 신호를 수신하고 상기 마이크로프로그램에 따라 영상 디코드 처리를 실행하는 프로그래머블 연산 수단과,

상기 메모리에 포함된 마이크로프로그램의 상기 프로그래머블 연산 수단으로의 전송을 제어하는 마이크로프로세서 장치를 포함하되,

고속 처리는 상기 프로그래머블 연산 수단을 사용해서 수행되고, 저속 처리는 상기 마이크로프로세서 장치를 사용해서 수행되는

영상 신호 처리 장치.
제 5 항에 있어서,

상기 프로그래머블 연산 수단을 사용하는 고속 처리는 영상 신호 처리를 포함하고,

상기 마이크로프로세서 장치를 사용하는 저속 처리는 제어 처리, 동기 처리 및 편향 처리 중 하나를 포함하는

영상 신호 처리 장치.
제 5 항에 있어서,

표시 장치로서 음극선관(CRT)이 사용되고,

상기 마이크로프로세서 장치를 사용하는 저속 처리는 편향 처리를 포함하는

영상 신호 처리 장치.
영상 신호 처리 장치에 있어서,

영상 디코드 처리 알고리즘을 규정하는 마이크로프로그램을 포함하는 메모리와,

영상 신호를 수신하고 상기 마이크로프로그램에 따라 영상 디코드 처리를 실행하는 프로그래머블 연산 수단과,

상기 메모리에 포함된 마이크로프로그램의 상기 프로그래머블 연산 수단으로의 전송을 제어하는 마이크로프로세서 장치와,

영상 신호에 포함되는 정보를 추출하는 정보추출수단을 포함하되,

상기 마이크로프로세서 장치는 상기 정보 추출 수단에 의해 추출된 정보에 따라 처리 알고리즘의 일부 또는 전체를 변경하기 위한 마이크로프로그램을 상기 메모리로부터 상기 프로그래머블 연산 수단으로 전송하는

영상 신호 처리 장치.