JPH09270971A - テレビジョン受信機 - Google Patents
テレビジョン受信機Info
- Publication number
- JPH09270971A JPH09270971A JP7855896A JP7855896A JPH09270971A JP H09270971 A JPH09270971 A JP H09270971A JP 7855896 A JP7855896 A JP 7855896A JP 7855896 A JP7855896 A JP 7855896A JP H09270971 A JPH09270971 A JP H09270971A
- Authority
- JP
- Japan
- Prior art keywords
- information
- circuit
- signal
- memory
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 テレビジョン受信機において、入力される放
送が変化した場合においても、共通のＬＵＴメモリを用
いて、各放送方式に対応した信号処理機能を提供するこ
とを目的とする。 【解決手段】 プログラマブル演算回路１３１は映像信
号に含まれる情報を抽出する情報抽出手段１３２と、Ｌ
ＵＴメモリ１３３を備え、ＣＰＵは前記情報抽出手段１
３２から抽出された情報にもとづいてＬＵＴメモリ１３
３の一部あるいは全体を変更できる、前記プログラマブ
ル演算手段１３１は前記情報付加手段２３３が付加した
情報をもとに処理を行う構成にすることにより、共通の
プログラマブル演算回路１３１を用いて各放送方式に対
応した信号処理機能を提供することができ、新機能が追
加される場合においても専用回路を設ける必要がなく、
回路規模を抑えコスト削減を図ることが可能という有利
な効果が得られる。
送が変化した場合においても、共通のＬＵＴメモリを用
いて、各放送方式に対応した信号処理機能を提供するこ
とを目的とする。 【解決手段】 プログラマブル演算回路１３１は映像信
号に含まれる情報を抽出する情報抽出手段１３２と、Ｌ
ＵＴメモリ１３３を備え、ＣＰＵは前記情報抽出手段１
３２から抽出された情報にもとづいてＬＵＴメモリ１３
３の一部あるいは全体を変更できる、前記プログラマブ
ル演算手段１３１は前記情報付加手段２３３が付加した
情報をもとに処理を行う構成にすることにより、共通の
プログラマブル演算回路１３１を用いて各放送方式に対
応した信号処理機能を提供することができ、新機能が追
加される場合においても専用回路を設ける必要がなく、
回路規模を抑えコスト削減を図ることが可能という有利
な効果が得られる。
Description
【０００１】
【発明の属する技術分野】本発明はプログラマブル演算
回路及びＣＰＵを用いて映像信号処理を実行するテレビ
ジョン受信機に関するものである。
回路及びＣＰＵを用いて映像信号処理を実行するテレビ
ジョン受信機に関するものである。
【０００２】
【従来の技術】近年、テレビジョン受信機は多機能／高
機能化がすすんでいる。図６は現行テレビジョン受信機
の構成図である。以下、図６を用いて現行テレビジョン
放送を受信する場合についてその動作を説明する。
機能化がすすんでいる。図６は現行テレビジョン受信機
の構成図である。以下、図６を用いて現行テレビジョン
放送を受信する場合についてその動作を説明する。
【０００３】まずはじめに、現行地上波ＮＴＳＣ放送を
受信する場合についてその動作を説明する。アンテナ１
０で受信されたＵＨＦ／ＶＨＦの放送波は、ＵＨＦ／Ｖ
ＨＦチューナ１１に供給されて所望のチャンネルが選択
され中間周波数に変換された後、映像中間周波増幅回路
１２にて増幅される。映像中間周波増幅回路１２で増幅
された信号は、ＶＢＳ復調器１３でベースバンドＮＴＳ
Ｃ信号に変換された後、選択回路２４に出力される。選
択回路２４ではベースバンドＮＴＳＣ信号が選択されて
おり、同期処理回路１５及びＡ／Ｄ変換器１４にそれぞ
れ供給される。Ａ／Ｄ変換器１４のサンプリング周波数
は、カラーサブキャリアの４倍の周波数を用いることが
一般的であり、その場合約１４．３ＭＨｚである。Ａ／
Ｄ変換器１４でデジタル化されたベースバンドＮＴＳＣ
信号はＮＴＳＣデコード回路１６に供給され、ＮＴＳＣ
デコード処理が施される。ＮＴＳＣデコード回路１６で
デコード処理された輝度／色差映像信号は、階調補正回
路１７において階調補正処理が施される。階調補正回路
１７で補正された信号はＲＧＢ信号として出力され、Ｄ
／Ａ変換器１８でアナログ信号に変換された後、選択回
路２０にて選択され、ドライブ回路２１を介してＣＲＴ
２２に供給され画像表示される。
受信する場合についてその動作を説明する。アンテナ１
０で受信されたＵＨＦ／ＶＨＦの放送波は、ＵＨＦ／Ｖ
ＨＦチューナ１１に供給されて所望のチャンネルが選択
され中間周波数に変換された後、映像中間周波増幅回路
１２にて増幅される。映像中間周波増幅回路１２で増幅
された信号は、ＶＢＳ復調器１３でベースバンドＮＴＳ
Ｃ信号に変換された後、選択回路２４に出力される。選
択回路２４ではベースバンドＮＴＳＣ信号が選択されて
おり、同期処理回路１５及びＡ／Ｄ変換器１４にそれぞ
れ供給される。Ａ／Ｄ変換器１４のサンプリング周波数
は、カラーサブキャリアの４倍の周波数を用いることが
一般的であり、その場合約１４．３ＭＨｚである。Ａ／
Ｄ変換器１４でデジタル化されたベースバンドＮＴＳＣ
信号はＮＴＳＣデコード回路１６に供給され、ＮＴＳＣ
デコード処理が施される。ＮＴＳＣデコード回路１６で
デコード処理された輝度／色差映像信号は、階調補正回
路１７において階調補正処理が施される。階調補正回路
１７で補正された信号はＲＧＢ信号として出力され、Ｄ
／Ａ変換器１８でアナログ信号に変換された後、選択回
路２０にて選択され、ドライブ回路２１を介してＣＲＴ
２２に供給され画像表示される。
【０００４】一方、同期処理回路１５では入力されたベ
ースバンドＮＴＳＣ信号から、垂直・水平各々の同期信
号を分離し、垂直同期再生、水平同期再生及び入力信号
に同期したクロックの再生等の処理が行われる。これら
の同期信号及びクロックはＡ／Ｄ変換器１４、ＮＴＳＣ
デコード回路１６、階調補正回路１７、Ｄ／Ａ変換器１
８、偏向処理回路１９のそれぞれに供給されており、各
処理回路はこれらの信号に同期して動作する。また、偏
向処理回路１９は同期処理回路１５から供給された同期
信号をもとに水平・垂直ののこぎり波を発生し、選択回
路２３にて選択され、ＣＲＴ２２の偏向回路を動作させ
る。
ースバンドＮＴＳＣ信号から、垂直・水平各々の同期信
号を分離し、垂直同期再生、水平同期再生及び入力信号
に同期したクロックの再生等の処理が行われる。これら
の同期信号及びクロックはＡ／Ｄ変換器１４、ＮＴＳＣ
デコード回路１６、階調補正回路１７、Ｄ／Ａ変換器１
８、偏向処理回路１９のそれぞれに供給されており、各
処理回路はこれらの信号に同期して動作する。また、偏
向処理回路１９は同期処理回路１５から供給された同期
信号をもとに水平・垂直ののこぎり波を発生し、選択回
路２３にて選択され、ＣＲＴ２２の偏向回路を動作させ
る。
【０００５】次に、衛星ＭＵＳＥ放送を受信する場合に
ついてその動作を説明する。アンテナ３０で受信された
ＭＵＳＥ放送波は、ＢＳチューナ３１に供給されて所望
のチャンネルが選択され中間周波数に変換された後、映
像中間周波増幅回路３２にて増幅される。映像中間周波
増幅回路３２で増幅された信号は、ＦＭ復調器３３でベ
ースバンドＭＵＳＥ信号に変換された後、Ａ／Ｄ変換器
３４に供給され１６．２ＭＨｚのサンプリング周波数で
デジタル化され、同期処理回路３５及びＭＵＳＥデコー
ド回路３６に供給される。Ａ／Ｄ変換器３４でデジタル
化されたベースバンドＭＵＳＥ信号はＭＵＳＥデコード
回路３６に供給され、ＭＵＳＥデコード処理が施され
る。ＭＵＳＥデコード回路３６でデコード処理された輝
度／色差映像信号は、階調補正回路３７において階調補
正処理が施される。階調補正回路３７で補正された信号
はＲＧＢ信号として出力され、Ｄ／Ａ変換器３８でアナ
ログ信号に変換された後、選択回路２０にて選択され、
ドライブ回路２１を介してＣＲＴ２２に供給され画像表
示される。
ついてその動作を説明する。アンテナ３０で受信された
ＭＵＳＥ放送波は、ＢＳチューナ３１に供給されて所望
のチャンネルが選択され中間周波数に変換された後、映
像中間周波増幅回路３２にて増幅される。映像中間周波
増幅回路３２で増幅された信号は、ＦＭ復調器３３でベ
ースバンドＭＵＳＥ信号に変換された後、Ａ／Ｄ変換器
３４に供給され１６．２ＭＨｚのサンプリング周波数で
デジタル化され、同期処理回路３５及びＭＵＳＥデコー
ド回路３６に供給される。Ａ／Ｄ変換器３４でデジタル
化されたベースバンドＭＵＳＥ信号はＭＵＳＥデコード
回路３６に供給され、ＭＵＳＥデコード処理が施され
る。ＭＵＳＥデコード回路３６でデコード処理された輝
度／色差映像信号は、階調補正回路３７において階調補
正処理が施される。階調補正回路３７で補正された信号
はＲＧＢ信号として出力され、Ｄ／Ａ変換器３８でアナ
ログ信号に変換された後、選択回路２０にて選択され、
ドライブ回路２１を介してＣＲＴ２２に供給され画像表
示される。
【０００６】一方、同期処理回路３５ではデジタル化さ
れたベースバンドＭＵＳＥ信号から、垂直・水平各々の
同期信号を分離し、垂直同期信号及び水平同期信号を再
生するとともに、ＭＵＳＥデコード処理に必要なクロッ
ク及び制御信号を発生させる。これらの同期信号、クロ
ック及び制御信号はＡ／Ｄ変換器３４、ＭＵＳＥデコー
ド回路３６、階調補正回路３７、Ｄ／Ａ変換器３８、偏
向処理回路３９のそれぞれに供給されており、各処理回
路はこれらの信号に同期して動作する。また、偏向処理
回路３９は同期処理回路３５から供給された同期信号を
もとに水平・垂直ののこぎり波を発生し、選択回路２３
にて選択されＣＲＴ２２の偏向回路を動作させる。
れたベースバンドＭＵＳＥ信号から、垂直・水平各々の
同期信号を分離し、垂直同期信号及び水平同期信号を再
生するとともに、ＭＵＳＥデコード処理に必要なクロッ
ク及び制御信号を発生させる。これらの同期信号、クロ
ック及び制御信号はＡ／Ｄ変換器３４、ＭＵＳＥデコー
ド回路３６、階調補正回路３７、Ｄ／Ａ変換器３８、偏
向処理回路３９のそれぞれに供給されており、各処理回
路はこれらの信号に同期して動作する。また、偏向処理
回路３９は同期処理回路３５から供給された同期信号を
もとに水平・垂直ののこぎり波を発生し、選択回路２３
にて選択されＣＲＴ２２の偏向回路を動作させる。
【０００７】さらに、衛星放送では周知の通りＮＴＳＣ
放送も実施されており、この場合は、図６の選択回路２
４ではＦＭ復調器３３からの信号が選択されており、Ｆ
Ｍ復調器３３からのベースバンドＮＴＳＣ信号に対して
上述した地上波ＮＴＳＣ放送と同じＮＴＳＣデコード処
理が施される。
放送も実施されており、この場合は、図６の選択回路２
４ではＦＭ復調器３３からの信号が選択されており、Ｆ
Ｍ復調器３３からのベースバンドＮＴＳＣ信号に対して
上述した地上波ＮＴＳＣ放送と同じＮＴＳＣデコード処
理が施される。
【０００８】
【発明が解決しようとする課題】以上のように従来のテ
レビジョン受信機では、階調補正回路等、それぞれの放
送方式に応じた専用処理回路が個々に設けられており、
信号処理機能が増えるごとに各放送方式に応じた専用信
号処理回路を新たに設ける必要があり、回路規模が増大
するとともにコスト面においても不利になるという課題
を有していた。
レビジョン受信機では、階調補正回路等、それぞれの放
送方式に応じた専用処理回路が個々に設けられており、
信号処理機能が増えるごとに各放送方式に応じた専用信
号処理回路を新たに設ける必要があり、回路規模が増大
するとともにコスト面においても不利になるという課題
を有していた。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明のテレビジョン受信機は、入力された映像信
号に応じてその信号処理を適応的に行うプログラマブル
演算手段が、映像信号の方式に応じてルックアップテー
ブルメモリの内容を変更して信号処理を行うものであ
る。
に、本発明のテレビジョン受信機は、入力された映像信
号に応じてその信号処理を適応的に行うプログラマブル
演算手段が、映像信号の方式に応じてルックアップテー
ブルメモリの内容を変更して信号処理を行うものであ
る。
【００１０】本発明によれば、入力される放送が変化し
た場合においても、共通のＬＵＴメモリを用いて、各放
送方式に対応した信号処理機能を提供することができ
る。
た場合においても、共通のＬＵＴメモリを用いて、各放
送方式に対応した信号処理機能を提供することができ
る。
【００１１】
【発明の実施の形態】本発明のテレビジョン受信機は、
映像デコード処理アルゴリズムを規定するマイクロプロ
グラムが予め格納されるメモリと、映像信号が供給され
前記マイクロプログラムに従って映像デコード処理を行
うプログラマブル演算手段と、前記メモリに格納される
マイクロプログラムを前記プログラマブル演算手段への
転送を制御するＣＰＵとを備え、前記プログラマブル演
算手段は映像信号に含まれる情報を抽出する情報抽出手
段と、ルックアップテーブルメモリ（以下、ＬＵＴ（Ｌ
ｏｏｋＵｐＴａｂｌｅ）メモリと記す）を有し、ＣＰＵ
は情報抽出手段から抽出された情報にもとづいてＬＵＴ
メモリの一部あるいは全体を変更するという特徴を備え
たものであり、ＣＰＵはこの情報抽出手段から抽出され
た情報にもとづいてＬＵＴメモリの一部あるいは全体を
変更することを特徴とするものであり、入力される放送
が変化した場合においても、共通のＬＵＴメモリを用い
て、ＣＰＵがＬＵＴメモリの一部あるいは全体を変更す
ることにより、各放送方式に対応した信号処理機能を実
現し得るものである。
映像デコード処理アルゴリズムを規定するマイクロプロ
グラムが予め格納されるメモリと、映像信号が供給され
前記マイクロプログラムに従って映像デコード処理を行
うプログラマブル演算手段と、前記メモリに格納される
マイクロプログラムを前記プログラマブル演算手段への
転送を制御するＣＰＵとを備え、前記プログラマブル演
算手段は映像信号に含まれる情報を抽出する情報抽出手
段と、ルックアップテーブルメモリ（以下、ＬＵＴ（Ｌ
ｏｏｋＵｐＴａｂｌｅ）メモリと記す）を有し、ＣＰＵ
は情報抽出手段から抽出された情報にもとづいてＬＵＴ
メモリの一部あるいは全体を変更するという特徴を備え
たものであり、ＣＰＵはこの情報抽出手段から抽出され
た情報にもとづいてＬＵＴメモリの一部あるいは全体を
変更することを特徴とするものであり、入力される放送
が変化した場合においても、共通のＬＵＴメモリを用い
て、ＣＰＵがＬＵＴメモリの一部あるいは全体を変更す
ることにより、各放送方式に対応した信号処理機能を実
現し得るものである。
【００１２】また本発明の他のテレビジョン受信機は、
映像デコード処理アルゴリズムを規定するマイクロプロ
グラムが予め格納されるメモリと、入力された映像信号
に前記マイクロプログラムに従って映像デコード処理を
行うプログラマブル演算手段と、前記メモリに格納され
るマイクロプログラムを前記プログラマブル演算手段へ
の転送を制御するＣＰＵとを備え、前記プログラマブル
演算手段は映前記像信号に含まれる情報を抽出する情報
抽出手段と、前記情報抽出手段から抽出された情報にデ
ータを付加する情報付加手段とを有し、前記情報付加手
段が付加した情報をもとに処理を行うという特徴とする
ものであり、入力される信号が変化した場合において
も、共通の情報付加手段を用いることによりオンスクリ
ーン機能等を実現し得るものである。
映像デコード処理アルゴリズムを規定するマイクロプロ
グラムが予め格納されるメモリと、入力された映像信号
に前記マイクロプログラムに従って映像デコード処理を
行うプログラマブル演算手段と、前記メモリに格納され
るマイクロプログラムを前記プログラマブル演算手段へ
の転送を制御するＣＰＵとを備え、前記プログラマブル
演算手段は映前記像信号に含まれる情報を抽出する情報
抽出手段と、前記情報抽出手段から抽出された情報にデ
ータを付加する情報付加手段とを有し、前記情報付加手
段が付加した情報をもとに処理を行うという特徴とする
ものであり、入力される信号が変化した場合において
も、共通の情報付加手段を用いることによりオンスクリ
ーン機能等を実現し得るものである。
【００１３】（実施の形態１）以下に、本発明の第１の
実施の形態について、図１、図２及び図３を用いて説明
する。なお、図６に示した従来のテレビジョン受信機と
同様な部分については同一符号を付しており、その動作
については説明を省略する。
実施の形態について、図１、図２及び図３を用いて説明
する。なお、図６に示した従来のテレビジョン受信機と
同様な部分については同一符号を付しており、その動作
については説明を省略する。
【００１４】図１において、入力された映像信号はＡ／
Ｄ変換器１１０でデジタル信号に変換された後、入出力
ポート１３７を介して信号処理回路１３０に供給され
る。信号処理回路１３０は、信号処理のエンジン部分で
あるプログラマブル演算回路１３１、情報抽出手段１３
２及びＬＵＴメモリ１３３から構成されており、入出力
ポート１３４を介して、ＣＰＵ（中央演算処理装置）１
７０、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）１５０
及びＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）
１６０にバス１４０を介して相互に接続されている。ま
た、入出力端子１３５を介して同期処理回路２００と接
続されている。プログラマブル演算回路１３１は処理内
容を変更することのできる演算回路であって、その演算
の手順はマイクロプログラムとして、ＲＯＭ１５０に書
き込まれており、ＣＰＵ１７０からのロード命令に従っ
てプログラマブル演算回路１３１にロードされる。ま
た、入力端子１３５に供給される制御信号に従ってマイ
クロプログラムのロード、演算の起動、終了等の制御が
行われる。信号処理回路１３０からの出力は出力端子１
３６から出力されＤ／Ａ変換器１２０でアナログ信号に
変換される。アナログＲＧＢ信号はドライブ回路２１を
介してＣＲＴ２２に供給され画像表示される。
Ｄ変換器１１０でデジタル信号に変換された後、入出力
ポート１３７を介して信号処理回路１３０に供給され
る。信号処理回路１３０は、信号処理のエンジン部分で
あるプログラマブル演算回路１３１、情報抽出手段１３
２及びＬＵＴメモリ１３３から構成されており、入出力
ポート１３４を介して、ＣＰＵ（中央演算処理装置）１
７０、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）１５０
及びＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）
１６０にバス１４０を介して相互に接続されている。ま
た、入出力端子１３５を介して同期処理回路２００と接
続されている。プログラマブル演算回路１３１は処理内
容を変更することのできる演算回路であって、その演算
の手順はマイクロプログラムとして、ＲＯＭ１５０に書
き込まれており、ＣＰＵ１７０からのロード命令に従っ
てプログラマブル演算回路１３１にロードされる。ま
た、入力端子１３５に供給される制御信号に従ってマイ
クロプログラムのロード、演算の起動、終了等の制御が
行われる。信号処理回路１３０からの出力は出力端子１
３６から出力されＤ／Ａ変換器１２０でアナログ信号に
変換される。アナログＲＧＢ信号はドライブ回路２１を
介してＣＲＴ２２に供給され画像表示される。
【００１５】次に、情報抽出手段１３２及びＬＵＴメモ
リ１３３の機能についてその動作を説明する。デコード
処理をする場合、定常動作状態において映像信号の状態
に応じて適応的にＬＵＴメモリの内容を変更する場合が
ある。このような適応処理を実現する場合、処理途中段
階のデータを取り込む必要がある。すなわち、情報抽出
手段１３２はプログラマブル演算回路１３１と接続され
ており、入力信号データあるいはデコード処理途中デー
タを取り込むことができるように構成されており、同期
処理回路２００で生成される制御信号に従って所定のタ
イミングでデータを取り込むことができる。取り込まれ
たデータはバス１４０を介してＣＰＵ１７０に転送さ
れ、ＣＰＵ１７０において必要な演算が行われた後、そ
の結果に応じてＬＵＴメモリ１３３の内容を一部あるい
は全体を変更し、変更したデータにもとづいてプログラ
マブル演算回路１３１は動作する。
リ１３３の機能についてその動作を説明する。デコード
処理をする場合、定常動作状態において映像信号の状態
に応じて適応的にＬＵＴメモリの内容を変更する場合が
ある。このような適応処理を実現する場合、処理途中段
階のデータを取り込む必要がある。すなわち、情報抽出
手段１３２はプログラマブル演算回路１３１と接続され
ており、入力信号データあるいはデコード処理途中デー
タを取り込むことができるように構成されており、同期
処理回路２００で生成される制御信号に従って所定のタ
イミングでデータを取り込むことができる。取り込まれ
たデータはバス１４０を介してＣＰＵ１７０に転送さ
れ、ＣＰＵ１７０において必要な演算が行われた後、そ
の結果に応じてＬＵＴメモリ１３３の内容を一部あるい
は全体を変更し、変更したデータにもとづいてプログラ
マブル演算回路１３１は動作する。
【００１６】例えば、このようなＬＵＴメモリ１３３を
利用する処理の一つに階調補正処理と呼ばれる処理があ
る。これは、低コントラストの映像の濃淡を拡大するた
めに行われる処理である。
利用する処理の一つに階調補正処理と呼ばれる処理があ
る。これは、低コントラストの映像の濃淡を拡大するた
めに行われる処理である。
【００１７】図２に階調補正処理を行う場合のフローチ
ャートを示す。まず、プログラマブル演算回路１３１に
おいて１フレーム期間内の入力信号の輝度分布（ヒスト
グラム分布）が検出され、次に情報抽出手段１３２にお
いてヒストグラムデータが抽出されバス１４０を介し、
ＣＰＵ１７０に取り込まれる。ＣＰＵ１７０は情報抽出
手段１３２が抽出したヒストグラムデータから、各種演
算パラメータの算出を行い、階調補正テーブルを作成す
る。作成された階調補正テーブルは信号処理回路１３０
のＬＵＴメモリ１３３に書き込まれ、プログラマブル演
算回路１３１はＬＵＴメモリ１３３に従い処理を行う。
ャートを示す。まず、プログラマブル演算回路１３１に
おいて１フレーム期間内の入力信号の輝度分布（ヒスト
グラム分布）が検出され、次に情報抽出手段１３２にお
いてヒストグラムデータが抽出されバス１４０を介し、
ＣＰＵ１７０に取り込まれる。ＣＰＵ１７０は情報抽出
手段１３２が抽出したヒストグラムデータから、各種演
算パラメータの算出を行い、階調補正テーブルを作成す
る。作成された階調補正テーブルは信号処理回路１３０
のＬＵＴメモリ１３３に書き込まれ、プログラマブル演
算回路１３１はＬＵＴメモリ１３３に従い処理を行う。
【００１８】図３に階調補正処理を行う場合の制御タイ
ミングを示す。情報抽出手段１３２により抽出されたヒ
ストグラムデータは次の１フィールド期間内にＣＰＵ１
７０に転送されＣＰＵ１７０で所定の演算が行われる。
さらに、次フレームのヒストグラムデータ取り込み開始
前に、ＬＵＴメモリ１３３にデータが設定され、プログ
ラマブル演算回路１３１は新たに設定されたＬＵＴにも
とづき階調補正処理を行う。よって、２フレームに１
回、階調補正処理の実現が可能となる。
ミングを示す。情報抽出手段１３２により抽出されたヒ
ストグラムデータは次の１フィールド期間内にＣＰＵ１
７０に転送されＣＰＵ１７０で所定の演算が行われる。
さらに、次フレームのヒストグラムデータ取り込み開始
前に、ＬＵＴメモリ１３３にデータが設定され、プログ
ラマブル演算回路１３１は新たに設定されたＬＵＴにも
とづき階調補正処理を行う。よって、２フレームに１
回、階調補正処理の実現が可能となる。
【００１９】以上のように本発明のテレビジョン受信機
では、情報抽出手段により映像信号の情報を抜き出し、
それぞれの映像信号に対してルックアップテーブルの内
容を書き換えることができるため、各種方式の映像信号
に対して、適応的な映像信号処理を行うことができる。
では、情報抽出手段により映像信号の情報を抜き出し、
それぞれの映像信号に対してルックアップテーブルの内
容を書き換えることができるため、各種方式の映像信号
に対して、適応的な映像信号処理を行うことができる。
【００２０】（実施の形態２）次に、本発明の第２の発
明の実施の形態について、図４、図５を用いて説明す
る。なお、前述した実施の形態と同じ構成については同
一符号を付しており、その動作については説明を省略す
る。
明の実施の形態について、図４、図５を用いて説明す
る。なお、前述した実施の形態と同じ構成については同
一符号を付しており、その動作については説明を省略す
る。
【００２１】図４において、信号処理回路２３０は、信
号処理のエンジン部分であるプログラマブル演算回路１
３１、情報抽出手段１３２及び情報付加手段２３３から
構成されており、入出力ポート１３４を介して、ＣＰＵ
（中央演算処理装置）１７０、ＲＯＭ（ＲｅａｄＯｎｌ
ｙＭｅｍｏｒｙ）１５０及びＲＡＭ（ＲａｎｄｏｍＡｃ
ｃｅｓｓＭｅｍｏｒｙ）１６０にバス１４０を介して相
互に接続されている。
号処理のエンジン部分であるプログラマブル演算回路１
３１、情報抽出手段１３２及び情報付加手段２３３から
構成されており、入出力ポート１３４を介して、ＣＰＵ
（中央演算処理装置）１７０、ＲＯＭ（ＲｅａｄＯｎｌ
ｙＭｅｍｏｒｙ）１５０及びＲＡＭ（ＲａｎｄｏｍＡｃ
ｃｅｓｓＭｅｍｏｒｙ）１６０にバス１４０を介して相
互に接続されている。
【００２２】次に、情報抽出手段１３２及び情報付加手
段２３３の機能についてその動作を説明する。映像信号
をデコード処理をする場合、定常動作状態において映像
信号の状態に応じて適応的に映像信号にデータを付加す
る場合がある。このような適応処理を実現する場合、処
理途中段階のデータを取り込む必要がある。すなわち、
情報抽出手段１３２にはプログラマブル演算回路１３１
と接続されており、入力信号データあるいはデコード処
理途中データを取り込むことができるように構成されて
おり、同期処理回路２００で生成される制御信号に従っ
て所定のタイミングでデータを取り込むことができる。
情報付加手段２３３はバス１４０を介して予めＲＯＭ１
５０に格納していた付加情報を読み出した後、取り込ん
だデータに対し情報を付加する。付加したデータにもと
づいてプログラマブル演算回路１３１は動作する。
段２３３の機能についてその動作を説明する。映像信号
をデコード処理をする場合、定常動作状態において映像
信号の状態に応じて適応的に映像信号にデータを付加す
る場合がある。このような適応処理を実現する場合、処
理途中段階のデータを取り込む必要がある。すなわち、
情報抽出手段１３２にはプログラマブル演算回路１３１
と接続されており、入力信号データあるいはデコード処
理途中データを取り込むことができるように構成されて
おり、同期処理回路２００で生成される制御信号に従っ
て所定のタイミングでデータを取り込むことができる。
情報付加手段２３３はバス１４０を介して予めＲＯＭ１
５０に格納していた付加情報を読み出した後、取り込ん
だデータに対し情報を付加する。付加したデータにもと
づいてプログラマブル演算回路１３１は動作する。
【００２３】例えば、このような情報を付加する処理の
一つにオンスクリーン表示の処理がある。
一つにオンスクリーン表示の処理がある。
【００２４】図５にオンスクリーン表示を行う場合のフ
ローチャートを示す。まず、情報抽出手段１３２におい
てプログラマブル演算回路１３１で処理された１ライン
分の映像信号データが抽出される。ＣＰＵ１７０は内部
にラインカウンタを設けており、現在のラインがオンス
クリーン表示領域であると判断した場合に、予めＲＯＭ
１５０に格納してある、現在のラインのオンスクリーン
データをＲＯＭ１５０から読み出した後、情報付加手段
１３３はオンスクリーンデータを抽出した映像信号デー
タに対し付加する。プログラマブル演算回路１３３は付
加した映像信号データに対し処理を行うことにより、オ
ンスクリーン表示が実現可能となる。
ローチャートを示す。まず、情報抽出手段１３２におい
てプログラマブル演算回路１３１で処理された１ライン
分の映像信号データが抽出される。ＣＰＵ１７０は内部
にラインカウンタを設けており、現在のラインがオンス
クリーン表示領域であると判断した場合に、予めＲＯＭ
１５０に格納してある、現在のラインのオンスクリーン
データをＲＯＭ１５０から読み出した後、情報付加手段
１３３はオンスクリーンデータを抽出した映像信号デー
タに対し付加する。プログラマブル演算回路１３３は付
加した映像信号データに対し処理を行うことにより、オ
ンスクリーン表示が実現可能となる。
【００２５】ここで、ＲＡＭ１６０は取り込まれたデー
タの一時的な保存領域、あるいはＣＰＵ１７０が演算す
るために必要なワーク領域として動作する。
タの一時的な保存領域、あるいはＣＰＵ１７０が演算す
るために必要なワーク領域として動作する。
【００２６】以上のように本発明のテレビジョン受信機
では、情報付加手段により映像信号に情報を加えること
で、各種方式の映像信号に対して、適応的な映像信号処
理を行うことができる。
では、情報付加手段により映像信号に情報を加えること
で、各種方式の映像信号に対して、適応的な映像信号処
理を行うことができる。
【００２７】
【発明の効果】以上のように、本発明のテレビジョン受
信機によれば、入力される放送が変化した場合において
も、共通の情報抽出手段、ＬＵＴメモリ、または情報付
加手段を用いて、各放送方式に対応した信号処理機能を
提供することができ、新機能が追加される場合において
も専用回路を設ける必要がなく、回路規模を抑えコスト
削減を図ることが可能という有利な効果が得られるばか
りでなく、ＣＰＵが映像信号処理の低速処理部分を実行
することでよりフレキシブルなシステムを構築できると
いう効果も得られる。
信機によれば、入力される放送が変化した場合において
も、共通の情報抽出手段、ＬＵＴメモリ、または情報付
加手段を用いて、各放送方式に対応した信号処理機能を
提供することができ、新機能が追加される場合において
も専用回路を設ける必要がなく、回路規模を抑えコスト
削減を図ることが可能という有利な効果が得られるばか
りでなく、ＣＰＵが映像信号処理の低速処理部分を実行
することでよりフレキシブルなシステムを構築できると
いう効果も得られる。
【図１】本発明の実施の形態１におけるテレビジョン受
信機の構成図
信機の構成図
【図２】本発明の実施の形態１における階調補正回路の
フローチャートの図
フローチャートの図
【図３】本発明の実施の形態１における階調補正回路の
タイミングチャートの図
タイミングチャートの図
【図４】本発明の実施の形態２におけるテレビジョン受
信機の構成図
信機の構成図
【図５】本発明の実施の形態２におけるオンスクリーン
表示回路のフローチャートの図
表示回路のフローチャートの図
【図６】従来のテレビジョン受信機を示す構成図
１０，３０ アンテナ １１ ＵＨＦ／ＶＨＦチューナ １２，３２ 映像中間周波増幅回路 １３ ＶＢＳ復調器 １４，３４ Ａ／Ｄ変換器 １５，３５ 同期処理回路 １６ ＮＴＳＣデコード回路 １７，３７ 階調補正回路 １８，３８ Ｄ／Ａ変換器 １９，３９ 偏向処理回路 ２０，２３，２４ 選択回路 ２１ ドライブ回路 ２２ ＣＲＴ ３１ ＢＳチューナ ３３ ＦＭ復調器 ３６ ＭＵＳＥデコード回路 １１０ Ａ／Ｄ変換器 １２０ Ｄ／Ａ変換器 １３０，２３０ 信号処理回路 １３１ プログラマブル演算回路 １３２ 情報抽出手段 １３３ ＬＵＴメモリ １３４，１３５，１３６，１３７ 入出力端子 １４０ バス １５０ ＲＯＭ １６０ ＲＡＭ １７０ ＣＰＵ ２００ 同期処理回路 ２１０ 偏向処理回路 ２３３ 情報付加手段
Claims (3)
- 【請求項１】 入力された映像信号に応じてその信号処
理を適応的に行うプログラマブル演算手段は、前記映像
信号の方式に応じてルックアップテーブルメモリの内容
を変更して信号処理を行うテレビジョン受信機。 - 【請求項２】 映像デコード処理アルゴリズムを規定す
るマイクロプログラムが予め格納されるメモリと、入力
された映像信号に前記マイクロプログラムに従って映像
デコード処理を行うプログラマブル演算手段と、前記メ
モリに格納されるマイクロプログラムを前記プログラマ
ブル演算手段への転送を制御するＣＰＵとを備え、前記
プログラマブル演算手段は前記映像信号に含まれる情報
を抽出する情報抽出手段と、ルックアップテーブルメモ
リを有し、前記ＣＰＵは前記情報抽出手段から抽出され
た情報にもとづいて前記ルックアップテーブルメモリの
一部あるいは全体を変更することを特徴とするテレビジ
ョン受信機。 - 【請求項３】 映像デコード処理アルゴリズムを規定す
るマイクロプログラムが予め格納されるメモリと、入力
された映像信号に前記マイクロプログラムに従って映像
デコード処理を行うプログラマブル演算手段と、前記メ
モリに格納されるマイクロプログラムを前記プログラマ
ブル演算手段への転送を制御するＣＰＵとを備え、前記
プログラマブル演算手段は映前記像信号に含まれる情報
を抽出する情報抽出手段と、前記情報抽出手段から抽出
された情報にデータを付加する情報付加手段とを有し、
前記情報付加手段が付加した情報をもとに処理を行うこ
とを特徴とするテレビジョン受信機。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7855896A JPH09270971A (ja) | 1996-04-01 | 1996-04-01 | テレビジョン受信機 |
| TW085115426A TW373402B (en) | 1996-01-10 | 1996-12-13 | Television receiver |
| EP97100011A EP0784402A3 (en) | 1996-01-10 | 1997-01-02 | Television receiver |
| CNB971021015A CN1148957C (zh) | 1996-01-10 | 1997-01-08 | 电视接收机 |
| MYPI97000068A MY115654A (en) | 1996-01-10 | 1997-01-08 | Television receiver |
| US08/780,253 US5982449A (en) | 1996-01-10 | 1997-01-08 | Television receiver that provides gradation correction using a CPU |
| KR1019970000340A KR100338901B1 (ko) | 1996-01-10 | 1997-01-09 | 텔레비젼수신기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7855896A JPH09270971A (ja) | 1996-04-01 | 1996-04-01 | テレビジョン受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270971A true JPH09270971A (ja) | 1997-10-14 |
Family
ID=13665243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7855896A Pending JPH09270971A (ja) | 1996-01-10 | 1996-04-01 | テレビジョン受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09270971A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326876A (ja) * | 2000-05-17 | 2001-11-22 | Sony Corp | 映像処理装置および映像処理方法、並びに記録媒体 |
| JP2014038640A (ja) * | 2005-10-26 | 2014-02-27 | Analog Devices Inc | 改善されたパイプライン化デジタル信号プロセッサ |
-
1996
- 1996-04-01 JP JP7855896A patent/JPH09270971A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326876A (ja) * | 2000-05-17 | 2001-11-22 | Sony Corp | 映像処理装置および映像処理方法、並びに記録媒体 |
| JP2014038640A (ja) * | 2005-10-26 | 2014-02-27 | Analog Devices Inc | 改善されたパイプライン化デジタル信号プロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0817483B1 (en) | Television device having text data processing function | |
| US6441860B1 (en) | Video signal processing apparatus | |
| US4682234A (en) | Video noise reduction in picture-in-picture television receiver | |
| JP4153051B2 (ja) | テレビジョン受信機、及び映像信号処理装置 | |
| JP2950505B2 (ja) | 高鮮明テレビジョン（ｈｄ−ｔｖ）受像機のモニター出力装置 | |
| JPH09270971A (ja) | テレビジョン受信機 | |
| JP2003018614A (ja) | 映像信号処理装置 | |
| JP2002006825A (ja) | 映像信号補正装置 | |
| US6201583B1 (en) | Image signal input apparatus | |
| JP3182299B2 (ja) | ビデオ信号処理回路 | |
| JP2002281509A (ja) | テレビジョン受信装置 | |
| KR20000034479A (ko) | 디지털 텔레비젼 수상기에서 온스크린디스플레이장치 | |
| KR20020054933A (ko) | 액티브 크기를 가변시킬 수 있는 영상 처리 장치 및 그의액티브 크기 가변 방법 | |
| JPH1141489A (ja) | 映像信号表示装置 | |
| JP4055011B2 (ja) | 受信装置 | |
| JP2005079699A (ja) | 映像・音声信号処理装置及び映像表示・音声出力装置 | |
| JPH089342A (ja) | ハイビジョン受像機 | |
| JP2580555B2 (ja) | 動き適応型内挿回路 | |
| KR950011040B1 (ko) | 영상데이타 보상장치 및 방법 | |
| KR100277951B1 (ko) | 아날로그/디지털 티브이 | |
| JP2928597B2 (ja) | 帯域圧縮テレビジョン信号の受信装置 | |
| JP2000244833A (ja) | テレビ受信機 | |
| JP2001313880A (ja) | デジタル放送受信装置及びデジタルテレビジョン受像機並びに受信制御方法 | |
| JP2002158939A (ja) | デジタル放送対応テレビジョン受信機 | |
| JPH0218790B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |
|
| A521 | Written amendment |
Effective date: 20041206 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20041210 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20050408 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |