JP6135116B2 - 電子装置および接続検出方法 - Google Patents
電子装置および接続検出方法 Download PDFInfo
- Publication number
- JP6135116B2 JP6135116B2 JP2012274862A JP2012274862A JP6135116B2 JP 6135116 B2 JP6135116 B2 JP 6135116B2 JP 2012274862 A JP2012274862 A JP 2012274862A JP 2012274862 A JP2012274862 A JP 2012274862A JP 6135116 B2 JP6135116 B2 JP 6135116B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- line connector
- slim line
- pins
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
- G06F11/3093—Configuration details thereof, e.g. installation, enabling, spatial arrangement of the probes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Information Transfer Systems (AREA)
Description
本発明は、電子装置および接続検出方法に関する。
ノート型パーソナルコンピュータ（ＰＣ）の拡張ベイには、Serial ATA Revision 2.6で規定されたスリムラインコネクタが実装されている。そのスリムコネクタはSerial Advanced Technology Attachment（SATA）インタフェース（I/F）に特化されたピン形状および配列を採用している。
スリムコネクタにおいて、拡張ベイに搭載するデバイスを識別するピンは、既存デバイス（例えば、Optical Disk Drive（ODD））検出用の1ピンしか存在しない。また、高速通信をノイズからガードするためにSATA信号線の両端にGNDピンを配置しているために空ピンがない。
そのため、新規デバイス（USBデバイス、例えばUSBハブ）を識別するためには、コネクタを変更するか別のコネクタを追加する必要があり、非標準なコネクタを搭載することになる。
しかし、拡張ベイの実装空間は狭く、余分なコネクタを実装するためにはスペース的な問題がある。また、標準以外のコネクタを使用するのは従来製品との互換性が取れなくなることに加えて、コストが増加するという問題がある。
現存のノイズガード用GNDピンあるいは低通信速度用ピンをスイッチの切り替えによってデバイス識別用ピンとして利用すると、デバイス識別用ピンの長さが長いために、例えばデバイスを抜く時に、デバイスの抜去を検出するタイミングが遅れてしまう。それにより、デバイス挿抜過程で不正なアクセスが発生してしまう可能性がある。
本発明の課題は、SATAのスリムラインコネクタを使用しつつ、機能拡張装置の種類を識別し、安全に接続することである。
実施の形態の電子装置は、機能拡張装置と端末装置とを備える。
前記機能拡張装置は、SATAで規定される第１のスリムラインコネクタを有する。
前記端末装置は、前記機能拡張装置と接続し、前記機能拡張装置の種類を示す第１の検出信号および第２の検出信号を出力する検出回路と、前記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置との接続の検出および前記機能拡張装置の種類を判定する制御回路と、SATAで規定される第２のスリムラインコネクタと、を有する。
前記機能拡張装置は、SATAで規定される第１のスリムラインコネクタを有する。
前記端末装置は、前記機能拡張装置と接続し、前記機能拡張装置の種類を示す第１の検出信号および第２の検出信号を出力する検出回路と、前記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置との接続の検出および前記機能拡張装置の種類を判定する制御回路と、SATAで規定される第２のスリムラインコネクタと、を有する。
前記第１の検出信号は、前記第２のスリムラインコネクタのピンＰ１の信号である。
前記第２の検出信号は、前記第２のスリムラインコネクタのピンＳ１の信号である。
前記機能拡張装置は、前記第１のスリムラインコネクタのピンＰ１とピンＳ４とを接続する。
前記第２の検出信号は、前記第２のスリムラインコネクタのピンＳ１の信号である。
前記機能拡張装置は、前記第１のスリムラインコネクタのピンＰ１とピンＳ４とを接続する。
実施の形態の電子装置によれば、SATAのスリムラインコネクタを使用しつつ、機能拡張装置の種類を識別し、安全に接続することである。
以下、図面を参照しながら実施の形態について説明する。
図１は、実施の形態に係るＰＣの構成図である。
パーソナルコンピュータ（ＰＣ）１０１は、本体装置２０１および機能拡張装置３０１を備える。
図１は、実施の形態に係るＰＣの構成図である。
パーソナルコンピュータ（ＰＣ）１０１は、本体装置２０１および機能拡張装置３０１を備える。
ＰＣ１０１は、電子装置の一例であり、例えば、ノート型ＰＣ、ラップトップコンピュータ等の可搬型コンピュータである。
本体装置２０１は、端末装置の一例であり、Central Processing Unit（CPU）やメモリを有し、各種処理を行う。また、本体装置２０１は、SATAコントローラおよびUSBコントローラを有し、機能拡張装置３０１の制御を行う。
本体装置２０１は、端末装置の一例であり、Central Processing Unit（CPU）やメモリを有し、各種処理を行う。また、本体装置２０１は、SATAコントローラおよびUSBコントローラを有し、機能拡張装置３０１の制御を行う。
本体装置２０１は、SATAで規定されるスリムラインコネクタ２０２を有する。
スリムラインコネクタ２０２の詳細については、Serial ATA Revision 3.0に記載されている。
スリムラインコネクタ２０２の詳細については、Serial ATA Revision 3.0に記載されている。
機能拡張装置３０１は、ＰＣ１０１の機能を拡張する装置であり、例えば、スリムラインSATAで接続する光学ディスクドライブ（ODD）等のSATAデバイス、または（Universal Serial Bus）USBで接続するUSBハブ等のUSBデバイスである。
機能拡張装置３０１は、着脱可能であり、ＰＣ１０１の拡張ベイに搭載される。
機能拡張装置３０１は、SATAで規定されるスリムラインコネクタ３０２を有する。
スリムラインコネクタ２０２とスリムラインコネクタ３０２とが接続することにより、本体装置２０１と機能拡張装置３０１間のデータの通信や電力の供給が行われる。
機能拡張装置３０１は、SATAで規定されるスリムラインコネクタ３０２を有する。
スリムラインコネクタ２０２とスリムラインコネクタ３０２とが接続することにより、本体装置２０１と機能拡張装置３０１間のデータの通信や電力の供給が行われる。
図２は、実施の形態に係るODD接続時のＰＣの構成図である。
図２では、機能拡張装置としてODDを接続する場合について説明する。
ＰＣ１０１は、本体装置２０１およびODD４０１を備える。
図２では、機能拡張装置としてODDを接続する場合について説明する。
ＰＣ１０１は、本体装置２０１およびODD４０１を備える。
ODD４０１は、図１の機能拡張装置３０１に対応する。
本体装置２０１は、スリムラインコネクタ２０２、ＣＰＵ２１１、メモリ２２１、表示部２３１、記憶部２４１、Basic Input/Output System （BIOS）Read Only Memory （ROM）２５１、電源ユニット２６１、検出回路２７１、スイッチ２８１、およびチップセット２９１を備える。
本体装置２０１は、スリムラインコネクタ２０２、ＣＰＵ２１１、メモリ２２１、表示部２３１、記憶部２４１、Basic Input/Output System （BIOS）Read Only Memory （ROM）２５１、電源ユニット２６１、検出回路２７１、スイッチ２８１、およびチップセット２９１を備える。
ホスト側のスリムラインコネクタ（Slimline Host receptacle connector）２０２は、SATAで規定されるスリムラインコネクタであり、スリムラインコネクタ４０２と接続する。
ＣＰＵ２１１は、各種処理を行う演算装置である。
メモリ２２１は、ＰＣ１０１で使用するデータを一時的に格納する記憶装置である。メモリ２２１は、例えば、Random Access Memory（RAM）である。
メモリ２２１は、ＰＣ１０１で使用するデータを一時的に格納する記憶装置である。メモリ２２１は、例えば、Random Access Memory（RAM）である。
表示部２３１は、画像を表示する装置である。表示部２３１は、例えば、液晶ディスプレイである。
記憶部２４１は、データを格納する装置である。記憶部２４１は、例えば、ハードディスクドライブ（ＨＤＤ）やSolid State Drive（ＳＳＤ）等である。
記憶部２４１は、データを格納する装置である。記憶部２４１は、例えば、ハードディスクドライブ（ＨＤＤ）やSolid State Drive（ＳＳＤ）等である。
BIOS ROM２５１は、BIOSを格納するROMである。
電源ユニット２６１は、本体装置２０１およびODD４０１に電力を供給する装置である。
電源ユニット２６１は、本体装置２０１およびODD４０１に電力を供給する装置である。
検出回路２７１は、機能拡張装置の種類（SATAデバイスかUSBデバイスか）を示すUSB検出信号およびSATA検出信号をGeneral Purpose Input/Output（GPIO）コントローラ２９２に出力する。USB検出信号およびSATA検出信号は、機能拡張装置の種類に応じて、信号のレベルがHighまたはLowに変化する。
スイッチ２８１は、切り替え信号に応じて、機能拡張装置３０１からの信号の出力先をGPIOコントローラ２９２またはUSBコントローラ２９３に切り替える半導体集積回路である。機能拡張装置３０１がODD４０１の場合、スイッチ２８１は、ODD４０１からの信号をGPIOコントローラ２９２に出力する。また、機能拡張装置３０１がUSBハブの場合、スイッチ２８１は、USBハブからの信号をUSBコントローラ２９３に出力する。
チップセット２９１は、複数のコントローラおよび機能を有する半導体集積回路である。チップセット２９１は、GPIOコントローラ２９２、USBコントローラ２９３、およびSATAコントローラを有する。
GPIOコントローラ２９２は、SATA検出信号およびUSB検出信号に基づいて、機能拡張装置の接続状態や種類を判定し、判定結果に基づいて、スイッチ２８１の出力先を制御する切り替え信号を出力する。詳細には、GPIOコントローラ２９２は、SATA検出信号がHigh且つUSB検出信号がLowの場合、機能拡張装置３０１が未接続と判定し、SATA検出信号CD1がLow且つUSB検出信号がLowの場合、機能拡張装置３０１がSATAデバイスであると判定し、SATA検出信号がHigh且つUSB検出信号がHighの場合、機能拡張装置３０１がUSBデバイスであると判定する。
USBコントローラ２９３は、USBハブ等のUSBデバイスの制御を行う。
SATAコントローラは、ODD４０１等のSATAデバイスの制御を行う。
ODD４０１は、SATAデバイスであり、スリムラインコネクタ４０２およびSATAコントローラ４０３を有する。
SATAコントローラは、ODD４０１等のSATAデバイスの制御を行う。
ODD４０１は、SATAデバイスであり、スリムラインコネクタ４０２およびSATAコントローラ４０３を有する。
デバイス側のスリムラインコネクタ（Slimline Device plug connector）４０２は、SATAで規定されるスリムラインコネクタであり、スリムラインコネクタ２０２と接続する。
SATAコントローラ４０３は、本体装置２０１との通信やODD４０１の制御を行う。
SATAコントローラ４０３は、本体装置２０１との通信やODD４０１の制御を行う。
図３は、実施の形態に係るUSBハブ接続時のＰＣの構成図である。
図３では、機能拡張装置としてUSBハブを接続する場合について説明する。
ＰＣ１０１は、本体装置２０１およびUSBハブ５０１を備える。
図３では、機能拡張装置としてUSBハブを接続する場合について説明する。
ＰＣ１０１は、本体装置２０１およびUSBハブ５０１を備える。
USBハブ５０１は、図１の機能拡張装置３０１に対応する。
本体装置２０１の説明ついては、図２で説明したので省略する。
USBハブ５０１は、USBデバイスであり、スリムラインコネクタ５０２、USBコントローラ５０３、USBポート５０４−１、５０４−２を有する。
本体装置２０１の説明ついては、図２で説明したので省略する。
USBハブ５０１は、USBデバイスであり、スリムラインコネクタ５０２、USBコントローラ５０３、USBポート５０４−１、５０４−２を有する。
デバイス側のスリムラインコネクタ（Slimline Device plug connector）５０２は、SATAで規定されるスリムラインコネクタであり、スリムラインコネクタ２０２と接続する。但し、スリムラインコネクタ５０２に関して、ピンの配置や長さなどのコネクタの形状は、SATAで規定されるスリムラインコネクタと同じ物を用いるが、各ピンの役割については、USBによる通信が可能となるように変更している。実施の形態に係るＰＣ１０１は、標準的なスリムラインのコネクタを用いて、USBデバイスと接続し、USBデバイスを使用することができる。
USBコントローラ５０３は、本体装置２０１との通信やUSBポート５０４−１、５０４−２へのデータの振り分けを行う。
USBポート５０４は、USBマウスやUSBキーボード等のUSBデバイス（不図示）との接続に用いるポートである。
USBポート５０４は、USBマウスやUSBキーボード等のUSBデバイス（不図示）との接続に用いるポートである。
ここで、スリムラインコネクタについて説明する。
スリムラインコネクタの形状、スリムラインコネクタが有するピンの数や各ピンの名称、長さ、役割などについては、Serial ATA Revision 3.0に記載されている。
スリムラインコネクタの形状、スリムラインコネクタが有するピンの数や各ピンの名称、長さ、役割などについては、Serial ATA Revision 3.0に記載されている。
図４は、スリムラインコネクタのピン名、SATAデバイス使用時の信号、およびUSBデバイス使用時の信号の対応を示す図である。
スリムラインコネクタは、信号セグメントの７本のピンS1〜S7とパワーセグメントの６本のピンP1〜P6を有する。
SATAデバイス接続時およびUSBデバイス接続時のスリムラインコネクタの各ピンの役割または信号について述べる。
SATAデバイス接続時およびUSBデバイス接続時のスリムラインコネクタの各ピンの役割または信号について述べる。
・SATAデバイス使用時
ピンS1、S4、S7、S5、P6は、グランド（GND）となる。
ピンS2、S3、S5、S6は、それぞれシリアル信号TX+、TX-、RX-、RX+となる。
ピンP1は、デバイス検出（Device Present（DP））となる。
ピンP2、P3は、電源（5V）となる。
ピンP4は、Manufacturing Diagnostic（MD）となる。
ピンS1、S4、S7、S5、P6は、グランド（GND）となる。
ピンS2、S3、S5、S6は、それぞれシリアル信号TX+、TX-、RX-、RX+となる。
ピンP1は、デバイス検出（Device Present（DP））となる。
ピンP2、P3は、電源（5V）となる。
ピンP4は、Manufacturing Diagnostic（MD）となる。
・USBデバイス接続時
ピンS1、S2、S3、S5、S6、P1は、つながっていない（No Connect(NC)）である。
ピンS7、P4は、それぞれUSB信号D+、D-となる。
ピンP2、P3は、電源（5V）となる。
ピンS5、P6は、グランド（GND）となる。
ピンS1、S2、S3、S5、S6、P1は、つながっていない（No Connect(NC)）である。
ピンS7、P4は、それぞれUSB信号D+、D-となる。
ピンP2、P3は、電源（5V）となる。
ピンS5、P6は、グランド（GND）となる。
図５は、実施の形態に係るチップセット、スリムラインコネクタ、および検出回路の詳細を示す図である。
図５では、本体装置２０１のスリムラインコネクタ２０２、チップセット２９１、およびチップセット２７１について説明する。
図５では、本体装置２０１のスリムラインコネクタ２０２、チップセット２９１、およびチップセット２７１について説明する。
チップセット２９１は、端子D1〜D10を有する。
端子D1は、FET Q002のドレインおよびピン１４と接続されている。端子D1とピン１４間の信号は、USBデバイス検出信号CD2と呼ぶ。
端子D1は、FET Q002のドレインおよびピン１４と接続されている。端子D1とピン１４間の信号は、USBデバイス検出信号CD2と呼ぶ。
端子D2は、ピン２１と接続されている。端子D2とピン２１間の信号は、SATA検出信号CD1と呼ぶ。
端子D3は、スイッチ２８１の端子A7と接続されている。端子D3からは切り替え信号（SW SIGNAL）が出力される。
端子D3は、スイッチ２８１の端子A7と接続されている。端子D3からは切り替え信号（SW SIGNAL）が出力される。
端子D4は、スイッチ２８１の端子A2と接続されている。端子D4は、USB信号D+が入出力される。
端子D5は、スイッチ２８１の端子A4と接続されている。端子D5は、USB信号D-が入出力される。
端子D5は、スイッチ２８１の端子A4と接続されている。端子D5は、USB信号D-が入出力される。
端子D6は、スイッチ２８１の端子A3と接続されている。端子D6は、MDとなる。
端子D7は、ピン１６と接続されている。端子D7には、SATA信号RX+が入力される。
端子D8は、ピン１５と接続されている。端子D8には、SATA信号RX-が入力される。
端子D7は、ピン１６と接続されている。端子D7には、SATA信号RX+が入力される。
端子D8は、ピン１５と接続されている。端子D8には、SATA信号RX-が入力される。
端子D9は、ピン１２と接続されている。端子D9からは、SATA信号TX+が出力される。
端子D10は、ピン１３と接続されている。端子D10からは、SATA信号TX-が出力される。
尚、端子D1、D2、D3、D6は、チップセット２９１のGPIOコントローラ２９２と接続している。端子D4、D5は、チップセット２９１のUSBコントローラ２９３と接続している。端子D7〜D10は、チップセット２９１のSATAコントローラ２９４と接続している。
端子D10は、ピン１３と接続されている。端子D10からは、SATA信号TX-が出力される。
尚、端子D1、D2、D3、D6は、チップセット２９１のGPIOコントローラ２９２と接続している。端子D4、D5は、チップセット２９１のUSBコントローラ２９３と接続している。端子D7〜D10は、チップセット２９１のSATAコントローラ２９４と接続している。
スリムラインコネクタ２０２は、ピン１１〜１７、２１〜２６を有する。
ピン１１〜１７、２１〜２６は、それぞれ図４のピンS1〜S7、P1〜P6に対応する。以下、ピン１１〜１７、２１〜２６をそれぞれピンS1〜S7、P1〜P6と表記する場合がある。
ピン１１〜１７、２１〜２６は、それぞれ図４のピンS1〜S7、P1〜P6に対応する。以下、ピン１１〜１７、２１〜２６をそれぞれピンS1〜S7、P1〜P6と表記する場合がある。
ピン１１は、GNDと接続されている。
ピン１２は、端子D9と接続されている。ピン１２には、SATA信号TX+が入出力される。
ピン１３は、端子D10と接続されている。ピン１３には、SATA信号TX-が入出力される。
ピン１２は、端子D9と接続されている。ピン１２には、SATA信号TX+が入出力される。
ピン１３は、端子D10と接続されている。ピン１３には、SATA信号TX-が入出力される。
ピン１４は、端子D1と接続されている。
ピン１５は、端子D8と接続されている。ピン１５には、SATA信号RX-が入出力される。
ピン１６は、端子D7と接続されている。ピン１６には、SATA信号RX+が入出力される。
ピン１５は、端子D8と接続されている。ピン１５には、SATA信号RX-が入出力される。
ピン１６は、端子D7と接続されている。ピン１６には、SATA信号RX+が入出力される。
ピン１７は、スイッチ２８１の端子A9と接続されている。ピン１７は、USBデバイス接続時はUSB信号D+が入出力され、SATAデバイス接続時はGNDとなる。
ピン２１は、端子D2と接続されている。
ピン２１は、端子D2と接続されている。
ピン２２、２３は、電源ユニット２６１と接続され、5Vの電圧が供給されている。
ピン２４は、スイッチ２８１の端子A8と接続されている。ピン２４は、USBデバイス接続時にはUSB信号D-が入出力され、ピン２４は、SATAデバイス接続時にはMDとなる。
ピン２４は、スイッチ２８１の端子A8と接続されている。ピン２４は、USBデバイス接続時にはUSB信号D-が入出力され、ピン２４は、SATAデバイス接続時にはMDとなる。
ピン２５、２６は、GNDと接続している。
ピン２１の長さは、ピン１１〜１７、２２〜２６の長さより短くされている。以下、ピン２１を短ピンと表記する場合がある。
ピン２１の長さは、ピン１１〜１７、２２〜２６の長さより短くされている。以下、ピン２１を短ピンと表記する場合がある。
ピン１１〜１７、２２〜２６の長さは、ピン２１の長さより長くされている。以下、ピン１１〜１７、２２〜２６を長ピンと表記する場合がある。
検出回路２７１は、抵抗R001、R003、R004、およびField Effect Transistor（FET）Q001、Q002を有する。
検出回路２７１は、抵抗R001、R003、R004、およびField Effect Transistor（FET）Q001、Q002を有する。
抵抗R001の一端は電源ユニット２６１と接続され電力が供給され、他の一端は端子D2とピン２１の間に接続されている。抵抗R001の抵抗値は100キロ（K）Ωである。抵抗R001は、プルアップ抵抗であり、機能拡張装置３０１が未接続の場合、SATA検出信号CD1は、プルアップされてHighとなる。
抵抗R003の一端はGNDと接続し、他の一端は端子D1とFET Q002のドレインの間に接続されている。抵抗R003の抵抗値は1メガ（Ｍ）Ωである。抵抗R003は、プルダウン抵抗であり、機能拡張装置３０１が未接続の場合、USBデバイス検出信号CD2は、プルダウンされてLowとなる。
抵抗R004の一端は電源ユニット２６１と接続され電力が供給され、他の一端はFET Q001のドレインと接続されている。抵抗R004の抵抗値は1KΩである。
FET Q001のドレインは抵抗R001、ゲートは端子D2とピン２１の間、ソースはGNDに接続されている
FET Q002のドレインは端子D1、ゲートはFET Q001のドレイン、ソースはGNDに接続されている。また、FET Q002のゲートに入力される信号を制御信号CD#1と呼ぶ。
FET Q001のドレインは抵抗R001、ゲートは端子D2とピン２１の間、ソースはGNDに接続されている
FET Q002のドレインは端子D1、ゲートはFET Q001のドレイン、ソースはGNDに接続されている。また、FET Q002のゲートに入力される信号を制御信号CD#1と呼ぶ。
SATA検出信号CD1がHighの場合、FET Q001はクローズとなり、制御信号CD1#はLowとなり、FET Q002はオープンとなる。
SATA検出信号CD1がLowの場合、FET Q001はオープンとなり、制御信号CD1#はHighとなり、FET Q002はクローズとなる。
SATA検出信号CD1がLowの場合、FET Q001はオープンとなり、制御信号CD1#はHighとなり、FET Q002はクローズとなる。
図６は、実施の形態に係るスイッチを示す図である。
スイッチ２８１は、１０個の端子A1〜A10を有する。
端子A1は、GNDに接続されている。
スイッチ２８１は、１０個の端子A1〜A10を有する。
端子A1は、GNDに接続されている。
端子A2は、チップセット２９１の端子D4と接続されている。端子A2には、USB信号D+が入出力される。
端子A3は、チップセット２９１の端子D6と接続されている。端子A3は、MDとなる。
端子A3は、チップセット２９１の端子D6と接続されている。端子A3は、MDとなる。
端子A4は、チップセット２９１の端子D５と接続されている。端子A2には、USB信号D-が入出力される。
端子A5、A6は、GNDに接続されている。
端子A5、A6は、GNDに接続されている。
端子A7は、チップセット２９１の端子D3と接続されている。端子A7には、切り替え信号（SW SIGNAL）が入力される。
端子A8は、スリムラインコネクタ２０２のピンP4と接続されている。端子A8には、USBデバイス接続時にはUSB信号D-が入出力され、端子A8は、SATAデバイス接続時にはMDとなる。
端子A8は、スリムラインコネクタ２０２のピンP4と接続されている。端子A8には、USBデバイス接続時にはUSB信号D-が入出力され、端子A8は、SATAデバイス接続時にはMDとなる。
端子A9は、スリムラインコネクタ２０２のピンS7と接続されている。端子A9には、USBデバイス接続時はUSB信号D+が入出力され、SATAデバイス接続時はGNDとなる。
端子A10には、電源ユニット２６１から電力が供給されている。
端子A10には、電源ユニット２６１から電力が供給されている。
スイッチ２８１は、切り替え信号（SW SIGNAL）がHighの場合（すなわち、USBデバイス未検出時）、端子A1とA9を接続し、端子A8とA3を接続する。
スイッチ２８１は、切り替え信号（SW SIGNAL）がLowの場合（すなわち、USBデバイス検出時）、端子A2とA9を接続し、端子A4とA8を接続する。
スイッチ２８１は、切り替え信号（SW SIGNAL）がLowの場合（すなわち、USBデバイス検出時）、端子A2とA9を接続し、端子A4とA8を接続する。
図７は、実施の形態に係るOOD接続時のＰＣの詳細な構成図である。
図７の本体装置２０１の説明については、図５で説明したので省略する。
ODD４０１のスリムラインコネクタ４０２は、ピン３１〜３７、４１〜４６を有する。
図７の本体装置２０１の説明については、図５で説明したので省略する。
ODD４０１のスリムラインコネクタ４０２は、ピン３１〜３７、４１〜４６を有する。
ピン３１〜３７、４１〜４６は、それぞれ図４のピンS1〜S7、P1〜P6に対応する。以下、ピン３１〜３７、４１〜４６をそれぞれピンS1〜S7、P1〜P6と表記する場合がある。
ODD４０１の接続時、ピン３１〜３７、４１〜４６は、ピン１１〜１７、２１〜２６とそれぞれ接続する。
ODD４０１の接続時、ピン３１〜３７、４１〜４６は、ピン１１〜１７、２１〜２６とそれぞれ接続する。
尚、図７では、ピン１１〜１７、２１〜２６、３１〜３７、４１〜４６の長さを分かりやすくするため、スリムラインコネクタ２０２とスリムラインコネクタ４０２が非接続の状態を示している。
また、以下の説明または図面において、スリムラインコネクタ２０２とスリムラインコネクタ４０２をそれぞれCN001およびCN002と表記する場合がある。
ピン３１は、GNDと接続されている。
ピン３１は、GNDと接続されている。
ピン３２は、SATAコントローラ４０３と接続されている。ピン３２には、SATA信号TX+が入出力される。
ピン３３は、SATAコントローラ４０３と接続されている。ピン３３には、SATA信号TX-が入出力される。
ピン３３は、SATAコントローラ４０３と接続されている。ピン３３には、SATA信号TX-が入出力される。
ピン３４は、GNDと接続されている。
ピン３５は、SATAコントローラ４０３と接続されている。ピン３５には、SATA信号RX-が入出力される。
ピン３５は、SATAコントローラ４０３と接続されている。ピン３５には、SATA信号RX-が入出力される。
ピン３６は、SATAコントローラ４０３と接続されている。ピン３６には、SATA信号RX+が入出力される。
ピン３７は、GNDと接続されている。
ピン３７は、GNDと接続されている。
ピン４１は、抵抗R010を介して、GNDと接続されている。尚、抵抗R010の抵抗値は1KΩである。ピン４１は、DPとなる。
ピン４２、４３は、SATAコントローラ４０３と接続され、5Vの電圧が供給されている。
ピン４２、４３は、SATAコントローラ４０３と接続され、5Vの電圧が供給されている。
ピン４４は、SATAコントローラ４０３と接続されている。ピン４４は、MDとなる。
ピン４５、４６は、GNDと接続している。
ピン３２、３３、３５、３６、４１〜４４の長さは、ピン３１、３４、３７、４５、４６の長さより短くされている。以下、ピン３２、３３、３５、３６、４１〜４４を短ピンと表記する場合がある。
ピン４５、４６は、GNDと接続している。
ピン３２、３３、３５、３６、４１〜４４の長さは、ピン３１、３４、３７、４５、４６の長さより短くされている。以下、ピン３２、３３、３５、３６、４１〜４４を短ピンと表記する場合がある。
ピン３１、３４、３７、４５、４６の長さは、ピン３２、３３、３５、３６、４１〜４４の長さより長くされている。以下、ピン３１、３４、３７、４５、４６を長ピンと表記する場合がある。
ODD４０１が未接続のとき、SATA検出信号CD1は、プルアップされてHighとなり、USBデバイス検出信号CD2は、プルダウンされてLowとなっている。
スリムラインコネクタ２０２とスリムラインコネクタ４０２との接続時にピンの接続順は次の通りである。
スリムラインコネクタ２０２とスリムラインコネクタ４０２との接続時にピンの接続順は次の通りである。
先ず、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ４０２の長ピンが接続する。すなわち、ピン１１、１４、１７、２５、２６がそれぞれピン３１、３４、３７、４５、４６と接続する。
次に、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ４０２の短ピンが接続する。すなわち、ピン１２、１３、１５、１６、２２〜２４がそれぞれピン３２、３３、３５、３６、４２〜４４と接続する。
そして、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ４０２の短ピンが接続する。すなわち、ピン２１とピン４１とが接続する。
スリムラインコネクタ２０２とスリムラインコネクタ４０２とが接続されると、SATA検出信号CD1は、GNDと接続するためLowとなる。また、USBデバイス検出信号CD2は、GNDに接続されるのでLowままとなっている。ODD４０１の接続時には、シリアル信号が送受信されるピン１３とピン１５の間にあるピン１４がGNDに接続されることにより、高速通信時に信号をノイズからガードすることができる。
スリムラインコネクタ２０２とスリムラインコネクタ４０２とが接続されると、SATA検出信号CD1は、GNDと接続するためLowとなる。また、USBデバイス検出信号CD2は、GNDに接続されるのでLowままとなっている。ODD４０１の接続時には、シリアル信号が送受信されるピン１３とピン１５の間にあるピン１４がGNDに接続されることにより、高速通信時に信号をノイズからガードすることができる。
スリムラインコネクタ２０２とスリムラインコネクタ４０２を分離する時のピンの非接続となる順は次の通りである。
先ず、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ４０２の短ピンが非接続となる。すなわち、ピン２１とピン４１との接続が切れる。
先ず、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ４０２の短ピンが非接続となる。すなわち、ピン２１とピン４１との接続が切れる。
次に、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ４０２の短ピンが非接続となる。すなわち、ピン１２、１３、１５、１６、２２〜２４とピン３２、３３、３５、３６、４２〜４４との接続がそれぞれ切れる。
そして、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ４０２の長ピンとが非接続となる。すなわち、ピン１１、１４、１７、２５、２６とピン３１、３４、３７、４５、４６との接続がそれぞれ切れる。
このように、スリムラインコネクタ２０２とスリムラインコネクタ４０２との接続の最後にピン２１とピン４１とが接続し、SATA検出信号CD1はLowとなり、ODD４０１が検出される。また、スリムラインコネクタ２０２とスリムラインコネクタ４０２とを分離する時、最初にピン２１とピン４１との接続が切れ、SATA検出信号CD1はHighとなり、ODD４０１が未検出状態となる。
すなわち、ODD４０１の挿入時には、GNDや電源が安定した後にODD４０１が検出され、ODD４０１の抜去時には、最初にODD４０１が未検出状態となることで、不正なアクセスが発生するのを防ぐことができる。
図８は、ODD挿抜時の信号のタイムチャートである。
図８のタイムチャートは、上から順に、GND（ピン３１）、電源5V（ピン４２、４３）、SATA信号TX/RX（ピン３２，３３、３５、３６）、SATA検出信号CD1、USBデバイス検出信号CD2を示す。
図８のタイムチャートは、上から順に、GND（ピン３１）、電源5V（ピン４２、４３）、SATA信号TX/RX（ピン３２，３３、３５、３６）、SATA検出信号CD1、USBデバイス検出信号CD2を示す。
最初、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ４０２は未接続である。先ず、ODD４０１の挿入を開始する。
時刻t1において、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ４０２の長ピンが接続する。これにより、GNDピンが接触し、GNDが安定する。
時刻t2において、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ４０２の短ピンが接続する。これにより、ピン２２、２３とピン４２、４３とがそれぞれ接続され、電力がODD４０１に供給される。また、ピン１２、１３、１５、１６とピン３２、３３、３５、３６とが接続され、チップセット２９１はSATAによる通信ができるようにスタンバイする。
時刻t3において、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ４０２の短ピンが接続する。すなわち、ピン２１とピン４１とが接続し、SATA検出信号CD1はLowとなり、ODD４０１が検出される。これにより、本体装置２０１とODD４０１との通信が許可され、シリアル信号TX/RXが送受信される。
時刻t4において、ODD４０１の抜去を開始する。先ず、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ４０２の短ピンが非接続となる。すなわち、ピン２１とピン４１との接続が切れる。それにより、SATA検出信号CD1はHighとなり、ODD４０１が未検出となる。チップセット２９１は、ODD４０１との通信を不可とする。
時刻t5において、次に、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ４０２の短ピンが非接続となる。すなわち、ピン１２、１３、１５、１６、２２〜２４とピン３２、３３、３５、３６、４２〜４４との接続がそれぞれ切れる。これにより、ODD４０１への電力の供給が停止する。
時刻t6において、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ４０２の長ピンとが非接続となる。これにより、GNDが切断される。
図９は、実施の形態に係るUSBハブ接続時のＰＣの詳細な構成図である。
図９の本体装置２０１の説明については、図５で説明したので省略する。
USBハブ５０１のスリムラインコネクタ５０２は、ピン５１〜５７、６１〜６６を有する。
図９の本体装置２０１の説明については、図５で説明したので省略する。
USBハブ５０１のスリムラインコネクタ５０２は、ピン５１〜５７、６１〜６６を有する。
ピン５１〜５７、６１〜６６は、それぞれ図４のピンS1〜S7、P1〜P6に対応する。以下、ピン５１〜５７、６１〜６６をそれぞれピンS1〜S7、P1〜P6と表記する場合がある。
USBハブ５０１の接続時、ピン５１〜５７、６１〜６６は、ピン１１〜１７、２１〜２６とそれぞれ接続する。
USBハブ５０１の接続時、ピン５１〜５７、６１〜６６は、ピン１１〜１７、２１〜２６とそれぞれ接続する。
尚、図９では、ピン１１〜１７、２１〜２６、５１〜５７、６１〜６６の長さを分かりやすくするため、スリムラインコネクタ２０２とスリムラインコネクタ５０２が非接続の状態を示している。
また、以下の説明または図面において、スリムラインコネクタ２０２とスリムラインコネクタ５０２をそれぞれCN001およびCN003と表記する場合がある。
ピン５１〜５３、５５、５６は、No Connect（NC）である。
ピン５１〜５３、５５、５６は、No Connect（NC）である。
ピン５４は、USBハブ５０１内でピン６１と接続している。すなわち、ループバックしている。
ピン５７は、USBコントローラ５０３と接続されている。ピン５７には、USB信号D+が入出力される。
ピン５７は、USBコントローラ５０３と接続されている。ピン５７には、USB信号D+が入出力される。
ピン６２、６３は、USBコントローラ５０３と接続され、5Vの電圧が供給されている。
ピン６４は、USBコントローラ５０３と接続されている。ピン６４には、USB信号D-が入出力される。
ピン６４は、USBコントローラ５０３と接続されている。ピン６４には、USB信号D-が入出力される。
ピン６５、６６は、GNDと接続している。
ピン５２、５３、５５、５６、５１〜５４の長さは、ピン５１、５４、５７、６５、６６の長さより短くされている。以下、ピン５２、５３、５５、５６、６１〜６４を短ピンと表記する場合がある。
ピン５２、５３、５５、５６、５１〜５４の長さは、ピン５１、５４、５７、６５、６６の長さより短くされている。以下、ピン５２、５３、５５、５６、６１〜６４を短ピンと表記する場合がある。
ピン５１、５４、５７、６５、６６の長さは、ピン５２、５３、５５、５６、６１〜６４の長さより長くされている。以下、ピン５１、５４、５７、６５、６６を長ピンと表記する場合がある。
USBハブ５０１が未接続のとき、SATA検出信号CD1は、プルアップされてHighとなり、USBデバイス検出信号CD2は、プルダウンされてLowとなっている。
スリムラインコネクタ２０２とスリムラインコネクタ５０２との接続時にピンの接続順は次の通りである。
先ず、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２の長ピンが接続する。すなわち、ピン１１、１４、１７、２５、２６がそれぞれピン５１、５４、５７、６５、６６と接続する。
先ず、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２の長ピンが接続する。すなわち、ピン１１、１４、１７、２５、２６がそれぞれピン５１、５４、５７、６５、６６と接続する。
次に、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２の短ピンが接続する。すなわち、ピン１２、１３、１５、１６、２２〜２４がそれぞれピン５２、５３、５５、５６、６２〜６４と接続する。
そして、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ５０２の短ピンが接続する。すなわち、ピン２１とピン６１とが接続する。
スリムラインコネクタ２０２とスリムラインコネクタ５０２とが接続されると、USBハブでピン５４とピン６１が接続されてループバックしているため、USB検出信号CD2は、Highとなる。また、SATA検出信号CD1は、Highのままである。
スリムラインコネクタ２０２とスリムラインコネクタ５０２とが接続されると、USBハブでピン５４とピン６１が接続されてループバックしているため、USB検出信号CD2は、Highとなる。また、SATA検出信号CD1は、Highのままである。
スリムラインコネクタ２０２とスリムラインコネクタ５０２を分離する時のピンの非接続となる順は次の通りである。
先ず、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ５０２の短ピンが非接続となる。すなわち、ピン２１とピン６１との接続が切れる。
先ず、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ５０２の短ピンが非接続となる。すなわち、ピン２１とピン６１との接続が切れる。
次に、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２の短ピンが非接続となる。すなわち、ピン１２、１３、１５、１６、２２〜２４とピン５２、５３、５５、５６、６２〜６４との接続がそれぞれ切れる。
そして、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２の長ピンとが非接続となる。すなわち、ピン１１、１４、１７、２５、２６とピン５１、５４、５７、６５、６６との接続がそれぞれ切れる。
このように、スリムラインコネクタ２０２とスリムラインコネクタ５０２との接続の最後にピン２１とピン６１とが接続し、USB検出信号CD2はHighとなり、USBハブ５０１が検出される。また、スリムラインコネクタ２０２とスリムラインコネクタ５０２とを分離する時、最初にピン２１とピン６１との接続が切れ、USB検出信号CD2はLowとなり、USBハブ５０１が未検出状態となる。
すなわち、USBハブ５０１の挿入時には、GNDや電源が安定した後にUSBハブ５０１が検出され、USBハブ５０１の抜去時には、最初にUSBハブ５０１が未検出状態となることで、不正なアクセスが発生するのを防ぐことができる。
図１０は、USBハブ挿抜時の信号のタイムチャートである。
図１０のタイムチャートは、上から順に、GND（ピン６５、６６）、電源5V（ピン６２、６３）、USB信号D+/D-（ピン５７、６４）、SATA検出信号CD1、USBデバイス検出信号CD2を示す。
図１０のタイムチャートは、上から順に、GND（ピン６５、６６）、電源5V（ピン６２、６３）、USB信号D+/D-（ピン５７、６４）、SATA検出信号CD1、USBデバイス検出信号CD2を示す。
最初、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２は未接続である。先ず、USBデバイス５０１の挿入を開始する。
時刻t1において、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２の長ピンが接続する。これにより、GNDピンが接触し、GNDが安定する。
時刻t1において、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２の長ピンが接続する。これにより、GNDピンが接触し、GNDが安定する。
時刻t2において、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２の短ピンが接続する。これにより、ピン２２、２３とピン６２、６３とがそれぞれ接続され、電力がODD４０１に供給される。また、ピン１７、２４とピン５７、６４とが接続され、チップセット２９１はUSBによる通信ができるようにスタンバイする。
時刻t3において、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ５０２の短ピンが接続する。すなわち、ピン２１とピン６１とが接続し、USB検出信号CD2はHighとなり、USBハブ５０１が検出される。これにより、本体装置２０１とUSBハブ５０１との通信が許可され、USB信号D+/D-が送受信される。
時刻t4において、USBハブ５０１の抜去を開始する。先ず、スリムラインコネクタ２０２の短ピンとスリムラインコネクタ５０２の短ピンが非接続となる。すなわち、ピン２１とピン６１との接続が切れる。それにより、USB検出信号CD2はLowとなり、USBハブ５０１が未検出となる。チップセット２９１は、USBハブ５０１との通信を不可とする。
時刻t5において、次に、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ5０２の短ピンが非接続となる。すなわち、ピン１２、１３、１５、１６、２２〜２４とピン５２、５３、５５、５６、６２〜６４との接続がそれぞれ切れる。これにより、USBハブ５０１への電力の供給が停止する。
時刻t6において、スリムラインコネクタ２０２の長ピンとスリムラインコネクタ５０２の長ピンとが非接続となる。これにより、GNDが切断される。
以上に述べた、機能拡張装置３０１の接続状態や種類に対応するSATA検出信号CD1およびUSB検出信号CD2の状態を示すと図１１のようになる。
以上に述べた、機能拡張装置３０１の接続状態や種類に対応するSATA検出信号CD1およびUSB検出信号CD2の状態を示すと図１１のようになる。
機能拡張装置３０１が未接続の場合、SATA検出信号CD1はHigh、USB検出信号CD2はLowとなる。
ODD４０１、すなわちSATAデバイスが接続されている場合、SATA検出信号CD1はLow、USB検出信号CD2はLowとなる。
ODD４０１、すなわちSATAデバイスが接続されている場合、SATA検出信号CD1はLow、USB検出信号CD2はLowとなる。
USBハブ５０１、すなわちUSBデバイスが接続されている場合、SATA検出信号CD1はHigh、USB検出信号CD2はHighとなる。
実施の形態に係るＰＣによれば、SATAのスリムラインコネクタを利用して、機能拡張装置との接続の検出や機能拡張装置の種類の識別をすることができる。すなわち、標準のスリムラインコネクタを利用するので、コストの増加を防ぐことができる。
実施の形態に係るＰＣによれば、SATAのスリムラインコネクタを利用して、機能拡張装置との接続の検出や機能拡張装置の種類の識別をすることができる。すなわち、標準のスリムラインコネクタを利用するので、コストの増加を防ぐことができる。
また、実施の形態に係るＰＣによれば、機能拡張装置の挿抜過程における不正なアクセスを防止することができる。
以上の実施の形態に関して、さらに以下の付記を開示する。
（付記１）
Serial Advanced Technology Attachment （SATA）で規定される第１のスリムラインコネクタを有する機能拡張装置と、
前記機能拡張装置との接続および前記機能拡張装置の種類を示す第１の検出信号および第２の検出信号を出力する検出回路と、前記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置との接続の検出および前記機能拡張装置の種類を判定する制御回路と、SATAで規定される第２のスリムラインコネクタと、を有し、前記機能拡張装置と接続する端末装置と、
備え、
前記第１の検出信号は、前記第２のスリムラインコネクタのピンＰ１の信号であり、
前記第２の検出信号は、前記第２のスリムラインコネクタのピンＳ１の信号であり
前記機能拡張装置は、前記第１のスリムラインコネクタのピンＰ１とピンＳ４とを接続する
ことを特徴とする電子装置。
（付記２）
前記機能拡張装置は、Universal Serial Bus（USB）で通信するUSBデバイスであり、前記第１のスリムラインコネクタのピンＳ７とピンＰ４と用いて前記端末装置とデータを通信することを特徴とする付記１記載の電子装置。
（付記３）
前記端末装置は、前記第２のスリムラインコネクタのピンＳ１およびピンＰ４と接続するスイッチ部をさらに有し、
前記制御回路は、判定結果に基づいて、切り替え信号を前記スイッチ部に出力し、
前記スイッチ部は、前記切り替え信号に応じて、前記第２のスリムラインコネクタのピンＳ１およびピンＰ４からの信号の出力先を変更することを特徴とする付記１または２記載の電子装置。
（付記４）
Serial Advanced Technology Attachment （SATA）で規定される第１のスリムラインコネクタを有する機能拡張装置と接続し、SATAで規定される第２のスリムラインコネクタと、を有する端末装置の接続検出方法であって、
前記第１のスリムラインコネクタのピンＰ１とピンＳ４とが接続されており、
前記端末装置は、
前記第２のスリムラインコネクタのピンＰ１の信号である第１の検出信号と前記第２のスリムラインコネクタのピンＳ１の信号である第２の検出信号をチェックし、
前記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置の接続を検出する、
処理を有する接続検出方法。
（付記５）
前記機能拡張装置は、Universal Serial Bus（USB）で通信するUSBデバイスであり、
前記第１のスリムラインコネクタのピンＳ７とピンＰ４と用いて前記端末装置とデータを通信する処理をさらに有する付記４記載の接続検出方法。
（付記６）
前記端末装置は、前記第２のスリムラインコネクタのピンＳ１およびピンＰ４と接続するスイッチ部をさらに有し、
記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置の種類を判定し、
判定結果に基づいて、切り替え信号を前記スイッチ部に出力し、
前記切り替え信号に応じて、前記第２のスリムラインコネクタのピンＳ１およびピンＰ４からの信号の出力先を変更する
処理をさらに有する付記４または５記載の接続検出方法。
（付記１）
Serial Advanced Technology Attachment （SATA）で規定される第１のスリムラインコネクタを有する機能拡張装置と、
前記機能拡張装置との接続および前記機能拡張装置の種類を示す第１の検出信号および第２の検出信号を出力する検出回路と、前記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置との接続の検出および前記機能拡張装置の種類を判定する制御回路と、SATAで規定される第２のスリムラインコネクタと、を有し、前記機能拡張装置と接続する端末装置と、
備え、
前記第１の検出信号は、前記第２のスリムラインコネクタのピンＰ１の信号であり、
前記第２の検出信号は、前記第２のスリムラインコネクタのピンＳ１の信号であり
前記機能拡張装置は、前記第１のスリムラインコネクタのピンＰ１とピンＳ４とを接続する
ことを特徴とする電子装置。
（付記２）
前記機能拡張装置は、Universal Serial Bus（USB）で通信するUSBデバイスであり、前記第１のスリムラインコネクタのピンＳ７とピンＰ４と用いて前記端末装置とデータを通信することを特徴とする付記１記載の電子装置。
（付記３）
前記端末装置は、前記第２のスリムラインコネクタのピンＳ１およびピンＰ４と接続するスイッチ部をさらに有し、
前記制御回路は、判定結果に基づいて、切り替え信号を前記スイッチ部に出力し、
前記スイッチ部は、前記切り替え信号に応じて、前記第２のスリムラインコネクタのピンＳ１およびピンＰ４からの信号の出力先を変更することを特徴とする付記１または２記載の電子装置。
（付記４）
Serial Advanced Technology Attachment （SATA）で規定される第１のスリムラインコネクタを有する機能拡張装置と接続し、SATAで規定される第２のスリムラインコネクタと、を有する端末装置の接続検出方法であって、
前記第１のスリムラインコネクタのピンＰ１とピンＳ４とが接続されており、
前記端末装置は、
前記第２のスリムラインコネクタのピンＰ１の信号である第１の検出信号と前記第２のスリムラインコネクタのピンＳ１の信号である第２の検出信号をチェックし、
前記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置の接続を検出する、
処理を有する接続検出方法。
（付記５）
前記機能拡張装置は、Universal Serial Bus（USB）で通信するUSBデバイスであり、
前記第１のスリムラインコネクタのピンＳ７とピンＰ４と用いて前記端末装置とデータを通信する処理をさらに有する付記４記載の接続検出方法。
（付記６）
前記端末装置は、前記第２のスリムラインコネクタのピンＳ１およびピンＰ４と接続するスイッチ部をさらに有し、
記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置の種類を判定し、
判定結果に基づいて、切り替え信号を前記スイッチ部に出力し、
前記切り替え信号に応じて、前記第２のスリムラインコネクタのピンＳ１およびピンＰ４からの信号の出力先を変更する
処理をさらに有する付記４または５記載の接続検出方法。
１０１ ＰＣ
２０１ 本体装置
２０２ スリムラインコネクタ
２１１ ＣＰＵ
２２１ メモリ
２３１ 表示部
２４１ 記憶部
２５１ BIOS ROM
２６１ 電源ユニット
２７１ 検出回路
２８１ スイッチ
２９１ チップセット
３０１ 機能拡張装置
３０２ スリムラインコネクタ
４０１ ODD
４０２ スリムラインコネクタ
５０１ USBハブ
５０２ スリムラインコネクタ
２０１ 本体装置
２０２ スリムラインコネクタ
２１１ ＣＰＵ
２２１ メモリ
２３１ 表示部
２４１ 記憶部
２５１ BIOS ROM
２６１ 電源ユニット
２７１ 検出回路
２８１ スイッチ
２９１ チップセット
３０１ 機能拡張装置
３０２ スリムラインコネクタ
４０１ ODD
４０２ スリムラインコネクタ
５０１ USBハブ
５０２ スリムラインコネクタ
Claims (4)
- Serial Advanced Technology Attachment（SATA）で規定される第１のスリムラインコネクタを有する機能拡張装置と、
前記機能拡張装置との接続および前記機能拡張装置の種類を示す第１の検出信号および第２の検出信号を出力する検出回路と、前記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置との接続の検出および前記機能拡張装置の種類を判定する制御回路と、SATAで規定される第２のスリムラインコネクタと、を有し、前記機能拡張装置と接続する端末装置と、
備え、
前記第１の検出信号は、前記第２のスリムラインコネクタのピンＰ１の信号であり、
前記第２の検出信号は、前記第２のスリムラインコネクタのピンＳ４の信号であり、
前記機能拡張装置は、前記第１のスリムラインコネクタのピンＰ１とピンＳ４とを接続する
ことを特徴とする電子装置。 - 前記機能拡張装置は、Universal Serial Bus（USB）で通信するUSBデバイスであり、前記第１のスリムラインコネクタのピンＳ７とピンＰ４と用いて前記端末装置とデータを通信することを特徴とする請求項１記載の電子装置。
- 前記端末装置は、前記第２のスリムラインコネクタのピンＳ７およびピンＰ４と接続するスイッチ部をさらに有し、
前記制御回路は、判定結果に基づいて、切り替え信号を前記スイッチ部に出力し、
前記スイッチ部は、前記切り替え信号に応じて、前記第２のスリムラインコネクタのピンＳ７およびピンＰ４からの信号の出力先を変更することを特徴とする請求項１または２記載の電子装置。 - Serial Advanced Technology Attachment（SATA）で規定される第１のスリムラインコネクタを有する機能拡張装置と接続し、SATAで規定される第２のスリムラインコネクタと、を有する端末装置の接続検出方法であって、
前記第１のスリムラインコネクタのピンＰ１とピンＳ４とが接続されており、
前記端末装置は、
前記第２のスリムラインコネクタのピンＰ１の信号である第１の検出信号と前記第２のスリムラインコネクタのピンＳ４の信号である第２の検出信号をチェックし、
前記第１の検出信号および前記第２の検出信号に基づいて前記機能拡張装置の接続を検出する、
処理を有する接続検出方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012274862A JP6135116B2 (ja) | 2012-12-17 | 2012-12-17 | 電子装置および接続検出方法 |
| US14/094,268 US8909821B2 (en) | 2012-12-17 | 2013-12-02 | Slim-line connector for serial ATA interface that is mounted on expansion bay of computer includes detection signals which indicate connection status and type of device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012274862A JP6135116B2 (ja) | 2012-12-17 | 2012-12-17 | 電子装置および接続検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014119979A JP2014119979A (ja) | 2014-06-30 |
| JP6135116B2 true JP6135116B2 (ja) | 2017-05-31 |
Family
ID=50932324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012274862A Expired - Fee Related JP6135116B2 (ja) | 2012-12-17 | 2012-12-17 | 電子装置および接続検出方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8909821B2 (ja) |
| JP (1) | JP6135116B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6998749B2 (ja) * | 2017-12-13 | 2022-01-18 | シャープ株式会社 | 情報処理装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07219629A (ja) | 1994-02-07 | 1995-08-18 | Nitto Seiko Co Ltd | 制御装置 |
| JPH0962583A (ja) | 1995-08-24 | 1997-03-07 | Mitsubishi Electric Corp | データ処理装置 |
| JP4659175B2 (ja) * | 2000-04-25 | 2011-03-30 | 富士通東芝モバイルコミュニケーションズ株式会社 | 携帯通信端末 |
| US7179096B2 (en) * | 2004-07-30 | 2007-02-20 | Finisar Corporation | First protocol to second protocol adapter |
| JP2006243148A (ja) | 2005-03-01 | 2006-09-14 | Tokyo Pro Color Lab:Kk | フィルムカメラとデジタルカメラの同期撮影装置 |
| JP4944213B2 (ja) * | 2010-01-04 | 2012-05-30 | 株式会社バッファロー | 本体機器、外部機器、及び通信システム |
| TWM403141U (en) * | 2010-11-09 | 2011-05-01 | Tyco Electronics Holdings (Bermuda) No 7 Ltd | Connector |
| US9098254B2 (en) * | 2011-03-30 | 2015-08-04 | Dell Products L.P. | Multi-purpose information handling system device connector |
| US9081908B2 (en) * | 2012-11-15 | 2015-07-14 | Qualcomm Incorporated | Operating M-PHY based communications over serial advanced technology attachment (SATA)-based interface, and related cables, connectors, systems and methods |
-
2012
- 2012-12-17 JP JP2012274862A patent/JP6135116B2/ja not_active Expired - Fee Related
-
2013
- 2013-12-02 US US14/094,268 patent/US8909821B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20140173142A1 (en) | 2014-06-19 |
| JP2014119979A (ja) | 2014-06-30 |
| US8909821B2 (en) | 2014-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8898358B2 (en) | Multi-protocol communication on an I2C bus | |
| US7921233B2 (en) | Signal converter for an all-in-one USB connector that includes USB 2.0, USB 3.0 and eSATA | |
| EP2589206B1 (en) | Detection of cable connections for electronic devices | |
| US8055919B2 (en) | Port power controller for USB hubs with legacy battery charge support | |
| TWI441399B (zh) | 過電壓保護電路、提供過電壓保護的介面系統及在資料匯流介面中的過電壓保護方法 | |
| US10042801B2 (en) | System for detecting universal serial bus (USB) device and method thereof | |
| US20120311215A1 (en) | Peripheral component interconnect express expansion system and method | |
| US8626973B2 (en) | Pseudo multi-master I2C operation in a blade server chassis | |
| US7945796B2 (en) | System for controlling power supplies to an external apparatus via a connector based on user setting information | |
| JP2011166720A (ja) | 複数バージョンのｕｓｂと互換性があるマザーボード及び関連方法 | |
| CN104054064B (zh) | 基于接口耦合的灵活的端口配置 | |
| US7836237B2 (en) | Changeable CPU module apparatus for a computer | |
| US11232061B2 (en) | CompactFlash express (CFX) adapters | |
| JP5386931B2 (ja) | メモリカード制御装置およびメモリカード制御方法 | |
| JP2015049907A (ja) | メモリをホットスワップできるマザーボード | |
| CN102890662A (zh) | 通过对usb hid设备进行二次枚举以识别主机操作系统的方法 | |
| US20210109885A1 (en) | Device for managing hdd backplane | |
| KR101399257B1 (ko) | 처리 장치 및 처리 시스템 | |
| JP6135116B2 (ja) | 電子装置および接続検出方法 | |
| US8554974B2 (en) | Expanding functionality of one or more hard drive bays in a computing system | |
| CN101470618B (zh) | 可识别系统型式的装置与方法 | |
| US20050278469A1 (en) | Computer system and control method of the same | |
| WO2019050514A1 (en) | CONNECTING DEVICE AT EXTERNAL SERIES | |
| CN100505084C (zh) | 带flash的电子产品的软件升级方法 | |
| CN110113869B (zh) | 模块化装置及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6135116 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |