JP2008508704A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008508704A5 JP2008508704A5 JP2007523054A JP2007523054A JP2008508704A5 JP 2008508704 A5 JP2008508704 A5 JP 2008508704A5 JP 2007523054 A JP2007523054 A JP 2007523054A JP 2007523054 A JP2007523054 A JP 2007523054A JP 2008508704 A5 JP2008508704 A5 JP 2008508704A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- sub
- substrate
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims 43
- 238000005530 etching Methods 0.000 claims 11
- 229910052710 silicon Inorganic materials 0.000 claims 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 7
- 239000010703 silicon Substances 0.000 claims 7
- 239000000758 substrate Substances 0.000 claims 5
- 239000004020 conductor Substances 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 229910014264 BrF Inorganic materials 0.000 claims 1
- 229910020313 ClF Inorganic materials 0.000 claims 1
- 230000037283 Clf Effects 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000005553 drilling Methods 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000006116 polymerization reaction Methods 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
Claims (15)
- 基板(Sub)上で除去すべき層をエッチングする方法において、除去すべき層が基板(Sub)にすでに存在するまたは基板(Sub)に堆積したSi1−xGex層(4;6)であり、このSi1−xGex層(4;6)を、気相エッチングの際にエッチングガスを使用して少なくとも部分的に除去し、その際、除去前に、Si 1−x Ge x 層(4;6)上にシリコン層(5;7)を成長させ、かつ、前記シリコン層(5;7)を、前記シリコン層(5;7)がその間に存在する溝を有するSi領域を有するようにパターン化し、引き続きこのSi領域を露出するために、Si 1−x Ge x 層(4;6)を、犠牲層として、露出すべきSi領域の下方で除去し、その際、気相エッチングを溝を通過して行うことを特徴とする基板上で除去すべき層をエッチングする方法。
- 前記エッチングガスとして、BrF3、XeF2またはClF3を使用する請求項1記載の方法。
- 前記Si1−xGex層(4;6)のエッチング特性をGe割合により制御する請求項1または2記載の方法。
- 前記Si1−xGex層(4;6)がx=0.05〜x=0.5の値の範囲からのxの値を有するGe割合を有する請求項1から3までのいずれか1項記載の方法。
- 前記Si1−xGex層(4;6)がx=0.1〜x=0.5の値の範囲からのxの値を有するGe割合を有する請求項4記載の方法。
- 前記Si1−xGex層(4;6)がx=0.05〜x=0.3の値の範囲からのxの値を有するGe割合を有する請求項1から3までのいずれか1項記載の方法。
- 前記Si1−xGex層(4;6)がx=0.1〜x=0.3の値の範囲からのxの値を有するGe割合を有する請求項6記載の方法。
- 前記Si1−xGex層(4;6)とシリコン層(5;7)の間に拡散バリアまたは保護層(4a;6a)として、特に厚さ10〜100nmを有する酸化物層または窒化物層が存在する請求項1記載の方法。
- 前記シリコン層(5;7)としてポリシリコン層をエピタキシャル成長する請求項1記載の方法。
- 前記シリコン層(5;7)のパターン化を、フッ素ベースディープエッチング法を使用して、分離した、それぞれ交互に連続するエッチング工程および重合工程で実施する請求項1記載の方法。
- 前記Si1−xGex層(4)を、第1絶縁層(1)、導体層(2)および第2絶縁層(3)が被覆された基板(Sub)上に堆積する請求項1から10までのいずれか1項記載の方法。
- 前記第1絶縁層(1)としてSiO2層を熱によりSiからなる基板(Sub)に形成する請求項11記載の方法。
- 前記導体層(2)としてポリシリコン層を被覆し、パターン化する請求項11または12記載の方法。
- 前記第2絶縁層(3)として酸化物層を被覆する請求項11から13までのいずれか1項記載の方法。
- 前記シリコン層(7)のパターン化の後でかつ気相エッチングの前に、他のSi1−xGex層(10)を充填層として、その間に存在する溝を有するSi領域の上方に堆積し、引き続き、キャップ層(12a)を他のSi 1−x Ge x 層(10)の上方に堆積し、その後、キャップ層(12a)に穿孔用孔(14)を設け、かつ最後に、他のSi 1−x Ge x 層(10)及びSi 1−x Ge x 層(6)を気相エッチングにより除去し、その際、穿孔用孔(14)を通じてエッチングガスを他のSi 1−x Ge x 層(10)及びSi 1−x Ge x 層(6)に導く請求項1から11までのいずれか1項記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004036803A DE102004036803A1 (de) | 2004-07-29 | 2004-07-29 | Verfahren zum Ätzen einer Schicht auf einem Substrat |
DE102004036803.1 | 2004-07-29 | ||
PCT/EP2005/053121 WO2006013137A2 (de) | 2004-07-29 | 2005-07-01 | Verfahren zum ätzen einer sige-schicht auf einem substrat |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008508704A JP2008508704A (ja) | 2008-03-21 |
JP2008508704A5 true JP2008508704A5 (ja) | 2010-06-24 |
JP4686544B2 JP4686544B2 (ja) | 2011-05-25 |
Family
ID=35124738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007523054A Expired - Fee Related JP4686544B2 (ja) | 2004-07-29 | 2005-07-01 | 基板上で層をエッチングする方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8182707B2 (ja) |
EP (1) | EP1774572B1 (ja) |
JP (1) | JP4686544B2 (ja) |
KR (1) | KR101130988B1 (ja) |
DE (1) | DE102004036803A1 (ja) |
WO (1) | WO2006013137A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10234589A1 (de) * | 2002-07-30 | 2004-02-12 | Robert Bosch Gmbh | Schichtsystem mit einer Siliziumschicht und einer Passivierschicht, Verfahren zur Erzeugung einer Passivierschicht auf einer Siliziumschicht und deren Verwendung |
DE102005047081B4 (de) | 2005-09-30 | 2019-01-31 | Robert Bosch Gmbh | Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2 |
DE102006024668A1 (de) | 2006-05-26 | 2007-11-29 | Robert Bosch Gmbh | Mikromechanisches Bauelement und Verfahren zu dessen Herstellung |
DE102006049259A1 (de) | 2006-10-19 | 2008-04-30 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelementes mit einer Dünnschicht-Verkappung |
DE102007033685A1 (de) | 2007-07-19 | 2009-01-22 | Robert Bosch Gmbh | Verfahren zum Ätzen einer Schicht auf einem Silizium-Halbleitersubstrat |
DE102008042432A1 (de) | 2008-09-29 | 2010-04-01 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
DE102010001420A1 (de) | 2010-02-01 | 2011-08-04 | Robert Bosch GmbH, 70469 | III-V-Halbleiter-Solarzelle |
DE102010001504B4 (de) | 2010-02-02 | 2020-07-16 | Robert Bosch Gmbh | Eine Filtereinrichtung und ein Verfahren zur Herstellung einer Filtereinrichtung |
JP5643635B2 (ja) * | 2010-12-24 | 2014-12-17 | 旭化成エレクトロニクス株式会社 | 半導体装置の製造方法 |
KR20140022917A (ko) * | 2011-08-25 | 2014-02-25 | 다이니폰 스크린 세이조우 가부시키가이샤 | 패턴 형성 방법 |
DE102011086610B4 (de) | 2011-11-18 | 2022-11-10 | Robert Bosch Gmbh | Verfahren zur Herstellung von Halbleiterstrukturen auf Siliziumcarbid-Basis |
US9738516B2 (en) * | 2015-04-29 | 2017-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure to reduce backside silicon damage |
JP6812880B2 (ja) * | 2017-03-29 | 2021-01-13 | 東京エレクトロン株式会社 | 基板処理方法及び記憶媒体。 |
KR102390936B1 (ko) * | 2017-08-31 | 2022-04-26 | 구글 엘엘씨 | 양자 정보 처리 디바이스 형성 |
DE102017120290B3 (de) * | 2017-09-04 | 2018-11-08 | Infineon Technologies Ag | Verfahren zum Prozessieren einer Schichtstruktur |
CN109437093A (zh) * | 2018-10-26 | 2019-03-08 | 中国科学院苏州纳米技术与纳米仿生研究所 | 自支撑微纳米结构及其制作方法 |
KR102599015B1 (ko) * | 2019-09-11 | 2023-11-06 | 주식회사 테스 | 기판 처리 방법 |
US11791155B2 (en) * | 2020-08-27 | 2023-10-17 | Applied Materials, Inc. | Diffusion barriers for germanium |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3479680A (en) * | 1967-05-08 | 1969-11-25 | Stewart Warner Corp | Caster seal |
JPH0192385A (ja) * | 1987-09-30 | 1989-04-11 | Iwatani Internatl Corp | 金属類物質又はその化合物を材質とする部材の微細加工方法 |
JPH04208528A (ja) * | 1990-12-03 | 1992-07-30 | Nec Corp | 半導体装置の製造方法 |
DE4241045C1 (de) | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
DE4420962C2 (de) | 1994-06-16 | 1998-09-17 | Bosch Gmbh Robert | Verfahren zur Bearbeitung von Silizium |
DE19537814B4 (de) | 1995-10-11 | 2009-11-19 | Robert Bosch Gmbh | Sensor und Verfahren zur Herstellung eines Sensors |
DE19847455A1 (de) * | 1998-10-15 | 2000-04-27 | Bosch Gmbh Robert | Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen |
DE10006035A1 (de) | 2000-02-10 | 2001-08-16 | Bosch Gmbh Robert | Verfahren zur Herstellung eines mikromechanischen Bauelements sowie ein nach dem Verfahren hergestelltes Bauelement |
JP2002200599A (ja) | 2000-10-30 | 2002-07-16 | Sony Corp | 三次元構造体の作製方法 |
FR2823032B1 (fr) * | 2001-04-03 | 2003-07-11 | St Microelectronics Sa | Resonateur electromecanique a poutre vibrante |
KR100414217B1 (ko) * | 2001-04-12 | 2004-01-07 | 삼성전자주식회사 | 게이트 올 어라운드형 트랜지스터를 가진 반도체 장치 및그 형성 방법 |
DE10142952A1 (de) * | 2001-06-13 | 2002-12-19 | Bosch Gmbh Robert | Herstellungsverfahren für eine mikromechanische Struktur |
KR100446302B1 (ko) * | 2002-06-05 | 2004-08-30 | 삼성전자주식회사 | 음의 기울기를 가지는 게이트를 포함하는 반도체 소자 및그 제조방법 |
JP3555682B2 (ja) * | 2002-07-09 | 2004-08-18 | セイコーエプソン株式会社 | 液体吐出ヘッド |
JP4208528B2 (ja) | 2002-09-13 | 2009-01-14 | キヤノン株式会社 | 情報処理装置、機能拡張プログラム、それをコンピュータ読み取り可能に記憶した記憶媒体、情報処理方法 |
KR100382245B1 (en) | 2002-12-12 | 2003-05-01 | Psk Inc | Asher equipment for semiconductor device manufacturing including cluster method |
FR2849944B1 (fr) | 2003-01-14 | 2005-03-04 | Itt Mfg Enterprises Inc | Cadre pour le montage sur un panneau d'un connecteur pour carte a puce |
DE10302676A1 (de) * | 2003-01-24 | 2004-07-29 | Robert Bosch Gmbh | Mikromechanisches Bauelement und Verfahren zu dessen Herstellung |
US7078298B2 (en) * | 2003-05-20 | 2006-07-18 | Sharp Laboratories Of America, Inc. | Silicon-on-nothing fabrication process |
US6936491B2 (en) | 2003-06-04 | 2005-08-30 | Robert Bosch Gmbh | Method of fabricating microelectromechanical systems and devices having trench isolated contacts |
FR2857952B1 (fr) | 2003-07-25 | 2005-12-16 | St Microelectronics Sa | Resonateur electromecanique et procede de fabrication d'un tel resonateur |
US7060539B2 (en) * | 2004-03-01 | 2006-06-13 | International Business Machines Corporation | Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby |
-
2004
- 2004-07-29 DE DE102004036803A patent/DE102004036803A1/de not_active Ceased
-
2005
- 2005-07-01 KR KR1020077002100A patent/KR101130988B1/ko active IP Right Grant
- 2005-07-01 US US11/658,461 patent/US8182707B2/en active Active
- 2005-07-01 EP EP05761141.0A patent/EP1774572B1/de not_active Expired - Fee Related
- 2005-07-01 JP JP2007523054A patent/JP4686544B2/ja not_active Expired - Fee Related
- 2005-07-01 WO PCT/EP2005/053121 patent/WO2006013137A2/de active Application Filing
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008508704A5 (ja) | ||
JP4686544B2 (ja) | 基板上で層をエッチングする方法 | |
JP5221845B2 (ja) | トレンチされたキャビティを有するセンサエレメント | |
CN1326211C (zh) | 在半导体工艺中形成亚光刻开口的方法 | |
KR101790826B1 (ko) | 전자기계 시스템을 제조하기 위한 프로세스 | |
US6342427B1 (en) | Method for forming micro cavity | |
US8994127B2 (en) | Method of fabricating isolating semiconductor structures using a layout of trenches and openings | |
JP2009540565A5 (ja) | ||
JP2007329200A (ja) | 半導体装置の製造方法 | |
JP2011108919A (ja) | Son半導体基板の製造方法 | |
JP2008218999A (ja) | 半導体装置の製造方法 | |
US7514282B2 (en) | Patterned silicon submicron tubes | |
TWI616394B (zh) | 增強之微機電系統裝置及其製造方法 | |
CN103855074B (zh) | 一种半导体器件的制造方法 | |
JP5328642B2 (ja) | 併合が生じないトレンチの拡張 | |
CN104835738B (zh) | 一种形成FinFET器件的鳍片的方法 | |
CN109148560A (zh) | 沟槽型超级结的制造方法 | |
JP2008041942A (ja) | 半導体基板およびその製造方法 | |
CN104064465B (zh) | 半导体器件的形成方法 | |
JP2009170805A (ja) | 半導体装置の製造方法 | |
CN107887261B (zh) | 半导体装置及其制造方法 | |
US8129248B2 (en) | Method of producing bipolar transistor structures in a semiconductor process | |
JP2010045235A (ja) | 電荷結合素子の製造方法 | |
TW200701339A (en) | Method of fabricating a silicon-on-insulator structure | |
JP2002164426A5 (ja) |