JP2008282499A - 不揮発性メモリ装置及びそのデータ書き込み方法 - Google Patents
不揮発性メモリ装置及びそのデータ書き込み方法 Download PDFInfo
- Publication number
- JP2008282499A JP2008282499A JP2007127090A JP2007127090A JP2008282499A JP 2008282499 A JP2008282499 A JP 2008282499A JP 2007127090 A JP2007127090 A JP 2007127090A JP 2007127090 A JP2007127090 A JP 2007127090A JP 2008282499 A JP2008282499 A JP 2008282499A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit line
- memory cell
- writing
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000007704 transition Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims 3
- 230000000630 rising effect Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】確実な書き込み及び消去を可能とした不揮発性メモリ装置とそのデータ書き込み方法を提供する。
【解決手段】互いに交差する第１の配線と第２の配線及び、それらの各交差部に配置された、電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子と整流素子を直列接続したメモリセルとを有する不揮発性メモリ装置のデータ書き込み方法であって、選択された第１の配線の立ち上げに先立って、全ての第２の配線を各メモリセルの整流素子が逆バイアスとなるように整流素子のしきい値以上の所定電圧に充電し、前記選択された第１の配線を書き込み又は消去に必要な電圧に充電した後、選択された第２の配線を放電させる。
【選択図】図５
【解決手段】互いに交差する第１の配線と第２の配線及び、それらの各交差部に配置された、電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子と整流素子を直列接続したメモリセルとを有する不揮発性メモリ装置のデータ書き込み方法であって、選択された第１の配線の立ち上げに先立って、全ての第２の配線を各メモリセルの整流素子が逆バイアスとなるように整流素子のしきい値以上の所定電圧に充電し、前記選択された第１の配線を書き込み又は消去に必要な電圧に充電した後、選択された第２の配線を放電させる。
【選択図】図５
Description
この発明は、電気的書き換え可能な不揮発性メモリセルを用いて構成されるメモリ装置に係り、特にメモリ素子として可変抵抗素子を用いてその抵抗値をデータとして記憶する不揮発性メモリ装置とそのデータ書き込み方法に関する。
近年、不揮発性メモリ装置として、電気的書き換え可能な可変抵抗素子の抵抗値情報を不揮発に記憶する、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が注目され、各所で研究されている。
ＲｅＲＡＭの記憶素子としての可変抵抗素子は、電極／金属酸化物／電極により構成される。可変抵抗素子には、２種の動作モードがあることが知られている。一つは、印加電圧の極性を変えることにより、高抵抗状態と低抵抗状態とを切り換えるもので、これはバイポーラ型と称される。もう一つは、印加電圧の極性を変えることなく、電圧値と印加時間の制御により、高抵抗状態と低抵抗状態とを切り換えるもので、これはユニポーラ型（或いはノンポーラ型）と称される。
高密度メモリセルアレイを実現するためには、ユニポーラ型が好ましい。ユニポーラ型の場合は、トランジスタを用いることなく、ビット線とワード線の各クロスポイントに、可変抵抗素子とダイオード等の整流素子を重ねることによりセルアレイが構成できるからである。
整流素子を用いることなくクロスポイント型セルアレイを構成した場合には、書き込み時、クロストークにより非選択セルで書き込みディスターブが生じる。その影響を低減するために、書き込み電圧印加後、非選択メモリセルに書き込み補償電圧を印加する手法が、特許文献１に開示されている。
一方、クロスポイント型セルアレイでのクロストークを防止するためには、可変抵抗素子にダイオード等の整流素子を重ねればよい（例えば、特許文献２参照）。
クロスポイント型セルアレイにおいて、書き込みと消去に同極性電圧を用い得ること、そして短パルスで書き込みを、長パルスで消去を行い得ることは、例えば非特許文献１に開示されている。
特開２００６−３４４３４９号公報
米国特許第６，８３１，８５４号明細書
Y. Hosoi et al, "High Speed Unipolar Switching Resistance RAM(RRAM) Technology" IEEE international Electron DEVICES meeting 2006 Technical DIGEST p.793-796
この発明は、確実な書き込み及び消去を可能とした不揮発性メモリ装置とそのデータ書き込み方法を提供することを目的とする。
この発明の一態様による不揮発性メモリ装置のデータ書き込み方法は、互いに交差する第１の配線と第２の配線及び、それらの各交差部に配置された、電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子と整流素子を直列接続したメモリセルとを有する不揮発性メモリ装置のデータ書き込み方法であって、
選択された第１の配線の立ち上げに先立って、全ての第２の配線を各メモリセルの整流素子が逆バイアスとなるように整流素子のしきい値以上の所定電圧に充電し、
前記選択された第１の配線を書き込み又は消去に必要な電圧に充電した後、
選択された第２の配線を放電させることを特徴とする。
選択された第１の配線の立ち上げに先立って、全ての第２の配線を各メモリセルの整流素子が逆バイアスとなるように整流素子のしきい値以上の所定電圧に充電し、
前記選択された第１の配線を書き込み又は消去に必要な電圧に充電した後、
選択された第２の配線を放電させることを特徴とする。
この発明の他の態様による不揮発性メモリ装置は、互いに交差するワード線とビット線の交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子と整流素子を直列接続したメモリセルと、
前記ビット線に接続されるセンスユニットとを有し、
前記センスユニットは、
前記メモリセルのデータをセンスするセンスアンプと、
前記ビット線を直接所定電位のノードに接続するための第１の電流経路と、
前記ビット線を抵抗を介して前記所定電位のノードに接続するための第２の電流経路と、
書き込みデータに応じて前記第１及び第２の電流経路を選択的にオンする制御を行うデータ処理回路と、を有することを特徴とする。
前記ビット線に接続されるセンスユニットとを有し、
前記センスユニットは、
前記メモリセルのデータをセンスするセンスアンプと、
前記ビット線を直接所定電位のノードに接続するための第１の電流経路と、
前記ビット線を抵抗を介して前記所定電位のノードに接続するための第２の電流経路と、
書き込みデータに応じて前記第１及び第２の電流経路を選択的にオンする制御を行うデータ処理回路と、を有することを特徴とする。
この発明によると、確実な書き込み及び消去を可能とした不揮発性メモリ装置とそのデータ書き込み方法を提供することができる。
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、一実施の形態による不揮発性メモリ装置のメモリセルアレイ１０の構成を４×４の範囲について示している。行方向（Ｘ方向）配線（以下、これをワード線という）ＷＬｉ（ｉ＝０，１，２，…）と、これと交差する列方向（Ｙ方向）配線（以下、これをビット線という）ＢＬｊ（ｊ＝０，１，２，…）が配置され、それらの各交差部にメモリセルＭｉｊが配置される。
メモリセルＭｉｊは、可変抵抗素子ＶＲと整流素子Ｄの積層構造として構成される。即ち可変抵抗素子ＶＲは、一端がビット線ＢＬに接続され、他端が整流素子Ｄを介してワード線ＷＬに接続されている。
図２及び図３は、ワード線（ＷＬ）１とビット線（ＢＬ）２との間でメモリセルを構成する可変抵抗素子ＶＲと整流素子Ｄの積層構造を示している。可変抵抗素子ＶＲは、電極３ｂ，３ｃで挟まれた金属酸化物（ＭＯ）膜７により構成される。具体的に用いられる金属酸化物としては、ＮｉＯ，ＴｉＯ等の遷移金属酸化物或いはこれに適当な添加物をドープしたものである。
整流素子Ｄは、図２の場合、ｐ型シリコン層４／ｉ型シリコン層５／ｎ型シリコン層６からなるｐｉｎダイオードであり、図３の場合は、金属膜４ａ／絶縁膜５ａ／金属膜６ａを用いたＭＩＭダイオードである。
電極３ａには、ワード線（ＷＬ）１と整流素子Ｄとの間でオーミック接触が形成できる材料が用いられ、電極３ｂには、整流素子Ｄと可変抵抗素子ＶＲとの間でオーミック接触が形成できる材料が用いられ、電極３ｃには、ビット線（ＢＬ）２と可変抵抗素子ＶＲとの間でオーミック接触が形成できる材料が用いられる。
この実施の形態の場合、可変抵抗素子ＶＲは、図４に示すように、低抵抗状態（ＬＲＳ）を消去状態（例えば“１”）、高抵抗状態（ＨＲＳ）を書込み状態（例えば“０”）としている。そして、低抵抗状態ＬＲＳのセルを高抵抗状態ＨＲＳにする“０”書き込み動作を狭義の書き込み（或いはセット）動作、高抵抗状態ＨＲＳのセルを低抵抗状態ＬＲＳにする“１”書き込み動作を消去（或いはリセット）動作と定義する。
ビット線ＢＬは、カラムアドレスにより選択制御されるカラムゲート１３を介して、センスアンプ回路（兼ビット線ドライバ）１４に接続される。ワード線ＷＬは、ロウアドレスをデコードするロウデコーダ１２を介してロウドライバ１１に接続される。
図１では、ワード線ＷＬに正バイアスを与えた場合に、整流素子Ｄが順バイアスとなるメモリセル配置の例を示している。但しこれに限られるわけではなく、ビット線ＢＬに正バイアスを与えたときに整流素子Ｄが順バイアスとなる極性にすることもできる。
次に、ワード線ＷＬとビット線ＢＬを選択して選択メモリセルにデータ書き込みを行う動作を説明する。整流素子Ｄのしきい値電圧をＶｔｈｒｅとし、初期状態ですべてのビット線ＢＬは接地（ＧＮＤ）レベルＶｓｓとする。
書き込み時、選択ビット線をＶｓｓレベルに保持して、非選択ビット線をフローティングにし、選択ワード線に書き込み電圧ＶＰＧＭ（＞Ｖｔｈｒｅ）を印加すると、選択メモリセルに書き込み電流を流すことができる。即ち選択メモリセルに印加される書き込みパルス電圧とパルス幅を設定することにより、“０”書き込み（狭義の書き込み）又は“１”書き込み（消去）が行われる。
このデータ書き込み時、非選択ビット線レベルはＶＰＧＮＭ−Ｖｔｈｒｅ程度まで電圧レベルが上昇し、その後非選択メモリセルに電流は流れない。しかしながら、少なくとも瞬間的に非選択メモリセルにもＶｔｈｒｅ以上の電位差がかかった状態でセル電流が流れるから、書き込みディスターブが生じ、誤書き込み或いは誤消去される恐れがある。
そこでこの実施の形態では、非選択メモリセルでの書き込みディスターブを抑制した書き込み方式を用いる。この実施の形態での書き込み動作波形を図５に示す。
まず、すべてのビット線を整流素子Ｄのしきい値Ｖｔｈｒｅ以上の電圧レベルＶＢＬ（例えば、電源電圧Ｖｄｄ）に設定する（タイミングｔ０）。このとき整流素子Ｄは、逆バイアスになるため、ワード線ＷＬ側へ電流は流れない。
次に、非選択ワード線をＶｓｓ（或いはフローティング状態）に保持した状態で、選択ワード線に書き込み電圧ＶＰＧＭを与える（タイミングｔ１）。このとき選択ワード線電圧がＶＢＬ＋Ｖｔｈｒｅ以上になると選択ワード線からビット線へ電流は流れるが、メモリセルに対しては殆どバイアスはかからず、ビット線電圧をＶＰＧＭ−Ｖｔｈｒｅまで持ち上げることができる。非選択メモリセルに電流が流れても、殆どバイアスはかかっていないため、非選択メモリセルへの書き込みディスターブにはならない。
選択ワード線電圧がＶＰＧＭに達した後、選択ビット線をＶｓｓに放電する（タイミングｔ２）。この選択ビット線の放電によって、選択ワード線と選択ビット線の交差部の選択メモリセルのみに書き込み電圧ＶＰＧＭ−Ｖｔｈｒｅが印加される。書き込み終了後、選択ビット線をＶＢＬレベルに戻す（タイミングｔ３）。
選択ビット線を放電している時間ｔ３−ｔ２が、選択メモリセルに対する書き込みパルス幅になる。ここで“０”書き込みと“１”書き込みの場合のセルの状態遷移は、次のようになる。“０”書き込みの場合は、可変抵抗素子は低抵抗状態にあり、大きなセル電流が流れて所定のパルス印加時間で高抵抗状態に遷移する。
一方“１”書き込みの場合は、後に具体的なセンスアンプ構成と共に説明するが、選択ビット線が抵抗Ｒｄｒｉを介して接地された状態とする。これにより、可変抵抗素子への印加電圧が抵抗Ｒｄｒｉにより分圧され、更に可変抵抗素子が低抵抗化してもセル電流の増大は抵抗Ｒｄｒｉにより抑えられる結果、可変抵抗素子にかかる電圧は“０”書き込み時より低く抑えられる。この状態を所定時間続けることにより、（例えば“０”書き込みの場合より長い時間）、可変抵抗素子は所望の低抵抗状態に遷移して、“１”データ状態を得ることができる。
非選択ビット線は、ＶＰＧＭ−Ｖｔｈｒｅになっている。選択ワード線をＶＰＧＭに維持したまま（実線）、次々に書き込みたいセル対応のビット線を選択してＶｓｓに放電すれば、選択ワード線に沿ったメモリセルに対して順次書き込みを行うことができる。選択ワード線を切り換える場合は、タイミングｔ３で選択ワード線をＶｓｓにする（破線）。
書き込み電圧ＶＰＧＭをＶＰＧＭ＞Ｖｄｄとすると、ロウドライバ１２側にはＶｄｄ以上の昇圧電圧が必要である。ビット線ドライバ１４側は、ＶＢＬ＝Ｖｄｄとすれば、格別の昇圧回路を必要としない。
次に、図６のメモリセルアレイ構成の場合、即ちビット線ＢＬ側に正バイアスを加えた場合に整流素子Ｄが順バイアスになり、ワード線ＷＬ側に正バイアスを加えた場合に整流素子Ｄが逆バイアスとなる整流素子極性を利用した場合について、書き込み動作を、図７を用いて説明する。
この場合は、先の例とはビット線とワード線の役割が逆になる。まず、全てのワード線をＶｔｈｒｅ以上の整流素子のしきい値以上の電圧ＶＷＬ（例えば電源電圧Ｖｄｄ又は他の電圧）に設定する（タイミングｔ１０）。次に、選択ビット線に書き込み電圧ＶＰＧＭ（＞ＶＷＬ）を印加する（タイミングｔ１１）。このとき非選択ビット線はＶｓｓ又はフローティングにしておく。
選択ビット線のレベルがＶＷＬ＋Ｖｔｈｒｅ以上になると非選択メモリ素子に電流が流れ始めるが、メモリ素子自体に電圧は殆どかからず、ワード線はＶＰＧＭ−Ｖｔｈｒｅまで上昇する。選択ビット線レベルがＶＰＧＭまで上昇した後、選択ワード線のみＶｓｓに放電する（タイミングｔ１２）。これにより選択ビット線と選択ワード線の交差部の選択メモリセルのみに、ＶＰＧＭ−Ｖｔｈｒｅの書き込み電圧が与えられる。書き込み終了後、選択ワード線をＶＷＬレベルに戻す。
非選択ワード線は、ＶＰＧＭ−Ｖｔｈｒｅになっている。従って、次々に書き込みたいセル対応のワード線を選択してＶｓｓに放電すれば、選択ビット線に沿ったメモリセルに対して順次書き込みを行うことができる。
この場合、書き込み電圧ＶＰＧＭをＶＰＧＭ＞Ｖｄｄとすると、ビット線ドライバ１４側にはＶｄｄ以上の昇圧電圧が必要である。ロウドライバ１１側は、ＶＷＬ＝Ｖｄｄとすれば、格別の昇圧回路を必要としない。
次に、センスアンプ回路１４の具体的な構成例と共に、好ましいデータ書き込み制御方式を説明する。
図８は、図１のセルアレイ構成の場合に用いられるセンスアンプ回路１４の一センスユニット１４ａの構成である。ここでセンスユニット１４ａは、例えばカラムゲート１３を介して複数の（例えば８個の）ビット線ＢＬに切り換え接続されるように構成されているものとする。センスユニット１４ａのビット線に接続されるセンスノードＳＡＩＮは、差動センスアンプ２１の一方の入力ノードであり、他方の入力ノードには参照電圧ＶＲＥＦが与えられる。
センスノードＳＡＩＮには、これをＮＭＯＳトランジスタＮ１を介して接地端子Ｖｓｓに接続する第１の電流経路２３と、抵抗Ｒｄｒｉ及びＮＭＯＳトランジスタＮ２を介して接地端子Ｖｓｓに接続する第２の電流経路２４とが設けられている。ＮＭＯＳトランジスタＮ１は、“０”書き込み時オンとなり、ＮＭＯＳトランジスタＮ２は“１”書き込み（即ち消去）時及び読み出し時にオンになるように、データ処理回路２２により制御される。
センスノードＳＡＩＮにはまた、対応するメモリセルを書き込み禁止とする場合にＶＢＬ（Ｖｄｄ又は他の電圧）に充電するためのＰＭＯＳトランジスタＰ０が設けられている。即ちＰＭＯＳトランジスタＰ０は、書き込み禁止回路２５を構成している。
データ処理回路２２は、図９に示すように、外部から供給される書き込みデータを保持するデータラッチ２２１と、セルアレイからの読み出しデータを保持するデータラッチ２２２及び、これらのデータラッチ２２１，２２２のデータに基づいてメモリセルに応じてビット線電圧制御信号を生成するための演算回路２２３を有する。
図８のセンスユニット１４ａは、ビット線ＢＬ側が正バイアスの場合に整流素子Ｄが逆バイアスとなる図１のセルアレイ構成の場合のものであるから、格別の高耐圧トランジスタを用いることなく、Ｖｄｄ系トランジスタのみで構成可能である。
ここではメモリセルが、書き込み及び消去モードが、同程度のパルス時間で電圧値のみにより制御可能である場合を考えている。まず書き込みを行う前に、選択メモリセルの読み出しを行い、そのデータ状態を判定する。
前述のように、高抵抗状態をデータ“０”、低抵抗状態をデータ“１”とするが、以下では“０”書き込み及び“１”書き込みを、それぞれ単に書き込み及び消去と呼ぶことがある。
外部から入力されたデータが、現状のメモリセルと同一データの場合は、さらに書き込みや消去を行う必要はない。このために、選択メモリセルの読み出しを先に行って、そのメモリセルのデータ確認を行う。データ読み出しは、選択ワード線に読み出し用電圧を印加し、選択ビット線を例えば第２の電流経路２４をオンにして、セル電流差を差動型センスアンプ２１で検出する。読み出し後は、すべてのビット線ＢＬをＶｄｄ（またはＶＲＥＦ）に設定する。
その後外部からの入力データと読み出しデータとを比較し、それらが同一であれば、メモリセルへの書き込みは行わないため、書き込み禁止制御信号をＩＮＨＢ＝“Ｌ”、書き込み制御信号ＢＧＥと消去制御信号ＲＢＧＥとを、ＢＧＥ＝ＲＢＧＥ＝“Ｌ”とする。これにより、書き込み禁止回路２５、即ちＰＭＯＳトランジスタＰ０がオン、ＮＭＯＳトランジスタＮ１，Ｎ２がオフとなり、センスノードＳＡＩＮにつながるビット線ＢＬはＶｄｄまたはＶＲＥＦに保たれる。
読み出しデータと外部入力データの値が異なる場合は、書き込みまたは消去を行う。書き込みの場合は、データ処理回路２２により、ＩＮＨＢ＝ＢＧＥ＝“Ｈ”，ＲＧＢＥ＝“Ｌ”となる。即ちＰＭＯＳトランジスタＰ０がオフ、ＮＭＯＳトランジスタＮ１がオンになる。これにより、書き込みされるメモリセルのビット線は、第１の電流経路２３により抵抗を介さずに接地され、そのメモリセルにＶＰＧＭ−Ｖｔｈｒｅが印加される。
一方消去の場合は、ＩＮＨＢ＝ＲＢＧＥ＝“Ｈ”，ＢＧＥ＝“Ｌ”に設定される。これにより、消去されるべきセル対応のビット線は、第２の電流経路２４によって抵抗Ｒｄｒｉを介して接地されるから、そのメモリセルには、セル抵抗をＲｃｅｌｌとして、（ＶＰＧＭ−Ｖｔｈｒｅ）×Ｒｃｅｌｌ／（Ｒｃｅｌｌ＋Ｒｄｒｉ）の電圧が印加される。
消去時は、メモリセルの可変抵抗素子が高抵抗状態から低抵抗状態へと変化するため、セル電流量が増大するが、この実施の形態では消去時にビット線に抵抗Ｒｄｒｉを挿入することにより、素子の抵抗値変化による電流増大を抑制することが可能になる。
また、消去時は可変抵抗素子の高抵抗状態から低抵抗状態への変化により、センスノードＳＡＩＮのレベルは高くなる。センスアンプ２１はこのレベル遷移を検知して、所定の低抵抗状態になった時点で、ＩＮＨＢ＝ＲＢＧＥ＝“Ｌ”を出す。これにより、ＮＭＯＳトランジスタＮ２がオフになって消去動作を終了し、抵抗値変化後も電流が流れるという事態を防止することができる。
上の例は、書き込みと消去が同程度の電圧ＶＰＧＭで可能である場合である。この場合、複数のセンスユニットに接続される複数にメモリセルで書き込みと消去を同時に行うことが可能である。但し、書き込み電圧と消去電圧が大きく異なる場合や、或いは必要なパルス幅が大きく異なる場合は、書き込みと消去を別々のタイミングで行うことが必要になる。その場合でも、書き込みは、選択ビット線を直接Ｖｓｓに接続し、消去は選択ビット線を抵抗を介してＶｓｓに接続するのは、先の例と同じである。
一ワード線上の複数セルに対して書き込みと消去を別のタイミングで行うには、まず選択ワード線に書き込み電圧ＶＰＧＭを印加し、書き込みを行うセルのみビット線を放電する。書き込み終了後、ビット線をＶＢＬに戻し、選択ワード線に消去電圧ＶＥＲＡを設定し、消去を行うメモリセルのみビット線を放電させる。これにより、一ワード線に沿ったメモリセル群に対する書き込みと消去を行うことができる。
選択ワード線に接続されたメモリセルのすべてにデータ書き込みを行う場合、書き込みとなるセルに連続的に書き込みを行い、続いて消去となるセルに連続的に消去を行うこともできるが、ビット線をその配列順に選択して、書き込みと消去を交互に行うことも可能である。
図１０は、ビット線側が正でメモリセルが順バイアスになる、図６のセルアレイ構成の場合のセンスユニット１４ａの構成である。センスアンプ２１の出力によりデータ処理回路２２が書き込み禁止制御信号ＩＮＨＢ、書き込み制御信号ＢＧＥｎ、消去制御信号ＲＢＧＥｎを出力するという基本動作は、先のセンスユニットと変わらない。抵抗Ｒｄｒｉの意味も先のセンスユニットのそれと同じである。
センスノードＳＡＩＮに接続されたＰＭＯＳトランジスタＰ１は、書き込み時選択ビット線を直接ＶＷＬノードに接続する第１の電流経路２３ａである。センスノードＳＡＩＮに抵抗Ｒｄｒｉを介して接続されたＰＭＯＳトランジスタＰ２は、消去時選択ビット線を抵抗Ｒｄｒｉを介してＶＷＬノードに接続するための第２の電流経路２４ａである。センスノードを直接接地するためのＮＭＯＳトランジスタＮ３は、書き込み禁止回路２５ａを構成する。
即ち書き込み禁止制御信号ＩＮＨＢにより駆動されるＮＭＯＳトランジスタＮ３がオンすると、ビット線が接地される。書き込み制御信号ＢＧＥｎにより駆動されるＰＭＯＳトランジスタＰ１は、書き込み時センスノードＳＡＩＮを直接ＶＷＬノードに接続する。一方消去制御信号ＲＢＧＥｎにより駆動されるＰＭＯＳトランジスタＰ２は、消去時、センスノードＳＡＩＮを抵抗Ｒｄｒｉを介してＶＷＬノードに接続する。
この実施の形態の場合、ビット線側から書き込み電圧ＶＰＧＭや消去電圧ＶＥＲＡを出力するため、ＶｄｄとＶＰＧＭ／ＶＥＲＡの電圧へのレベルシフトが必要となり、そのためのレベルシフト回路２３が設けられる。
図８或いは図１０のセンスユニットにおける抵抗Ｒｄｒｉとして、ＭＯＳトランジスタを用いることもできる。図１１は、図８のセンスユニット１４ａの抵抗ＲｄｒｉをＮＭＯＳトランジスタＮ４に置き換えた例である。図１２は、図１０のセンスユニット１４ａの抵抗ＲｄｒｉをＰＭＯＳトランジスタＰ３に置き換えた例である。これらのＭＯＳトランジスタを、所定のゲートバイアスにより定電流源として動作させることにより、抵抗素子Ｒｄｒｉの代替ができる。
１０…メモリセルアレイ、１１…ロウドライバ、１２…ロウデコーダ、１３…カラムゲート、１４…センスアンプ回路、１４ａ…センスユニット、２１…センスアンプ、２２…データ処理回路、２２１，２２２…データラッチ、２２３…演算回路。
Claims (5)
- 互いに交差する第１の配線と第２の配線及び、それらの各交差部に配置された、電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子と整流素子を直列接続したメモリセルとを有する不揮発性メモリ装置のデータ書き込み方法であって、
選択された第１の配線の立ち上げに先立って、全ての第２の配線を各メモリセルの整流素子が逆バイアスとなるように整流素子のしきい値以上の所定電圧に充電し、
前記選択された第１の配線を書き込み又は消去に必要な電圧に充電した後、
選択された第２の配線を放電させる
ことを特徴とする不揮発性メモリ装置のデータ書き込み方法。 - 第１の配線がワード線、第２の配線がビット線であって、ワード線がビット線に対して正バイアスのとき整流素子が順バイアスとなるようにメモリセルがワード線とビット線に接続され、
データ書き込み時、選択ワード線の立ち上げに先立って、全てのビット線を各メモリセルが逆バイアスとなるように整流素子のしきい値以上の所定電圧に充電し、
前記選択ワード線を書き込み又は消去に必要な電圧に充電した後、選択ビット線を直接接地して放電させることにより、可変抵抗素子を低抵抗状態から高抵抗状態へ遷移させ、前記選択ビット線を抵抗を介して接地して放電させることにより、可変抵抗素子を高抵抗状態から低抵抗状態へ遷移させる
ことを特徴とする請求項１記載の不揮発性メモリ装置のデータ書き込み方法。 - 第１の配線がビット線、第２の配線がワード線であって、ビット線がワード線に対して正バイアスのとき整流素子が順バイアスとなるようにメモリセルがワード線とビット線に接続され、
データ書き込み時、選択ビット線の立ち上げに先立って、全てのワード線を各メモリセルが逆バイアスとなるように整流素子のしきい値以上の所定電圧に充電し、
前記選択ビット線を書き込み又は消去に必要な電圧に充電した後、選択ワード線を直接接地して放電させることにより、可変抵抗素子を低抵抗状態から高抵抗状態へ遷移させ、前記選択ワード線を抵抗を介して接地して放電させることにより、可変抵抗素子を高抵抗状態から低抵抗状態へ遷移させる
ことを特徴とする請求項１記載の不揮発性メモリ装置のデータ書き込み方法。 - 互いに交差するワード線とビット線の交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子と整流素子を直列接続したメモリセルと、
前記ビット線に接続されるセンスユニットとを有し、
前記センスユニットは、
前記メモリセルのデータをセンスするセンスアンプと、
前記ビット線を直接所定電位のノードに接続するための第１の電流経路と、
前記ビット線を抵抗を介して前記所定電位のノードに接続するための第２の電流経路と、
書き込みデータに応じて前記第１及び第２の電流経路を選択的にオンする制御を行うデータ処理回路と、
を有することを特徴とする不揮発性メモリ装置。 - 前記センスユニットは、前記センスアンプのセンスノードに接続された書き込み禁止回路を更に備え、
選択メモリセルのデータ書き込み時、書き込みに先立って前記メモリセルのデータを読み出しが行われ、
前記データ処理回路は、読み出しデータと書き込みデータの一致を検出したとき前記書き込み禁止回路をオンにして、前記メモリセルを書き込み禁止状態に設定し、読み出しデータと書き込みデータの不一致を検出したときは書き込みデータに応じて前記第１及び第２の電流経路の一方をオンにして前記メモリセルを書き込み又は消去動作状態に設定する
ことを特徴とする請求項４記載の不揮発性メモリ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007127090A JP4410272B2 (ja) | 2007-05-11 | 2007-05-11 | 不揮発性メモリ装置及びそのデータ書き込み方法 |
| US12/118,064 US7889537B2 (en) | 2007-05-11 | 2008-05-09 | Non-volatile memory device and method for writing data thereto |
| US13/005,582 US8000155B2 (en) | 2007-05-11 | 2011-01-13 | Non-volatile memory device and method for writing data thereto |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007127090A JP4410272B2 (ja) | 2007-05-11 | 2007-05-11 | 不揮発性メモリ装置及びそのデータ書き込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008282499A true JP2008282499A (ja) | 2008-11-20 |
| JP4410272B2 JP4410272B2 (ja) | 2010-02-03 |
Family
ID=40143184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007127090A Active JP4410272B2 (ja) | 2007-05-11 | 2007-05-11 | 不揮発性メモリ装置及びそのデータ書き込み方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7889537B2 (ja) |
| JP (1) | JP4410272B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287789A (ja) * | 2009-06-12 | 2010-12-24 | Toshiba Corp | 抵抗変化メモリ |
| JP2011028799A (ja) * | 2009-07-23 | 2011-02-10 | Toshiba Corp | 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 |
| JP2011204291A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8279655B2 (en) | 2010-02-15 | 2012-10-02 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method of controlling non-volatile semiconductor memory device |
| JP2012198968A (ja) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | 不揮発性半導体記憶装置 |
| WO2023034709A1 (en) * | 2021-08-31 | 2023-03-09 | Micron Technology, Inc. | Termination for pulse amplitude modulation |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009104716A (ja) * | 2007-10-24 | 2009-05-14 | Toshiba Corp | 抵抗変化メモリ装置とそのデータ消去方法 |
| JP4846813B2 (ja) * | 2009-03-12 | 2011-12-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US8593852B2 (en) | 2009-07-23 | 2013-11-26 | Kabushiki Kaisha Toshiba | Test device and test method for resistive random access memory and resistive random access memory device |
| US8379437B2 (en) * | 2009-08-31 | 2013-02-19 | Sandisk 3D, Llc | Flexible multi-pulse set operation for phase-change memories |
| US8040721B2 (en) * | 2009-08-31 | 2011-10-18 | Sandisk 3D Llc | Creating short program pulses in asymmetric memory arrays |
| US8125822B2 (en) * | 2009-08-31 | 2012-02-28 | Sandisk 3D Llc | Reducing programming time of a memory cell |
| EP2337031B1 (en) | 2009-12-18 | 2015-03-04 | Nxp B.V. | Voltage control circuit for phase change memory |
| JP2012064254A (ja) * | 2010-09-14 | 2012-03-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8502185B2 (en) * | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
| US8730745B2 (en) * | 2012-03-23 | 2014-05-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method for controlling the same |
| KR101951046B1 (ko) * | 2012-08-29 | 2019-04-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
| KR101998673B1 (ko) * | 2012-10-12 | 2019-07-11 | 삼성전자주식회사 | 저항성 메모리 장치 및 그것의 구동방법 |
| KR102264162B1 (ko) | 2014-10-29 | 2021-06-11 | 삼성전자주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 |
| US10032509B2 (en) * | 2015-03-30 | 2018-07-24 | Toshiba Memory Corporation | Semiconductor memory device including variable resistance element |
| US10528769B2 (en) * | 2017-07-23 | 2020-01-07 | Albert C. Abnett | Method and apparatus for destroying nonvolatile computer memory |
| TWI648739B (zh) * | 2018-03-20 | 2019-01-21 | 大陸商深圳大心電子科技有限公司 | 記憶體管理方法與儲存控制器 |
| US10528470B1 (en) * | 2018-06-13 | 2020-01-07 | Intel Corporation | System, apparatus and method to suppress redundant store operations in a processor |
| JP2020149736A (ja) * | 2019-03-11 | 2020-09-17 | キオクシア株式会社 | 半導体記憶装置 |
| US11935617B2 (en) * | 2022-04-08 | 2024-03-19 | Micron Technology, Inc. | Non-destructive pattern identification at a memory device |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263647A (ja) | 1994-02-04 | 1995-10-13 | Canon Inc | 電子回路装置 |
| US6259644B1 (en) * | 1997-11-20 | 2001-07-10 | Hewlett-Packard Co | Equipotential sense methods for resistive cross point memory cell arrays |
| US6324093B1 (en) * | 2000-09-15 | 2001-11-27 | Hewlett-Packard Company | Write-once thin-film memory |
| GB0103472D0 (en) * | 2001-02-13 | 2001-03-28 | Lsi Logic Corp | Data processing system |
| US6618295B2 (en) | 2001-03-21 | 2003-09-09 | Matrix Semiconductor, Inc. | Method and apparatus for biasing selected and unselected array lines when writing a memory array |
| US6678189B2 (en) * | 2002-02-25 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Method and system for performing equipotential sensing across a memory array to eliminate leakage currents |
| US6831854B2 (en) | 2002-08-02 | 2004-12-14 | Unity Semiconductor Corporation | Cross point memory array using distinct voltages |
| WO2004084228A1 (en) | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Phase change memory device |
| JP2004319587A (ja) | 2003-04-11 | 2004-11-11 | Sharp Corp | メモリセル、メモリ装置及びメモリセル製造方法 |
| EP1511042B1 (en) | 2003-08-27 | 2012-12-05 | STMicroelectronics Srl | Phase-change memory device with biasing of deselected bit lines |
| US7307266B1 (en) * | 2003-11-26 | 2007-12-11 | United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for an optically clocked optoelectronic track and hold device |
| US7365355B2 (en) * | 2004-11-08 | 2008-04-29 | Ovonyx, Inc. | Programmable matrix array with phase-change material |
| US7307268B2 (en) | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
| JP4179287B2 (ja) | 2005-01-25 | 2008-11-12 | セイコーエプソン株式会社 | 測位システム、端末装置、端末装置の制御方法及び端末装置の制御プログラム |
| US7248475B2 (en) | 2005-05-31 | 2007-07-24 | Intel Corporation | Wireless device enclosure using piezoelectric cooling structures |
| KR100674992B1 (ko) | 2005-09-08 | 2007-01-29 | 삼성전자주식회사 | 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치 |
| JP4883982B2 (ja) * | 2005-10-19 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
| JP4251576B2 (ja) * | 2006-07-28 | 2009-04-08 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| KR100827697B1 (ko) * | 2006-11-10 | 2008-05-07 | 삼성전자주식회사 | 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조 |
| JP2008123595A (ja) * | 2006-11-10 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP5085405B2 (ja) * | 2008-04-25 | 2012-11-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2009271999A (ja) * | 2008-05-07 | 2009-11-19 | Toshiba Corp | 抵抗変化メモリ装置 |
| KR20100097407A (ko) * | 2009-02-26 | 2010-09-03 | 삼성전자주식회사 | 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법 |
| JP5214566B2 (ja) * | 2009-09-02 | 2013-06-19 | 株式会社東芝 | 抵抗変化メモリ装置 |
-
2007
- 2007-05-11 JP JP2007127090A patent/JP4410272B2/ja active Active
-
2008
- 2008-05-09 US US12/118,064 patent/US7889537B2/en active Active
-
2011
- 2011-01-13 US US13/005,582 patent/US8000155B2/en active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287789A (ja) * | 2009-06-12 | 2010-12-24 | Toshiba Corp | 抵抗変化メモリ |
| US8907318B2 (en) | 2009-06-12 | 2014-12-09 | Kabushiki Kaisha Toshiba | Resistance change memory |
| JP2011028799A (ja) * | 2009-07-23 | 2011-02-10 | Toshiba Corp | 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 |
| US8279655B2 (en) | 2010-02-15 | 2012-10-02 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method of controlling non-volatile semiconductor memory device |
| JP2011204291A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8264867B2 (en) | 2010-03-24 | 2012-09-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor storage device |
| JP2012198968A (ja) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | 不揮発性半導体記憶装置 |
| WO2023034709A1 (en) * | 2021-08-31 | 2023-03-09 | Micron Technology, Inc. | Termination for pulse amplitude modulation |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110103135A1 (en) | 2011-05-05 |
| US8000155B2 (en) | 2011-08-16 |
| JP4410272B2 (ja) | 2010-02-03 |
| US20090052227A1 (en) | 2009-02-26 |
| US7889537B2 (en) | 2011-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4410272B2 (ja) | 不揮発性メモリ装置及びそのデータ書き込み方法 | |
| JP4427560B2 (ja) | 不揮発性メモリ装置のデータ書き込み方法 | |
| US7835174B2 (en) | Non-volatile memory device and method of reading data therefrom | |
| JP5233815B2 (ja) | 抵抗変化型メモリデバイスおよびその動作方法 | |
| US7936586B2 (en) | Nonvolatile semiconductor storage apparatus and data programming method thereof | |
| JP5521612B2 (ja) | 不揮発性半導体メモリデバイス | |
| US7668001B2 (en) | Semiconductor memory device | |
| US9691476B2 (en) | Multi-context configuration memory | |
| KR101964994B1 (ko) | 저항변화형 메모리 디바이스 및 그 구동 방법 | |
| JP4496238B2 (ja) | 不揮発性メモリ装置 | |
| KR20110055366A (ko) | 불휘발성 반도체 기억 장치 | |
| US8331177B2 (en) | Resistance semiconductor memory device having a bit line supplied with a compensating current based on a leak current detected during a forming operation | |
| JP2005032401A (ja) | 不揮発性半導体記憶装置及びその書き込み方法と消去方法 | |
| US8498141B2 (en) | Non-volatile semiconductor memory device | |
| US9099176B1 (en) | Resistive switching memory device with diode select | |
| JP2011253595A (ja) | 不揮発性半導体記憶装置 | |
| US9472272B2 (en) | Resistive switching memory with cell access by analog signal controlled transmission gate | |
| JP5322974B2 (ja) | 半導体記憶装置 | |
| JP5159847B2 (ja) | 抵抗変化メモリ装置 | |
| US11257536B2 (en) | Semiconductor storage device and control method thereof | |
| JP6163817B2 (ja) | 不揮発性メモリセルおよび不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4410272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |