JP2008270768A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP2008270768A
JP2008270768A JP2008070492A JP2008070492A JP2008270768A JP 2008270768 A JP2008270768 A JP 2008270768A JP 2008070492 A JP2008070492 A JP 2008070492A JP 2008070492 A JP2008070492 A JP 2008070492A JP 2008270768 A JP2008270768 A JP 2008270768A
Authority
JP
Japan
Prior art keywords
alignment mark
wiring board
multilayer wiring
conductor circuit
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008070492A
Other languages
English (en)
Other versions
JP5078687B2 (ja
Inventor
Satoru Watanabe
渡辺  悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to TW097109418A priority Critical patent/TWI396474B/zh
Priority to JP2008070492A priority patent/JP5078687B2/ja
Publication of JP2008270768A publication Critical patent/JP2008270768A/ja
Application granted granted Critical
Publication of JP5078687B2 publication Critical patent/JP5078687B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】位置合わせマークを確実に検出し、導体回路に対応した正確な位置にビア穴を形成することができる多層配線基板の製造方法を提供する。
【解決手段】コア基板12の上面13及び下面14に配置されるビルドアップ層15,16には、樹脂絶縁層20,21,31,32及び導体層22,23,33,34が積層される。導体層19,22,33の形成工程では、第1光反射部43と抜きパターン44を隔ててその第1光反射部43を包囲する第2光反射部45とからなる位置合わせマーク41,42を形成する。検出工程では、樹脂絶縁層20,21,31,32を介して位置合わせマーク41,42に位置検出用光を照射し、反射光に基づいて位置合わせマーク41,42を検出する。位置合わせマーク41,42を位置基準として樹脂絶縁層20,21,31,32にレーザを照射してビア穴25,27を形成する。
【選択図】図2

Description

本発明は、多層配線基板の製造方法に関するものである。
近年、電気機器、電子機器等の小型化に伴い、これらの機器に搭載される配線基板等にも小型化や高密度化が要求されている。かかる市場の要求に応えるべく、配線基板の多層化技術が検討されている。この配線基板の多層化の方法としては、いわゆるコア基板の表裏両面に対して樹脂絶縁層と導体層とを交互に積層一体化する、いわゆるビルドアップ法が一般的に採用される。
この種の多層配線基板では、層間の電気的接続を考慮しなければならず、下層の導体層に対応させて上層の導体層を精度よく積層する必要がある。具体的には、多層配線基板を製造する場合、下層の導体層の一部に、次の層の位置合わせのための基準となる位置合わせマークを形成しておき、その導体層の上に次の層の樹脂絶縁層を形成する。このとき、位置合わせマークは樹脂絶縁層に覆われてしまうので、その位置合わせマークをレーザ加工によって樹脂絶縁層から露出させた後、その位置合わせマークをCCDカメラ等の撮像手段によって撮影する。そしてこの撮影データをコンピュータに取り込んで位置合わせマークの画像認識を行い、その認識した画像に基づいて、樹脂絶縁層にビア穴を形成したり、次の層の導体層を形成したりする。このように、レーザ加工により位置合わせマークを露出させて、その位置を検出するための技術が、例えば特許文献1や特許文献2に開示されている。また、特許文献3には、レーザ加工により樹脂絶縁層を穴あけすることで下層の導体層がリング状に露出した形態の位置合わせマークを形成する技術が開示されている。
特開2003−60356号公報 特開平10−256737号公報 特開2005−244182号公報
ところで、特許文献1や特許文献2のようにレーザ加工により位置合わせマークを露出させたり、特許文献3のようにレーザ加工により位置合わせマークを形成したりする場合では、そのレーザ加工のための工程が必要となるため、多層配線基板の製造コストが嵩む。また、レーザの出力を適切に設定しないと、位置合わせマーク上部の樹脂絶縁層を均一に削って穴あけすることは難しく、位置合わせマーク自体をレーザ加工によって削ってしまったり、位置合わせマークの上面に樹脂絶縁層の一部が残ってしまったりするといった問題が生じる。そのため、位置合わせマークを露出させない状態で樹脂絶縁層を介して位置合わせマークを読み取る手法が検討されている。
具体的には、図18に示されるように、円形の位置合わせマーク71を覆うように樹脂絶縁層72を形成した後、位置検出用光L1を上方から樹脂絶縁層72を介して位置合わせマーク71に照射する。そして、その位置検出用光L1の反射光L2に基づいて画像認識処理を行い、位置合わせマーク71を検出する。ところが、位置合わせマーク71の上部では、その位置決めマーク71の厚さによって樹脂絶縁層72の表面が盛り上がり、その表面の凹凸によって位置検出用光L1が乱反射してしまう。その結果、位置合わせマーク72の輪郭がぼやけ、画像認識を正確に行うことが困難となる。この場合、位置合わせ精度が低下するため、樹脂絶縁層72において各導体層の導体回路に対応した正確な位置にビア穴を形成することができない。そのため、層間の電気的接続を適切に行うことができず、導体回路の微細化を図ることができない。
しかも、特許文献1,2のものは焦点距離が長いため位置合わせマークを精度よく形成することができない。また、特許文献3のものはレーザ加工により位置合わせマークを露出させているので、やはり位置合わせマークを精度よく形成することができない。
本発明は上記の課題に鑑みてなされたものであり、その目的は、位置合わせマークを確実に検出することができ、その位置合わせマークを位置基準として導体回路に対応した正確な位置にビア穴を形成することができる多層配線基板の製造方法を提供することにある。
上記課題を解決するための手段(手段1)としては、コア主面を有するコア基板と、導体回路を構成する金属層及び層間樹脂絶縁層を積層してなり前記コア主面上に配置された積層配線部とを備えた多層配線基板の製造方法であって、前記コア主面上または前記層間樹脂絶縁層上に前記導体回路を形成するとともに、前記金属層において前記導体回路とは異なる位置に、第1光反射部と抜きパターンを隔ててその第1光反射部を包囲する第2光反射部とからなる位置合わせマークを形成する導体回路等形成工程と、前記金属層上に前記導体回路及び前記位置合わせマークを覆う前記層間樹脂絶縁層を形成する絶縁層形成工程と、前記層間樹脂絶縁層を介して前記位置合わせマークに照射された位置検出用光の反射光に基づいて前記位置合わせマークを検出する検出工程と、検出された前記位置合わせマークを位置基準として用いて位置合わせを行ったうえで前記層間樹脂絶縁層にレーザを照射し、前記導体回路の一部を露出させるビア穴を形成するレーザ穴あけ工程とを含むことを特徴とする多層配線基板の製造方法がある。
従って、手段1の多層配線基板の製造方法によると、導体回路等形成工程において、コア主面上または層間樹脂絶縁層上に導体回路が形成されるとともに、金属層において導体回路とは異なる位置に位置合わせマークが形成される。絶縁層形成工程では、金属層上に層間樹脂絶縁層が形成され、その層間樹脂絶縁層により導体回路及び位置合わせマークが覆われる。本発明の位置合わせマークは、第1光反射部と所定幅の抜きパターンを隔ててその第1光反射部を包囲する第2光反射部とからなるので、従来技術のように位置合わせマークの周囲に金属層のパターンが形成されていない場合と比較して、位置合わせマークを覆う層間樹脂絶縁層の表面における凹凸が抑制される。従って、検出工程において、層間樹脂絶縁層を介して位置合わせマークに照射された位置検出用光の乱反射が抑制される。そのため、第1光反射部とその第1光反射部を包囲する第2光反射部との表面で位置検出用光が確実に反射され、その反射光に基づいて位置合わせマークの位置が正確に検出される。このようにすれば、レーザ穴あけ工程において、導体回路に対応した正確な位置にビア穴を形成することができ、多層配線基板における導体回路の微細化を図ることができる。
前記抜きパターンの直上にある前記層間樹脂絶縁層の表面の高さ、前記第1光反射部の直上にある前記層間樹脂絶縁層の表面の高さ及び前記第2光反射部の直上にある前記層間樹脂絶縁層の表面の高さのばらつきはできるだけ小さいことがよく、具体的には例えば5μm以下が好ましく、特には3μm以下が好ましい。このようにすると、位置合わせマークを覆う層間樹脂絶縁層の表面の凹凸が少なくなるため、その層間樹脂絶縁層を介して位置合わせマークに照射された位置検出用光の乱反射を確実に防止することができる。よって、位置合わせマークの位置を確実に検出することができる。
前記抜きパターンの幅は特に限定されないが、例えば10μm以上がよく、さらには50μm以上150μm以下であることが好ましい。この抜きパターンの幅が50μmより狭いと、位置合わせマークの認識精度を十分に確保できなくなる。一方、抜きパターンの幅が150μmより広いと、層間樹脂絶縁層の表面の高さばらつきが大きくなってしまう。従って、抜きパターンの幅を50μm以上150μm以下とすることにより、位置合わせマークの位置を確実に検出することができる。当該幅は70μm以上120μm以下がより好ましい。
前記第1光反射部の形状及び前記抜きパターンの形状は特に限定されず、画像認識が可能なものであればそれぞれ任意に選択することができるが、例えば、前記第1光反射部は円形状であり、前記抜きパターンは等幅のリング状であることが好ましい。この場合、位置合わせマークを容易に形成することができる。さらに、抜きパターンが等幅であるので、位置合わせマークの輪郭が鮮明になり、画像認識によって位置合わせマークの位置を確実に検出することができる。
また、前記検出工程において、コンピュータを用いた画像認識処理により前記位置合わせマークを検出する場合、前記位置検出用光の種類は限定されないが、波長の比較的長い赤色領域の光を用いることがよく、特には赤外光であることが好ましい。この場合、画像認識処理によってより鮮明な画像を取得することが可能となる。
前記コア基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。コア基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。樹脂基板の具体例としては、EP樹脂(エポキシ樹脂)基板、PI樹脂(ポリイミド樹脂)基板、BT樹脂(ビスマレイミド−トリアジン樹脂)基板、PPE樹脂(ポリフェニレンエーテル樹脂)基板などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。前記セラミック基板の具体例としては、例えば、アルミナ基板、ベリリア基板、ガラスセラミック基板、結晶化ガラス等の低温焼成材料からなる基板などがある。前記金属基板の具体例としては、例えば、銅基板や銅合金基板、銅以外の金属単体からなる基板、銅以外の金属の合金からなる基板などがある。なお、前記コア基板にはその上面及び下面を貫通する複数のめっきスルーホールなどが形成されていてもよく、それら複数のめっきスルーホール内には充填材が充填されていてもよい。また、上記コア基板は、その内部に配線層を形成した基板でもよし、チップコンデンサやチップ抵抗などの電子部品を埋め込んだ基板でもよい。
前記導体回路を構成する金属層の形成手法は、導電性や層間樹脂絶縁層との密着性などを考慮して適宜選択されることができる。金属層の材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。また、かかる金属層は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成されることができる。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっき、無電解ニッケルめっきあるいは電解ニッケルめっきなどの手法を用いることができる。なお、スパッタやCVD等の手法により金属層を形成した後にエッチングを行うことで導体回路を形成したり、導電性ペースト等の印刷により導体回路を形成したりすることも可能である。
前記層間樹脂絶縁層は例えば熱硬化性を有する樹脂を用いて形成される。熱硬化性樹脂の好適例としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等が挙げられる。これらの中でも、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)を選択することが好ましい。例えば、エポキシ樹脂としては、いわゆるBP(ビスフェノール)型、PN(フェノールノボラック)型、CN(クレゾールノボラック)型のものを用いることがよい。特には、BP(ビスフェノール)型を主体とするものがよく、BPA(ビスフェノールA)型やBPF(ビスフェノールF)型が最もよい。
ここで多層配線基板が、少なくとも1つ以上の製品領域及び前記製品領域を包囲する枠部領域を有するものの場合、前記位置合わせマークは、製品領域に形成されるのではなく、むしろ枠部領域に形成されることが好ましい。製品領域内には多数の導体回路やビア導体が密集しており、そこに位置合わせマークを設けようとすると製品全体の小型化を阻害してしまう。これに対して、最終的に製品とはならない枠部領域であれば、そこに位置合わせマークを設けたとしても特に製品の小型化を阻害せず、また、位置合わせマークを形成するときの配置の自由度も大きいからである。
以下、本発明を具体化した多層配線基板の一実施の形態を図面に基づき詳細に説明する。図1は、多層配線基板の概略平面図であり、図2は、多層配線基板の断面図である。
図1に示されるように、多層配線基板11は、平面視で矩形状を呈しており、複数(ここでは4×4個)の製品領域100と、それら製品領域100を包囲する枠部領域101とを有している。枠部領域101は、製品にはならないので、最終的にダイシング工程を経て切断され除去される。
図2に示されるように、多層配線基板11を構成するコア基板12は、ガラスエポキシからなる略矩形板状の部材(厚さ0.8mm)であり、コア主面としての上面13及び下面14を有している。コア基板12の上面13には第1のビルドアップ層15(積層配線部)が形成され、コア基板12の下面14には第2のビルドアップ層16(積層配線部)が形成されている。コア基板12における製品領域100の所定箇所には、上面13及び下面14を連通させるめっきスルーホール17が多数形成されている。めっきスルーホール17内にある空洞部には、銅フィラー入りのエポキシ樹脂からなる充填材18が充填されている。また、コア基板12の上面13及び下面14には、銅からなる導体層19がパターン形成されており、各導体層19は、めっきスルーホール17に電気的に接続されている。
コア基板12の上面13上に形成された第1のビルドアップ層15は、エポキシ樹脂からなる樹脂絶縁層20,21(層間樹脂絶縁層)と、銅からなる導体層22,23(金属層)とを2層ずつ積層した構造を有している。本実施の形態において、各樹脂絶縁層20,21の厚さは40μm程度であり、各導体層22,23の厚さは20μm程度である。
2層めの樹脂絶縁層21の表面上における複数箇所には、導体層23の導体回路を構成する端子パッド230がアレイ状に形成されている。1層めの樹脂絶縁層20内には、複数のビア穴25及びビア導体26が設けられ、2層めの樹脂絶縁層21内には、複数のビア穴27及びビア導体28が設けられている。これらビア導体26,28を介して導体層19,22の導体回路190,220及び端子パッド230が相互に電気的に接続されている。また、2層めの樹脂絶縁層21の表面は、ソルダーレジスト29によってほぼ全体的に覆われている。ソルダーレジスト29の所定箇所には、端子パッド230を露出させる開口部30が形成されている。各端子パッド230は、図示しないはんだバンプを介してICチップ(半導体集積回路素子)の接続端子に電気的に接続される。
コア基板12の下面14上に形成された第2のビルドアップ層16は、上述した第1のビルドアップ層15とほぼ同じ構造を有している。即ち、第2のビルドアップ層16は、エポキシ樹脂からなる樹脂絶縁層31,32と、銅からなる導体層33,34とを2層ずつ積層した構造を有している。2層めの樹脂絶縁層32の下面上における複数箇所には、導体層34の導体回路を構成するBGA用パッド340がアレイ状に形成されている。1層めの樹脂絶縁層31内には、複数のビア穴25及びビア導体26が設けられ、2層めの樹脂絶縁層32内には、複数のビア穴27及びビア導体28が設けられている。これらビア導体26,28を介して導体層19,33の導体回路190,330及びBGA用パッド340が相互に電気的に接続されている。また、2層めの樹脂絶縁層32の下面は、ソルダーレジスト36によってほぼ全体的に覆われている。ソルダーレジスト36の所定箇所には、BGA用パッド340を露出させる開口部37が形成されている。BGA用パッド340の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ38が配設され、各はんだバンプ38により、多層配線基板11は図示しないマザーボード上に実装される。
また、図1及び図2に示されるように、多層配線基板11の枠部領域101の所定の位置(基板の四隅となる位置)において、コア基板12及び樹脂絶縁層20,31の上に位置合わせマーク41,42が設けられている。なお、本実施の形態において、位置合わせマーク41と位置合わせマーク42とは、樹脂絶縁層20,31の厚さ方向に重なる位置に配置されている。コア基板12上に形成されている位置合わせマーク41は、1層めの樹脂絶縁層20,31にビア穴25を形成するための位置基準として使用される。また、樹脂絶縁層20,31上に形成されている位置合わせマーク42は、2層めの樹脂絶縁層21,32にビア穴27を形成するための位置基準として使用される。
図3に示されるように、位置合わせマーク41は、第1光反射部43と、所定幅の抜きパターン44を隔ててその第1光反射部43を包囲する第2光反射部45とからなる。本実施の形態において、第1光反射部43は、例えば1mmの直径を有する円形状に形成され、抜きパターン44は、等幅(100μmの幅)のリング状に形成される。これら第1光反射部43と抜きパターン44とは、同心円上に配置されている。なお、位置決めマーク42も同様に、円形状の第1光反射部43と、リング状の抜きパターン44を隔ててその第1光反射部43を包囲する第2光反射部45とからなる。
このように位置合わせマーク41,42を形成した場合、その位置合わせマーク41,42を覆う樹脂絶縁層20,21,31,32の表面の平坦度が向上される。具体的には、位置合わせマーク41における抜きパターン44の直上にある樹脂絶縁層20の表面の高さH1、第1光反射部43の直上にある樹脂絶縁層20の表面の高さH2及び第2光反射部45の直上にある樹脂絶縁層20の表面の高さH3のばらつきは、5μm以下(本実施形態では2μm〜3μm程度)となっている(図4参照)。
次に、上記構成の多層配線基板11の製造手順について説明する。
まず、基板準備工程において、コア基板12両面に銅箔47を貼着した両面銅張積層板48を用意する(図5参照)。そして、YAGレーザまたは炭酸ガスレーザを用いてレーザ孔あけ加工を行い、両面銅張積層板48を貫通する貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでめっきスルーホール17を形成した後、そのめっきスルーホール17内に充填材18を充填し熱硬化させる。
導体回路等形成工程において、基板両面の銅箔47のエッチングを行うことでコア基板12上に導体層19(導体回路190)をパターニングする。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。その結果、コア基板12の製品領域100にて所定パターンの導体層19(導体回路190)が形成されるとともに、枠部領域101の所定の位置(四隅となる位置)に位置合わせマーク41が形成される(図6参照)。
絶縁層形成工程において、コア基板12の上面13及び下面14に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を重ね合わせるようにして配置する。そして、このような積層物を真空圧着熱プレス機(図示しない)で真空下にて加圧加熱することにより、フィルム状絶縁樹脂材料を硬化させて上面13及び下面14に1層めの樹脂絶縁層20,31を各々形成する(図7参照)。このとき、位置合わせマーク41における抜きパターン44にはフィルム状絶縁樹脂材料から滲出したエポキシ樹脂が落ち込んで充填されるが、抜きパターン44の隙間は100μmと狭いため、抜きパターン44への樹脂の充填による樹脂絶縁層20,31の厚さばらつきは殆ど生じることはない。
検出工程において、リング状の照射器51を用いて樹脂絶縁層20を介して位置合わせマーク41に赤外光L1(位置検出用光)を照射し、その反射光L2に基づいて位置合わせマーク41を検出する(図8参照)。具体的には、位置合わせマーク41(第1光反射部43及び第2光反射部45)からの反射光L2に基づいてその位置合わせマーク41の像をCCDカメラ52によって撮影する。そして、そのCCDカメラ52の撮影データをコンピュータ53に取り込んで画像認識処理を行い、その認識した画像に基づいて位置合わせマーク41の位置を検出する。なお、この画像認識処理では、撮影した画像を二値化処理し、その処理後の画像データに基づいて位置合わせマーク41の位置を検出している。
レーザ穴あけ工程では、検出された位置合わせマーク41を位置基準として用いて、レーザ照射装置54の位置合わせを行ったうえでコア基板12の上面13の樹脂絶縁層20にレーザL0を照射する(図9参照)。なお、レーザ照射装置54としては、炭酸ガスレーザやYAGレーザなどの照射装置が用いられる。このレーザ照射によって、樹脂絶縁層20の所定の位置にビア穴25が形成され、導体層19の導体回路190の一部が露出される。また、コア基板12の下面14の樹脂絶縁層31についても、同様に、検出工程で位置合わせマーク41の位置を検出し、レーザ穴あけ工程にてレーザL0を照射することで所定の位置にビア穴25を形成する。
そして、無電解銅めっきを行うことにより、ビア穴25内にビア導体26を形成するとともに、樹脂絶縁層20の上面全体に無電解銅めっき層を形成する。その後、露光及び現像を行って所定パターンのめっきレジストを形成する。そして、電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。その結果、樹脂絶縁層20,31上の製品領域100において所定パターンの導体層22,33(導体回路220,330)が形成されるとともに、枠部領域101に位置合わせマーク42が形成される(図10参照)。
次いで、上記1層めの樹脂絶縁層20,31の場合と同様に、絶縁層形成工程を行うことにより、2層めの樹脂絶縁層21,32を形成する。さらに、検出工程で位置合わせマーク42の位置を検出し、レーザ穴あけ工程にてレーザL0を照射することで樹脂絶縁層21,32の所定の位置にビア穴27を形成する(図11参照)。
そして、無電解銅めっきを行うことにより、ビア穴27内にビア導体28を形成するとともに、樹脂絶縁層21,32の上面全体に無電解銅めっき層を形成する。その後、露光及び現像を行って所定パターンのめっきレジストを形成する。そして、電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。その結果、樹脂絶縁層21上の所定の位置に複数の端子パッド230が形成され、樹脂絶縁層32上の所定の位置に複数のBGA用パッド340が形成される(図12参照)。
さらに、上記のように形成されたコア基板12の上面及び下面の表面上に感光性液状樹脂材料を塗布して硬化させることによりソルダーレジスト29,36を形成する。次に、ソルダーレジスト29,36の表面にガラスマスクを重ね合わせるように配置して、露光及び現像を行い、ソルダーレジスト29,36に開口部30,37をパターニングする(図13参照)。
そして、各開口部30から露出した端子パッド230や各開口部37から露出したBGA用パッド340に対して表面粗化処理及びニッケル−金めっきの処理を行う。その後、周知の手法によりはんだバンプ形成工程を行い、BGA用パッド340の表面上にはんだバンプ38を形成する(図2参照)。具体的には、ソルダーレジスト36上に、所定パターンのマスクを載置し、BGA用パッド340上にはんだペーストを印刷した後、そのはんだペーストをリフローする。その後、大判状態で一体化されている中間製品を、ダイシングブレード等の切断具を用いて個片に切り離すことにより、多層配線基板が完成する。
本実施の形態における製造方法の効果を確認するため、コア基板12上の導体回路190(パッド)に対するビア穴25の位置精度を測定した。図14にはその測定結果56を示している。なおここでは、パッドの中心座標に対するビア穴25の中心座標のずれ量(ミスアライメント量)を示している。また、比較例として、従来技術のように円形の位置決めマーク71(直径が1mmのサイズのマーク)を用いてビア穴25を形成した場合の位置精度の測定結果58を図15に示している。図14及び図15に示されるように、本実施の形態では、従来技術の比較例と比べて、ミスアライメント量のばらつきが小さく、ビア穴25が精度よく形成されている。
図16には、本実施の形態において検出工程で撮影された位置合わせマーク41の画像61を示しており、図17には、比較例の位置決めマーク71の画像62を示している。図16に示されるように、本実施の形態では、位置合わせマーク41の輪郭が鮮明な画像61を取得することができるため、画像認識による位置決めマーク41の認識性が良好となる。その結果、位置決めマーク41の位置がより正確に検出され、レーザ加工によるビア穴25の加工精度が向上される。
また、本願発明者は、上記検出工程において、照射する位置検出用光L1を赤外光から赤色光(可視光)に代えて位置合わせマーク41の画像(図示略)を撮影した。この場合では、位置合わせマーク41の輪郭がぼやけるため、赤外光を用いた場合と比べてその画像認識が困難であった。さらに、本願発明者は、位置合わせマーク41における抜きパターン44の隙間を100μmから200μmに変更し、その位置合わせマーク41の画像(図示略)を撮影した。この場合、絶縁層形成工程においてエポキシ樹脂が抜きパターン44に充填されることにより、位置合わせマーク41を覆う樹脂絶縁層20,31の表面の高さのばらつきが大きくなる。そのため、位置合わせマーク41の輪郭がぼやけ、その認識精度が悪くなった。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態では、位置合わせマーク41,42は、第1光反射部43と抜きパターン44を隔ててその第1光反射部43を包囲する第2光反射部45とからなるので、従来技術のように位置合わせマーク71の周囲に導体層が形成されていない場合(図18参照)と比較して、位置合わせマーク41,42を覆う樹脂絶縁層20,21,31,32の表面における凹凸が抑制される。従って、検出工程において、樹脂絶縁層20,21,31,32を介して位置合わせマーク41,42に照射された位置検出用光L1の乱反射を抑制することができる。そのため、第1光反射部43及び第2光反射部45の表面で位置検出用光L1が確実に反射され、その反射光L2に基づいて位置合わせマーク41,42の位置を正確に検出することができる。このようにすれば、導体層19,22,33の導体回路190,220,330に対応した正確な位置にビア穴25,27を形成することができ、多層配線基板11における導体回路190,220,330の微細化を図ることができる。
(2)本実施の形態の場合、位置合わせマーク41,42における抜きパターン44の幅が100μmであるため、その位置合わせマーク41,42を覆う樹脂絶縁層20,21,31,32の表面の凹凸を少なくすることができ、画像認識による位置合わせマーク41,42の認識精度を高めることができる。
(3)本実施の形態の場合、位置合わせマーク41,42における第1光反射部43は円形状であり、抜きパターン44はリング状であるため、位置合わせマーク41,42を容易に形成することができる。さらに、抜きパターン44が等幅であるので、位置合わせマーク41,42の輪郭が鮮明になり、画像認識によって位置合わせマーク41,42の位置を確実に検出することができる。
(4)本実施の形態の場合、検出工程において位置検出用光として赤外光を用いたので、画像認識によってより鮮明な画像61を取得することができるため、位置合わせマーク41,42の位置を確実に検出することができる。
(5)本実施の形態の場合、位置合わせマーク41,42は、製品領域100に形成されるのではなく、その製品領域100を包囲する枠部領域101に形成されている。多層配線基板11において、製品領域100内には多数の導体回路190,220,330やビア導体26,28が密集しており、そこに位置合わせマーク41,42を設けようとすると製品全体の小型化を阻害してしまう。これに対して、本実施の形態のように、最終的に製品とはならない枠部領域101に位置合わせマーク41,42を設けることにより、製品の小型化を図ることができる。また、位置合わせマーク41,42を形成するときの配置の自由度も大きくなり、実用上好ましいものとなる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態の多層配線基板11は、コア基板12が樹脂材料からなるオーガニックタイプの多層配線基板であるが、セラミック材料や金属材料からなる多層配線基板に本発明を適用してもよい。
・上記実施の形態の絶縁層形成工程では、フィルム状絶縁樹脂材料を用いて樹脂絶縁層20,21,31,32を形成するものであったが、これ以外に、液状レジストの塗布及び乾燥を行うことにより樹脂絶縁層20,21,31,32を形成してもよい。
・上記実施の形態の位置合わせマーク41,42は、第1光反射部43が円形状であり、抜きパターン44がリング状であったが、これに限定されるものではなく、例えば、四角形状、三角形状の第1光反射部43や抜きパターン44に変更してもよい。また、位置合わせマーク41と位置合わせマーク42とにおいて、それら形状またはサイズを異ならせてもよい。さらに、上記実施の形態では、位置合わせマーク41と位置合わせマーク42とは、樹脂絶縁層20,31の厚さ方向に重なる位置に形成されていたが、その位置をずらして形成してもよい。
・上記実施の形態では、多層配線基板11のパッケージ形態はBGA(ボールグリッドアレイ)であるが、BGAのみに限定されず、例えばPGA(ピングリッドアレイ)やLGA(ランドグリッドアレイ)等であってもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
(1)コア主面を有するコア基板と、導体回路を構成する金属層及び層間樹脂絶縁層を積層してなり前記コア主面上に配置された積層配線部とを備えた多層配線基板の製造方法であって、前記コア主面上または前記層間樹脂絶縁層上に前記導体回路を形成するとともに、前記金属層において前記導体回路とは異なる位置に、第1光反射部と所定幅の抜きパターンを隔ててその第1光反射部を包囲する第2光反射部とからなる位置合わせマークを形成する導体回路等形成工程と、前記金属層上に前記導体回路及び前記位置合わせマークを覆う前記層間樹脂絶縁層を形成する絶縁層形成工程と、前記層間樹脂絶縁層を介して前記位置合わせマークに照射された位置検出用光の反射光に基づいて画像認識処理を行い、前記位置合わせマークを検出する検出工程と、検出された前記位置合わせマークを位置基準として用いて位置合わせを行ったうえで前記層間樹脂絶縁層にレーザを照射し、前記導体回路の一部を露出させるビア穴を形成するレーザ穴あけ工程とを含むことを特徴とする多層配線基板の製造方法。
(2)上記(1)において、前記位置検出用光は赤外光であることを特徴とする多層配線基板の製造方法。
(3)上記(1)において、前記導体回路が形成される製品領域と、その製品領域を包囲する枠部領域とを有し、前記枠部領域に前記位置合わせマークが形成されることを特徴とする多層配線基板の製造方法。
本発明を具体化した一実施の形態の多層配線基板を示す概略平面図。 本発明を具体化した一実施の形態の多層配線基板を示す要部断面図。 一実施の形態の位置合わせマークを示す平面図。 位置合わせマークを覆う樹脂絶縁層表面の高さのばらつきを示す断面図。 一実施の形態の多層配線基板の製造方法を説明するための断面図。 一実施の形態の多層配線基板の製造方法を説明するための断面図。 一実施の形態の多層配線基板の製造方法を説明するための断面図。 一実施の形態の多層配線基板の製造方法を説明するための断面図。 一実施の形態の多層配線基板の製造方法を説明するための断面図。 一実施の形態の多層配線基板の製造方法を説明するための断面図。 一実施の形態の多層配線基板の製造方法を説明するための断面図。 一実施の形態の多層配線基板の製造方法を説明するための断面図。 一実施の形態の多層配線基板の製造方法を説明するための断面図。 一実施の形態における位置合わせ精度の測定結果を示す説明図。 比較例における位置合わせ精度の測定結果を示す説明図。 一実施の形態での位置決めマークの画像を示す説明図。 比較例での位置決めマークの画像を示す説明図。 従来の位置合わせマークを覆う樹脂絶縁層表面の高さのばらつきを示す断面図。
符号の説明
11…多層配線基板
12…コア基板
13…コア主面としての上面
14…コア主面としての下面
15,16…積層配線部としてのビルドアップ層
19,22,23,33,34…金属層としての導体層
20,21,31,32…層間樹脂絶縁層としての樹脂絶縁層
41,42…位置合わせマーク
43…第1光反射部
44…抜きパターン
45…第2光反射部
190,220,330…導体回路
L0…レーザ
L1…位置検出用光
L2…反射光
H1,H2,H3…層間樹脂絶縁層の表面の高さ

Claims (5)

  1. コア主面を有するコア基板と、導体回路を構成する金属層及び層間樹脂絶縁層を積層してなり前記コア主面上に配置された積層配線部とを備えた多層配線基板の製造方法であって、
    前記コア主面上または前記層間樹脂絶縁層上に前記導体回路を形成するとともに、前記金属層において前記導体回路とは異なる位置に、第1光反射部と抜きパターンを隔ててその第1光反射部を包囲する第2光反射部とからなる位置合わせマークを形成する導体回路等形成工程と、
    前記金属層上に前記導体回路及び前記位置合わせマークを覆う前記層間樹脂絶縁層を形成する絶縁層形成工程と、
    前記層間樹脂絶縁層を介して前記位置合わせマークに照射された位置検出用光の反射光に基づいて前記位置合わせマークを検出する検出工程と、
    検出された前記位置合わせマークを位置基準として用いて位置合わせを行ったうえで前記層間樹脂絶縁層にレーザを照射し、前記導体回路の一部を露出させるビア穴を形成するレーザ穴あけ工程と
    を含むことを特徴とする多層配線基板の製造方法。
  2. 前記抜きパターンの直上にある前記層間樹脂絶縁層の表面の高さ、前記第1光反射部の直上にある前記層間樹脂絶縁層の表面の高さ及び前記第2光反射部の直上にある前記層間樹脂絶縁層の表面の高さのばらつきは、5μm以下であることを特徴とする請求項1に記載の多層配線基板の製造方法。
  3. 前記抜きパターンの幅は、10μm以上であることを特徴とする請求項1または2に記載の多層配線基板の製造方法。
  4. 前記抜きパターンの幅は、50μm以上150μm以下であることを特徴とする請求項1または2に記載の多層配線基板の製造方法。
  5. 前記第1光反射部は円形状であり、前記抜きパターンは等幅のリング状であることを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板の製造方法。
JP2008070492A 2007-03-22 2008-03-18 多層配線基板の製造方法 Expired - Fee Related JP5078687B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097109418A TWI396474B (zh) 2007-03-22 2008-03-18 多層配線基板的製造方法
JP2008070492A JP5078687B2 (ja) 2007-03-22 2008-03-18 多層配線基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007075662 2007-03-22
JP2007075662 2007-03-22
JP2008070492A JP5078687B2 (ja) 2007-03-22 2008-03-18 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008270768A true JP2008270768A (ja) 2008-11-06
JP5078687B2 JP5078687B2 (ja) 2012-11-21

Family

ID=40006269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070492A Expired - Fee Related JP5078687B2 (ja) 2007-03-22 2008-03-18 多層配線基板の製造方法

Country Status (3)

Country Link
JP (1) JP5078687B2 (ja)
CN (1) CN101272663B (ja)
TW (1) TWI396474B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102413633A (zh) * 2011-11-03 2012-04-11 华为技术有限公司 一种检测多层电路板偏位的装置及方法
WO2013145043A1 (ja) * 2012-03-27 2013-10-03 パナソニック株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
KR101454477B1 (ko) 2014-04-07 2014-10-24 (주) 앤이오플랙스 고 다층 인쇄회로기판 및 그 제조방법
US8946906B2 (en) 2010-12-16 2015-02-03 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate and method of manufacturing the same
JP2015173179A (ja) * 2014-03-11 2015-10-01 キヤノン株式会社 形成方法、および物品の製造方法
JP2016027524A (ja) * 2015-11-17 2016-02-18 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよび支持枠付サスペンション用基板
CN105430869A (zh) * 2015-11-20 2016-03-23 广州兴森快捷电路科技有限公司 Ic测试板高孔位精度加工方法及制作方法
JP2017228573A (ja) * 2016-06-20 2017-12-28 日本電信電話株式会社 受光素子およびその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404495B (zh) * 2010-06-29 2013-08-01 Univ Nat Pingtung Sci & Tech 在基板上形成電路圖案之方法
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
CN102509696B (zh) * 2011-10-28 2016-04-06 上海华虹宏力半导体制造有限公司 对准标记的形成方法
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US9137905B2 (en) * 2012-06-25 2015-09-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Alignment between layers of multilayer electronic support structures
US8952542B2 (en) * 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
TWI487076B (zh) * 2013-04-24 2015-06-01 矽品精密工業股份有限公司 中介板及其製法
TWI484885B (zh) * 2013-08-28 2015-05-11 Unimicron Technology Corp 多層電路板的製作方法
TWI484886B (zh) * 2013-08-29 2015-05-11 Unimicron Technology Corp 多層電路板的製作方法
CN103874321B (zh) * 2014-02-27 2017-11-07 京东方科技集团股份有限公司 电路板及其制造方法
JP7127995B2 (ja) * 2018-03-09 2022-08-30 日東電工株式会社 配線基板の製造方法
CN109940284B (zh) * 2019-01-25 2021-04-27 武汉铱科赛科技有限公司 一种线路板金手指激光切割方法和系统
CN114401933B (zh) * 2019-08-15 2023-11-24 万腾荣公司 氧化铍基座
CN112648946B (zh) * 2020-12-02 2022-04-12 益阳市明正宏电子有限公司 一种孔偏检测装置
CN113784545B (zh) * 2021-09-06 2023-05-12 大连崇达电路有限公司 一种印制板防止树脂塞孔孔破的方法
CN117998753B (zh) * 2024-04-03 2024-06-21 淄博芯材集成电路有限责任公司 激光钻孔对位方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH11233950A (ja) * 1997-12-11 1999-08-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2000294925A (ja) * 1999-04-01 2000-10-20 Ibiden Co Ltd 多層ビルドアップ配線板
JP2003209364A (ja) * 2002-01-15 2003-07-25 Cmk Corp 多層プリント配線板の製造方法
JP2003324263A (ja) * 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd プリント配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69842092D1 (de) * 1997-12-11 2011-02-17 Ibiden Co Ltd Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte
US20020109775A1 (en) * 2001-02-09 2002-08-15 Excellon Automation Co. Back-lighted fiducial recognition system and method of use
DE10326086B4 (de) * 2003-06-10 2006-04-13 Infineon Technologies Ag Verfahren und Justiermarken zur Positionierung eines Messkopfes auf einer Leiterplatte

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH11233950A (ja) * 1997-12-11 1999-08-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2000294925A (ja) * 1999-04-01 2000-10-20 Ibiden Co Ltd 多層ビルドアップ配線板
JP2003209364A (ja) * 2002-01-15 2003-07-25 Cmk Corp 多層プリント配線板の製造方法
JP2003324263A (ja) * 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd プリント配線基板の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946906B2 (en) 2010-12-16 2015-02-03 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate and method of manufacturing the same
CN102413633A (zh) * 2011-11-03 2012-04-11 华为技术有限公司 一种检测多层电路板偏位的装置及方法
WO2013145043A1 (ja) * 2012-03-27 2013-10-03 パナソニック株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
CN103597916A (zh) * 2012-03-27 2014-02-19 松下电器产业株式会社 增层基板及其制造方法、以及半导体集成电路封装件
JPWO2013145043A1 (ja) * 2012-03-27 2015-08-03 パナソニックIpマネジメント株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
US9236338B2 (en) 2012-03-27 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Built-up substrate, method for manufacturing same, and semiconductor integrated circuit package
JP2015173179A (ja) * 2014-03-11 2015-10-01 キヤノン株式会社 形成方法、および物品の製造方法
KR101827597B1 (ko) * 2014-03-11 2018-02-08 캐논 가부시끼가이샤 형성 방법 및 물품의 제조 방법
KR101454477B1 (ko) 2014-04-07 2014-10-24 (주) 앤이오플랙스 고 다층 인쇄회로기판 및 그 제조방법
JP2016027524A (ja) * 2015-11-17 2016-02-18 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよび支持枠付サスペンション用基板
CN105430869A (zh) * 2015-11-20 2016-03-23 广州兴森快捷电路科技有限公司 Ic测试板高孔位精度加工方法及制作方法
JP2017228573A (ja) * 2016-06-20 2017-12-28 日本電信電話株式会社 受光素子およびその製造方法

Also Published As

Publication number Publication date
CN101272663A (zh) 2008-09-24
TW200904267A (en) 2009-01-16
JP5078687B2 (ja) 2012-11-21
TWI396474B (zh) 2013-05-11
CN101272663B (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
JP5078687B2 (ja) 多層配線基板の製造方法
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US8233289B2 (en) Multilayer wiring substrate and method for manufacturing the same
JP4935823B2 (ja) 回路基板およびその製造方法
TWI492688B (zh) 多層配線基板的製造方法
KR101281410B1 (ko) 다층 배선기판
CN101568226B (zh) 多层柔性印刷线路板及其制造方法
JP5148334B2 (ja) 多層配線基板の製造方法
US9433085B2 (en) Electronic component, method for manufacturing the same and method for manufacturing multilayer printed wiring board
JP2011187831A (ja) 電子部品内蔵基板及びその製造方法
JP6099902B2 (ja) 配線基板の製造方法
JP4274855B2 (ja) プリント基板の製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP2018032661A (ja) プリント配線板およびその製造方法
JP2009283733A (ja) セラミック部品の製造方法
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP2009152415A (ja) セラミック部品の製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
JP2015220354A (ja) 配線基板の製造方法
JP2011040648A (ja) 回路基板の製造方法および回路基板
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP2004087623A (ja) 位置合わせ構造を有する配線基板及びその製造方法
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
JP2010034588A (ja) 回路部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees