JP2008218497A - プリント配線板の製造方法、プリント配線板、および電子装置 - Google Patents

プリント配線板の製造方法、プリント配線板、および電子装置 Download PDF

Info

Publication number
JP2008218497A
JP2008218497A JP2007050023A JP2007050023A JP2008218497A JP 2008218497 A JP2008218497 A JP 2008218497A JP 2007050023 A JP2007050023 A JP 2007050023A JP 2007050023 A JP2007050023 A JP 2007050023A JP 2008218497 A JP2008218497 A JP 2008218497A
Authority
JP
Japan
Prior art keywords
hole
printed wiring
wiring board
wall surface
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007050023A
Other languages
English (en)
Other versions
JP5023738B2 (ja
Inventor
Mitsuhiko Sugane
光彦 菅根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007050023A priority Critical patent/JP5023738B2/ja
Priority to US11/955,697 priority patent/US7956292B2/en
Priority to DE102007060510A priority patent/DE102007060510A1/de
Priority to CNB2007103053227A priority patent/CN100574572C/zh
Publication of JP2008218497A publication Critical patent/JP2008218497A/ja
Application granted granted Critical
Publication of JP5023738B2 publication Critical patent/JP5023738B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09645Patterning on via walls; Plural lands around one hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0195Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49401Fluid pattern dispersing device making, e.g., ink jet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】本発明は、プリント配線板の、特にスルーホールの形成に特徴を有する製造方法等に関し、後で加工する必要がなく、かつ、必要なスルーホールについてのみ、そのスルーホール内壁面の一部のみに導体膜を形成する。
【解決手段】製造後にプリント配線板の構成要素となる基板にスルーホール用の穴明け加工を施す穴明け工程と、穴明け工程で形成された穴に、その穴の内壁面の一部分が穴の外部に通じるとともにその穴の内壁面の他の一部分に密着する冶具を挿入する冶具挿入工程と、冶具挿入工程で冶具が挿入された穴の内壁面のうちの外部に通じる一部分のみに導体膜を形成する導体膜形成工程とを有する。
【選択図】 図3

Description

本発明は、プリント配線板の、特にスルーホールの形成に特徴を有する製造方法、その製造方法により製造されたプリント配線板、およびプリント配線板を備えた電子装置に関する。
従来よりプリント配線板に電子部品を搭載し、電子部品内部の電子回路とプリント配線板上の信号線等の配線とによって所要の動作を行なう電子回路を構成することが広く行なわれている。
プリント配線板には、電子部品搭載のため、あるいはプリント配線板の異なる層に形成された配線を接続するためにスルーホールが形成され、そのスルーホールの内壁面にメッキ処理等により導体膜が形成され、その導体膜により、複数層の配線を接続したり、そのスルーホールに電子部品のリード線を挿入させて半田づけすることによりその電子部品とプリント配線板の配線とを接続することが行なわれている。
ここで、高速信号伝送を担う、複数層に跨る配線をスルーホール内壁面の導体膜により接続する場合、そのスルーホールの導体膜による伝送損失を低減化するために、スルーホール内壁面の導体膜を、そのスルーホールの、プリント配線板表面から裏面に至る全長に渡って形成するのではなく、高速信号伝送用の複数層に跨る配線の接続に必要な一部のみ残し、他の部分の導体膜を削り取ることが行なわれている。
図1は、プリント配線板のスルーホール内に形成された導体膜を削り取る様子を示した図、図2は、プリント配線板のスルーホールの、導体膜の一部を削り取った後の様子を示した図である。図1、図2には、プリント配線板10の、着目しているスルーホール11の部分のみが示されている。
ここには、スルーホール11の内壁面に導体膜111が形成され、ここに示す4層の配線101,102,103,104のうち、2層の配線101,102をその導体膜111で接続するものとする。このとき、先ずは、スルーホール11の内壁面の全域、すなわちプリント配線板10の表面から裏面までの全域に亘って導体膜が一旦形成され、その後、図1に示すようにドリル20で、スルーホール11の内壁面に形成された導体膜111を削り取っていき、図2に示すようにそのスルーホール11の内壁面の導体膜111を、2層の配線層101,102を接続する部分のみ残す。この場合、スルーホール11の内壁面の、ドリルで加工された部分と、ドリルによる加工が加わらなかった部分との間には導体膜111を除いて考えてもそこに段差112が形成される。こうすることにより、配線101,102により伝送される高速信号のスルーホール11での伝送損失を低減化することができる。
しかしながら、この方法では、スルーホール内壁面の導体層を形成した後で削り取るため、その分工数が増え、コストアップの要因となり、また、除去し切れずに残存していた削りカスで表面層の配線どうしが短絡されてしまうといった事故を生じるおそれがある。
特許文献1には、上記の問題点解決のために、プリント基板の中にメッキ等による導体膜が付着しないメッキ防止層を埋め込んでおき、スルーホール内壁面の、そのメッキ防止層が内壁面に表われた部分で導体膜を途切れさせる技術が提案されている。
また、特許文献2には、多量のプリント配線板における中間の一層の絶縁板をメッキ処理不能な材料で形成しておき、スルーホール内壁面の、その絶縁板が内壁面に表われた部分には導体膜を形成させないようにする技術が提案されている。
特開2003−204157号公報 特開平2−143588号公報
しかしながら、上掲の特許文献1に提案されている技術の場合、スルーホール内壁面の導体膜は薄いメッキ防止層の端面でのみ分離されているため、高速信号の場合は電気的にカップリングしてしまい、伝送損失を十分には低減できない可能性が高い。
また、上掲の特許文献2に提案されている技術の場合、スルーホール間の導体膜は、ある程度の厚みのある絶縁板の厚さ分だけ分離されるため、高速信号であってもカップリングは生じにくく伝送損失を低減化することは可能である。しかしながら、この特許文献2の技術では、どのスルーホールにおいても内壁面の導体膜がその絶縁板で分離されてしまうこととなり、高速信号の伝送を担う配線どうしを接続しているスルーホールの導体膜のみを分離することはできず、1枚のプリント配線板に、内壁面の導体膜を分離させるべきスルーホールと内壁面の導体膜を分離させることが好ましくないスルーホールとが混在している場合には、適用することができない。
本発明は、上記事情に鑑み、後で加工する必要がなく、かつ、必要なスルーホールについてのみ、そのスルーホール内壁面の一部のみに導体膜が形成されたプリント配線板を製造するプリント配線板の製造方法、その製造方法により製造されたプリント配線板、およびそのプリント配線板を備えた電子装置を提供することを目的とする。
上記目的を達成する本発明のプリント配線板の製造方法は、
製造後にプリント配線板の構成要素となる基板にスルーホール用の穴明け加工を施す穴明け工程と、
穴明け工程で形成された穴に、穴の内壁面の一部分が穴の外部に通じるとともに穴の内壁面の他の一部分に密着する冶具を挿入する冶具挿入工程と、
冶具挿入工程で冶具が挿入された穴の内壁面のうちの外部に通じる一部分のみに導体膜を形成する導体膜形成工程とを有することを特徴とする。
本発明のプリント配線板の製造方法は、スルーホール用の穴を開けた後、その穴に、その穴の内壁面の一部に密着する治具を挿入してから導体膜を形成するものであり、スルーホール内壁面の治具が密着していない一部分のみに導体膜を形成することができる。したがって、前述したようなドリルでの後加工や、特許文献1,2で提案されたような特殊な材料を使うことは不要であり、後で加工する必要がなく、かつ、必要なスルーホールについてのみ、そのスルーホール内壁面の一部のみに導体膜を形成することができる。
ここで、本発明のプリント配線板の製造方法において、上記導体膜形成工程は、典型的には、めっき処理により、穴の内壁面のうちの外部に通じる一部分に、基板の外面とともに導体膜を形成する工程である。
また、上記目的を達成する本発明のプリント配線板は、 スルーホールが形成されたプリント配線板において、
当該プリント配線板の、少なくとも上記スルーホール内壁面を形成している部分には、導体膜の付着を阻害する材料が不使用であって、かつ
上記スルーホールが、そのスルーホールの内壁面の一部分にのみ導体膜が形成されるとともに、その導体膜を仮に取り除いたときの、そのスルーホールの内壁面の、その導体膜が形成されていた一部分と導体膜が形成されていない一部分との間が連続面を成していることを特徴とする。
本発明のプリント配線板は前掲の特許文献1,2の提案のようなスルーホール内壁面への導体膜の付着を妨げる材料を使う必要はなく、かつ、ドリルで後加工したときに必然的に発生するスルーホール内壁面の段差も生じない。
ここで、本発明のプリント配線板は、典型的には、スルーホール内壁面に形成された導体膜が、複数の層の信号伝送パターンどうしを電気的に接続するものである。
また、上記目的を達成する本発明の電子装置は、本発明のプリント配線板と、該プリント配線板に搭載された電子部品とを備えたことを特徴とする。
以上の本発明によれば、後加工が不要であって、かつ必要なスルーホールについてのみ、そのスルーホールの内壁面の一部分のみに、導体膜を形成することができる。
以下、本発明の実施形態について説明する。プリント配線板の製造プロセス全体の説明は後回しにし、ここでは本発明の特徴部分について先に説明する。
図3は、基板に形成された穴に治具を挿入した状態を示した図である。
この図3に示す基板30Aは、製造後にプリント配線板となる基板であり、この基板30Aの内層には既に複数の配線301〜305が形成されている。この基板30Aには、製造後にスルーホールとして作用する穴40Aが形成されており、この穴40Aに治具50が挿入されている。この治具50は、穴40Aの内壁面に密着する太径部分501と、内壁面から離れた細径部分502を有する。この治具50を穴40A内に挿入するにあたっては、図3に示すように、穴40Aの内壁面の、2本の信号線301,302の端面が覗いている部分に細径部分502が位置し、その内壁面の、他の部分に太径部分501が密着するように挿入される。
ここでは、穴40Aにこのような治具50を挿入した状態で、メッキ処理により、穴40Aの内壁面の、治具50の細径部分52が配置された領域にのみ、銅などの導体膜が形成される。
図4は、穴に治具を挿入した状態でメッキ処理を行なう工程を経て製造されたプリント配線を示した図である。
このプリント配線30Bは、図3に示す、穴40Aに治具50を挿入した状態でメッキ処理を行なって製造されたプリント配線板であり、スルーホール40Bの内壁面にはその表面から裏面までの全域ではなく、2本の信号線301,302を接続する領域にのみ、導体膜401が形成されている。またここでは、そのメッキ処理により、プリント配線板30Bの表面および裏面にも配線306,307が形成されていることが示されている。
本実施形態では、上記のような製造方法を採用しているため、スルーホール内壁面の導体膜401を取り除いて考えたとき、その内壁面には、治具の挿入時に治具が内壁面を押圧することによって僅かに生じるかもしれない径の太りを除き、本質的には段差のない内壁面が形成される。
図5は、基板に形成された穴に、図3に示す治具とは異なる形態の治具を挿入した状態を示した図である。
基板30Aは、図3に示す基板30Aと同一である。
この図5には、貫通孔511が形成された中空の治具51が、穴40Aの内壁面の、2本の信号線301,302の端面が覗いている領域を除く領域に密着するように配置されている。
ここでは、中空の治具51が用いられているため、メッキ処理を行なう際にメッキ液が穴40Aを貫通して流れることができ、メッキ液の流れが改善され、穴40Aの内壁面に導体膜を一層確実に形成することができる。
図6は、基板に形成された穴に治具を挿入した状態の別の例を示す図、図7は、図6に示す状態でメッキ処理を行なう工程で製造されたプリント配線板を示した図である。
この図6に示す基板30Cには、穴40Cが形成されており、その穴40Cの内壁面に形成される導体膜で接続されるべき2本の信号線301′,302′は、それらの端面が穴40Cの中央部分に覗いている。このため、ここでは、それぞれ貫通孔531,541が形成された2つの治具53,54が、穴40Cの両側からそれぞれ挿入されて、その穴40Cの、2本の信号線301′,302′の端面が覗いた中央部分を除く両側の部分に密着している。この状態でメッキ処理を施すことにより、図7に示すように、スルーホール40Dの内壁面のうちの中央領域のみに導体膜402が形成されたプリント配線板30Dが製造される。
以下では、プリント配線板の製造工程について概括する。ここでは、図3に示す形状の治具50を採用するものとする。
図8は、プリント配線板の製造工程の第1例を示す図である。
ここで説明する図8およびその後に説明する図9〜図11において、プリント配線板の内層の配線については図示および説明を省略する。
ここでは、先ず図8(A)に示すように、樹脂601の表裏面に銅の層602が形成された基板60を用意してその基板60に、穴明け加工を施して穴61を形成する。
次に、図8(B)に示すように、その穴61に治具50が挿入されてメッキ処理により銅の層603が形成する。
次に、図8(C)に示すように、治具50は抜き取られてメッキレジスト膜604が形成され、さらに、図8(D)に示すように、そのメッキレジスト膜604が形成されていない領域にメッキ処理により銅の層605とその上に半田層606が形成される。
今度は、図8(E)に示すように、エッチング処理によりそのメッキレジスト膜604とその下部の銅層が取り去られ、さらに図8(F)に示すように印刷によりレジスト膜607が形成され、さらに、図8(G)に示すように防錆処理608が施される。
このようにして、図8(B)のメッキ処理の工程で治具50を挿入した状態でメッキ処理を施すことにより、内壁面の一部領域のみに銅の膜が形成されたスルーホールを有するプリント配線板が製造される。
図9は、プリント配線板の製造工程の第2例を示す図である。
図9(A)〜(E)の各工程は、図8(A)〜(E)の各工程とそれぞれ同一であり、重複説明は省略する。
図9(F)では、表面の半田層606の剥離処理が行なわれる。
図9(G)〜(H)の各工程は、図8(F)〜(G)の各工程とそれぞれ同一である。
この図9に示す製造方法の場合、図8に示す製造方法と比べ、図9(F)の、半田層607の剥離工程が追加されているため、図8に示す製造方法では、配線の幅は130μm程度の細さまでが限界であるところ、さらに細い配線を形成することができる。
図10は、プリント配線板の製造方法の第3例を示す図である。
図10(A)〜(G)の各工程は、第2例における、図9(A)〜(G)の各工程をそれぞれ同一であり、重複説明は省略する。
図10(H)では、図8(G)および図9(H)の防錆処理に代わり、半田スプレーにより半田層609が形成される。
図11は、プリント配線板の製造方法の第4例を示す図である。
図11(A)、(B)では、図8(A)、(B)と同様、樹脂601の表裏面に銅の層602が形成された基板60が用意されその基板60に穴明は加工が施されて穴61が形成され、その穴61に治具50が挿入されてメッキ処理により銅の層603が形成される。
次に、図11(C)に示すように、ドライフィルムを使った露光、現像によりエッチングレジスト膜611が形成され、図11(D)に示すように、エッチング処理により、エッチングレジスト膜611で覆われていない領域の銅層が取り去られ、さらにエッチングレジスト膜611も取り去られる。その後は、図8(F)、(G)と同様、レジスト膜607が形成され(図11(E))、防錆処理608が施される。
これら図8〜図11に示すように、本発明は、プリント配線板の様々な製造工程に適用可能である。
プリント配線板のスルーホール内に形成された導体膜を削り取る様子を示した図である。 プリント配線板のスルーホールの、導体膜の一部を削り取った後の様子を示した図である。 基板に形成された穴に治具を挿入した状態を示した図である。 穴に治具を挿入した状態でメッキ処理を行なう工程を経て製造されたプリント配線を示した図である。 基板に形成された穴に、図3に示す治具とは異なる形態の治具を挿入した状態を示した図である。 基板に形成された穴に治具を挿入した状態の別の例を示す図である。 図6に示す状態でメッキ処理を行なう工程で製造されたプリント配線板を示した図である。 プリント配線板の製造工程の第1例を示す図である。 プリント配線板の製造工程の第2例を示す図である。 プリント配線板の製造方法の第3例を示す図である。 プリント配線板の製造方法の第4例を示す図である。
符号の説明
30A,30C 基板
30B,30D プリント配線
301,301′,302,302′,303,304,305 信号線
40A,40C 穴
40B,40D スルーホール
401,402 導体膜
50 治具
501 太径部分
502 細径部分
51,52,53 中空の治具
511,512,513 貫通孔

Claims (5)

  1. 製造後にプリント配線板の構成要素となる基板にスルーホール用の穴明け加工を施す穴明け工程と、
    前記穴明け工程で形成された穴に、該穴の内壁面の一部分が該穴の外部に通じるとともに該穴の内壁面の他の一部分に密着する冶具を挿入する冶具挿入工程と、
    前記冶具挿入工程で前記冶具が挿入された穴の内壁面のうちの外部に通じる一部分のみに導体膜を形成する導体膜形成工程とを有することを特徴とするプリント配線板の製造方法。
  2. 前記導体膜形成工程が、めっき処理により、前記穴の内壁面のうちの外部に通じる一部分に、前記基板の外面とともに導体膜を形成する工程であることを特徴とする請求項1記載のプリント配線板の製造方法。
  3. スルーホールが形成されたプリント配線板において、
    当該プリント配線板の、少なくとも前記スルーホール内壁面を形成している部分には、導体膜の付着を阻害する材料は不使用であって、かつ
    前記スルーホールが、該スルーホールの内壁面の一部分にのみ導体膜が形成されるとともに、該導体膜を仮に取り除いたときの、該スルーホールの内壁面の、該導体膜が形成されていた一部分と該導体膜が形成されていない一部分との間が連続面を成していることを特徴とするプリント配線板。
  4. 前記スルーホール内壁面に形成された導体膜が、複数の層の信号伝送パターンどうしを電気的に接続するものであることを特徴とする請求項3記載のプリント配線板。
  5. 請求項3記載のプリント配線板と、該プリント配線板に搭載された電子部品とを備えたことを特徴とする電子装置。
JP2007050023A 2007-02-28 2007-02-28 プリント配線板の製造方法 Expired - Fee Related JP5023738B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007050023A JP5023738B2 (ja) 2007-02-28 2007-02-28 プリント配線板の製造方法
US11/955,697 US7956292B2 (en) 2007-02-28 2007-12-13 Printed circuit board manufacturing method, printed circuit board, and electronic apparatus
DE102007060510A DE102007060510A1 (de) 2007-02-28 2007-12-13 Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
CNB2007103053227A CN100574572C (zh) 2007-02-28 2007-12-26 印刷电路板的制造方法、印刷电路板以及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007050023A JP5023738B2 (ja) 2007-02-28 2007-02-28 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2008218497A true JP2008218497A (ja) 2008-09-18
JP5023738B2 JP5023738B2 (ja) 2012-09-12

Family

ID=39670245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007050023A Expired - Fee Related JP5023738B2 (ja) 2007-02-28 2007-02-28 プリント配線板の製造方法

Country Status (4)

Country Link
US (1) US7956292B2 (ja)
JP (1) JP5023738B2 (ja)
CN (1) CN100574572C (ja)
DE (1) DE102007060510A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201680A (ja) * 2016-05-06 2017-11-09 明泰科技股▲分▼有限公司 伝送路のインピーダンス整合構造
US10440814B2 (en) 2016-05-06 2019-10-08 Alpha Networks Inc. Impedance matching structure of transmission line in multilayer circuit board
CN112752399A (zh) * 2020-11-26 2021-05-04 苏州浪潮智能科技有限公司 印制电路板及其通孔的加工方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672140B2 (en) * 2008-01-22 2010-03-02 Tensolite LLC Circuit board configuration
KR101483875B1 (ko) * 2013-07-31 2015-01-16 삼성전기주식회사 글라스 코어기판 및 그 제조방법
CN107396534B (zh) * 2016-05-16 2019-10-18 明泰科技股份有限公司 传输线的阻抗匹配架构
CN114390804B (zh) * 2022-03-24 2022-07-08 苏州浪潮智能科技有限公司 一种无残桩的过孔制作方法、pcb板及电子设备
CN114900995A (zh) * 2022-06-28 2022-08-12 生益电子股份有限公司 多级防镀结构、具有多层网络的通孔制作方法及pcb
CN115066093A (zh) * 2022-06-28 2022-09-16 生益电子股份有限公司 一种塞孔结构、埋孔制作方法及pcb
CN114980570A (zh) * 2022-06-28 2022-08-30 生益电子股份有限公司 一种通孔部分金属化的制作工艺及pcb
CN114980501A (zh) * 2022-06-28 2022-08-30 生益电子股份有限公司 一种塞孔结构、双面压接孔的制作方法及pcb

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631373U (ja) * 1986-06-20 1988-01-07

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716097B2 (ja) 1988-11-25 1995-02-22 日本電気株式会社 多層印刷配線板の製造方法
JP2666470B2 (ja) * 1989-05-09 1997-10-22 日立化成工業株式会社 無電解めっき法
JPH05211384A (ja) * 1991-11-20 1993-08-20 Nec Corp 印刷配線板のめっき方法
JPH07154070A (ja) * 1993-12-01 1995-06-16 Nec Corp 印刷配線板の製造方法
US5953629A (en) * 1995-06-09 1999-09-14 Vacuum Metallurgical Co., Ltd. Method of thin film forming on semiconductor substrate
DE69636704T2 (de) * 1995-09-21 2007-10-18 Asahi Kasei Kabushiki Kaisha Hohlfasermembranmodul
JPH10215072A (ja) * 1997-01-30 1998-08-11 Nec Toyama Ltd 多層印刷配線板の製造方法
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Hoya株式会社 多層プリント配線板の製造方法
US7183650B2 (en) * 2001-07-12 2007-02-27 Renesas Technology Corp. Wiring glass substrate for connecting a semiconductor chip to a printed wiring substrate and a semiconductor module having the wiring glass substrate
JP2003204157A (ja) 2001-12-28 2003-07-18 Toshiba Corp 多層プリント配線板、多層プリント配線板を搭載した電子機器および多層プリント配線板の製造方法
JP2003204015A (ja) * 2002-01-10 2003-07-18 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
JP4099501B2 (ja) * 2004-10-04 2008-06-11 株式会社丸和製作所 プリント基板の製造方法
KR100663265B1 (ko) * 2005-05-10 2007-01-02 삼성전기주식회사 다층 기판 및 그 제조 방법
JP4520392B2 (ja) * 2005-05-12 2010-08-04 株式会社丸和製作所 プリント基板の製造方法
JP4800666B2 (ja) * 2005-05-27 2011-10-26 富士フイルム株式会社 液体吐出ヘッド及びその製造方法
JP4891235B2 (ja) * 2005-06-01 2012-03-07 パナソニック株式会社 回路基板とその製造方法及びこれを用いた電子部品
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631373U (ja) * 1986-06-20 1988-01-07

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201680A (ja) * 2016-05-06 2017-11-09 明泰科技股▲分▼有限公司 伝送路のインピーダンス整合構造
US10128810B2 (en) 2016-05-06 2018-11-13 Alpha Networks Inc. Impedance matching structure of transmission line
US10440814B2 (en) 2016-05-06 2019-10-08 Alpha Networks Inc. Impedance matching structure of transmission line in multilayer circuit board
CN112752399A (zh) * 2020-11-26 2021-05-04 苏州浪潮智能科技有限公司 印制电路板及其通孔的加工方法
CN112752399B (zh) * 2020-11-26 2022-06-14 苏州浪潮智能科技有限公司 印制电路板及其通孔的加工方法

Also Published As

Publication number Publication date
DE102007060510A1 (de) 2008-09-04
CN100574572C (zh) 2009-12-23
JP5023738B2 (ja) 2012-09-12
CN101257772A (zh) 2008-09-03
US20080201945A1 (en) 2008-08-28
US7956292B2 (en) 2011-06-07

Similar Documents

Publication Publication Date Title
JP5023738B2 (ja) プリント配線板の製造方法
JP4520392B2 (ja) プリント基板の製造方法
WO2011029291A1 (zh) 印刷电路板盲孔的加工方法
JP2000208901A (ja) フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法
JP5379281B2 (ja) プリント基板の製造方法
US8677618B2 (en) Method of manufacturing substrate using a carrier
JPH04309290A (ja) プリント配線板の製造方法
KR20120053921A (ko) 인쇄 회로 기판 및 그 제조 방법
JP2011061176A (ja) プリント基板の製造方法
US20020050400A1 (en) Method and component for forming an embedded resistor in a multi-layer printed circuit
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
JP5095117B2 (ja) ケーブル部を有する多層回路基板およびその製造方法
JP2018019076A (ja) プリント回路基板
JPH1187931A (ja) プリント配線板の製造方法
US20080040920A1 (en) Printed wiring board having multiple instersitial resistors of different electrical resistance values and method of making the same
JP5317491B2 (ja) プリント配線板の製造方法
JP2005026549A (ja) 高速信号スタブレススルーホール多層プリント配線基板の製造方法、多層プリント配線基板
JPH0770834B2 (ja) 内層パターン部が露出したプリント基板、およびその製造方法
JP4415985B2 (ja) 金属転写板の製造方法
JP3968562B2 (ja) プリント配線板およびその製造方法
JP2004200448A (ja) 電子部品の基板実装方法
JP2002344102A (ja) フレキシブル回路基板およびフレキシブル回路基板の製造方法
KR101957242B1 (ko) 인쇄회로기판 제조방법
KR101055505B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007220908A (ja) 多層プリント配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees