JP2008192324A - 照度センサ及び調光制御装置 - Google Patents

Abstract

【課題】低照度の場合でもノイズの影響を受けにくく、照度制御のための処理が調光装置の演算処理に影響することがなく、かつ汎用性に優れる照度センサ及び調光制御装置の提供。
【解決手段】周囲の明るさに応じた電気信号を出力する受光素子１１１と、受光素子１１１が出力する電気信号をデジタル信号に変換するＡ／Ｄコンバータ１１３と、Ａ／Ｄコンバータ１１３が出力するデジタル信号を記憶し、このデジタル信号にＰＷＭ信号のデューティ比を決定するレジスタ１１４と、レジスタ１１４が出力するデューティ比に基づいてＰＷＭ信号を出力するＰＷＭコントローラ１１５とを備える。
【選択図】図１

Description

本発明は、可視光の照度を電気信号に変換する光センサ回路および受光モジュールに関するものであり、特に人間の視感度特性に近い分光感度特性を実現する照度センサ、およびその照度センサを備える調光制御装置に関する。

近年、携帯電話や液晶テレビなどのバックライトを明るさを周囲の明るさに応じて自動的に調光することにより、携帯電話のバッテリー消耗を抑えたり、液晶の視認性を向上させる用途として、人間の視感度特性に近い照度センサの需要が急増してきている。

また、照度センサのデジタル化による高機能化により、より使いやすく、低コストの液晶バックライト自動調光システム用の照度センサが求められている。

可視光用センサは、シリコンフォトダイオード及びＣｄＳ（硫化カドミウム）セルの２つのセンサが代表的である。

シリコンフォトダイオードは小型で高速応答性に優れ、安定性が高いため、光通信、光ディスク用受光素子、光センサーなどで幅広く用いられている。

しかしながら、シリコンフォトダイオードの分光感度特性は人間の視感度とは大きく異なり、赤外線領域に感度を持っている。そのため、人間の視感度に近い分光感度特性とするためには分光感度を調節するための回路や視感度補正フィルタが必要である。

一方、ＣｄＳセルは人間の視覚に近い分光感度特性を持っており、古くからカメラの露出計や可視光センサとして用いられている。

しかしながら、近年では環境負荷物質問題により、硫化カドミウムを主成分とするＣｄＳセルの使用が制限されつつある。２００６年７月以降、欧州ではカドミウム、鉛、６価クロム、水銀を使用した製品は持ち込みが禁止されている。よって、環境負荷が小さいシリコンフォトダイオードを用いて、人間の視感度に近い分光感度特性を持ったセンサを構成する要望が高まってきている。

例えば特許文献１では、照度センサ内に複数のフォトダイオードを内蔵し、これらのフォトダイオード間に遮蔽板を設けることによって受光窓から入射する光を区分し、複数の領域の照度を検知するように構成している。これによって局所的に強い光が入射した場合でも照度分布を正確に検知することができる技術を開示している。

また特許文献２では、室内の照度変化に対して追従性を良くするために用いる照度データを、前回出力照度データ及び検出された照度データから作成する技術を開示している。この構成によって、記憶しておく照度データを少なくし、かつ照度変化に対する追従性を向上させることができる事項を開示している。

また、特許文献３では、フォトトランジスタによって検出された周囲の明るさを照度レベルとして取り込み、照度レベルに応じたＰＷＭ信号のデューティ値（ＤＵＴＹ比）によって白色ＬＥＤを駆動する構成が開示されている。

また特許文献４では、周囲の照度を検出するときにＬＥＤ用電源回路のノイズの影響を避ける技術を開示している。この技術では、照度レベル検出回路で照度を検出するときには、センサ用電源回路を動作させるとともにＬＥＤ用電源回路を停止させ、ＬＥＤ用電源回路のノイズの影響を避けている。
特開平１０−１４２０４７号公報（平成１０年（１９９８年）５月２９日公開） 特開平９−１４５４６８号公報（平成９年（１９９７年）６月６日公開） 特開２００４−２２６４６号公報（平成１６年（２００４年）１月２２日公開） 特開２００４−２３３５６９号公報（平成１６年（２００４年）８月１９日公開）

しかしながら、上記従来の構成では、低照度の場合に照度センサの信号がノイズの影響を受けやすく、また照度センサの信号を処理するために調光を行う装置に負担がかかるという問題点を有している。

図１５は、従来の調光制御装置を示すブロック図である。これらの調光制御装置では、アナログ出力照度センサ５１０が照度に応じて出力する電圧あるいは電流のアナログ信号を人間の視感度に近い分光感度特性とするための処理を行うために、（１）照度センサの出力をサンプリングし、（２）ＰＷＭ信号などの発光装置を制御するためのデジタル信号に変換し、（３）ＬＥＤ等の発光装置を制御して調光を制御している。

図１５に示す従来例では、アナログ出力照度センサ５１０から出力されたアナログ信号を、Ａ／Ｄ変換器によってデジタル信号に変換した後、ＣＰＵ５２０により演算処理を行い、照度に応じたＰＷＭ信号を生成している。ＰＷＭ信号は汎用ＬＥＤドライバ５３０のＰＷＭ変調端子に入力され、ＬＥＤバックライト等の自動調光が行われる。

図１５に示す方法では、演算装置（ＣＰＵ５２０）が常にアナログ出力照度センサ５１０の出力をサンプリングして、演算処理をする必要がある。そのためＣＰＵ５２０に負荷がかかり、他のアプリケーションの実行速度に影響を与えてしまう恐れがある。ＣＰＵ５２０のパフォーマンス低下を避けるために、自動調光用に専用のＣＰＵを使うことも可能であるが、コストアップの原因となってしまう。

また、低照度時にはアナログ出力照度センサ５１０の出力レベルが小さくなるため、アナログ出力照度センサ５１０とＣＰＵ５２０との配線が長くなった場合などにノイズの影響を受けやすいといった問題点もある。

また図１６のように照度センサをデジタル出力のデジタル出力照度センサ５１０ａとして構成し、照度センサとＣＰＵとの間をＩ２Ｃなどのシリアルインターフェースで接続し、照度情報をデジタル信号として送受信する構成も知られている。この方式では、デジタル出力照度センサ５１０ａとＣＰＵ５２０との間はデジタル信号で照度情報をやり取りするために、ノイズの影響を受けにくいといった利点がある。

しかしながら、図１５に示す構成と同様に、ＣＰＵ５２０が照度を常にモニタする必要がある。そのためＣＰＵ５２０に負荷がかかるという問題点は解決されない。また図１５の構成と同様に、自動調光用に専用のＣＰＵを使うことも可能であるが、コストアップの原因となってしまう。

また特許文献３のように、ＬＥＤドライバにＡ／Ｄ変換器等を内蔵し、アナログ出力照度センサが出力したアナログ信号をデジタル信号に変換し、適切な演算処理を行い、照度に応じてＬＥＤ電流を調整してＬＥＤバックライト等の自動調光を行う構成も知られている。

図１７は、特許文献３に開示されているＬＥＤドライバの構成を示すブロック図であり、図１８に示すブロック図のように示すことが可能である。

図１７及び図１８の構成では、上記のように高機能ＬＥＤドライバ５３０ａがＡ／Ｄ変換器等を内蔵しており、照度に応じてＬＥＤ電流を調整し、調光を行うことができる。またこの構成では、ＣＰＵ５２０と高機能ＬＥＤドライバ５３０ａとはＩ２Ｃなどのシリアルインターフェースで接続されている。そのため、電源投入時に高機能ＬＥＤドライバ５３０ａの初期設定を行うことができる。

図１７及び図１８の構成では、ＣＰＵ５２０は電源投入時やリセット時などに高機能ＬＥＤドライバ５３０ａのレジスタなどの初期設定を行うだけでよく、常に照度情報をサンプリングする必要がない。そのため、ＣＰＵ５２０のパフォーマンスに影響を与えないで、自動調光システムを構築することが可能である。

しかしながら、高機能ＬＥＤドライバ５３０ａに調光に関する機能の大部分を実装することになるため、アナログ出力照度センサ５１０の種類や調光を行うアプリケーション毎に高機能ＬＥＤドライバ５３０ａを個別に設計する必要がある。そのため、ＬＥＤドライバの汎用性がなくなり、コストアップの要因になるという問題点があった。

また、アナログ出力照度センサ５１０がアナログ信号で照度情報を出力するため、低照度時にはノイズの影響を受けやすいといった問題点があった。

照度センサの信号がノイズの影響を受けにくくする技術として、特許文献４では照度レベル検出回路で照度を検出するときには、センサ用電源回路を動作させるとともにＬＥＤ用電源回路を停止させ、ＬＥＤ用電源回路のノイズの影響を避ける構成を開示している。しかしながら上記構成では、照度レベル検出の度にＬＥＤへの電力供給を停止するため、照明がちらつく可能性がある。

尚、特許文献１のように照度センサが複数の領域の照度を検知するように構成されている場合でも、上記の低照度の場合に照度センサの信号がノイズの影響を受けやすく、また照度センサの信号を処理するために調光を行う装置に負担がかかるという問題点は克服されていない。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、低照度の場合でもノイズの影響を受けにくく、照度制御のための処理が調光装置の演算処理に影響することがなく、かつ汎用性に優れる照度センサ及び調光制御装置を提供することにある。

本発明の照度センサは、上記課題を解決するために、周囲の明るさに応じた電気信号を出力する受光手段と、上記受光手段が出力する電気信号をデジタル信号に変換するＡ／Ｄ変換手段と、上記Ａ／Ｄ変換手段が出力するデジタル信号を記憶する照度レジスタと上記照度レジスタの値に基づいて出力する上記デューティ比を記憶する複数のデューティ比レジスタとを含み、上記Ａ／Ｄ変換手段が出力するデジタル信号に基づき、ＰＷＭ信号のデューティ比を決定するデューティ比決定手段と、上記デューティ比決定手段が出力するデューティ比に基づいてＰＷＭ信号を出力するＰＷＭ信号出力手段とを備えていることを特徴としている。

また、本発明の調光制御装置は、上記課題を解決するために、上記の照度センサを備えていることを特徴としている。

上記の構成によれば、本発明の照度センサは、受光手段によって検出した周囲の明るさに応じてＡ／Ｄ変換手段がデジタル信号を出力する。そしてこのデジタル信号に基づいてデューティ比を決定し、デューティ比をＰＷＭ信号として出力する。

そのため、上記照度センサと汎用ＬＥＤドライバなどとを組み合わせるだけで、バックライト自動調光システム等の調光制御装置を構築することが可能となる。

また、上記受光手段と、上記Ａ／Ｄ変換手段と、上記デューティ比決定手段と、上記ＰＷＭ信号出力手段とが集積し、一つの半導体装置を構成していてもよい。

上記の構成によれば、受光手段が出力する微小な信号を短い配線距離で電気的に配線することができ、外からのノイズの影響を小さくすることができる。

そのため、ＰＷＭ信号を生成するまでの過程で外部からのノイズの影響を受けにくい構成とすることができる。

また、さらに上記受光手段と同一の温度特性を有する温度補償手段と、上記受光手段が出力する電気信号を対数圧縮し、電圧として出力する受光信号対数圧縮手段と、上記温度補償手段が出力する電気信号を対数圧縮し、電圧として出力する温度補償信号対数圧縮手段と、上記受光信号対数圧縮手段及び上記温度補償信号対数圧縮手段が出力する電位差をアナログ信号として出力する電位差出力手段と、上記Ａ／Ｄ変換手段に含まれ、上記Ａ／Ｄ変換手段によって出力されたデジタル信号をアナログ信号に再変換するＤ／Ａ変換手段と、上記電位差出力手段が出力するアナログ信号の大きさと、上記Ａ／Ｄ変換手段に含まれ、上記Ａ／Ｄ変換手段によって出力されたデジタル信号をアナログ信号に再変換するＤ／Ａ変換手段が出力するアナログ信号の大きさとの大小を比較し、上記それぞれのアナログ信号の大きさが等しくなるように上記Ａ／Ｄ変換手段が出力するデジタル信号の値を制御するためのデジタル信号制御信号を出力するアナログ信号比較手段とを備えており、上記Ａ／Ｄ変換手段は、上記デジタル信号制御信号に基づいて、出力するデジタル信号の値を増減する構成であっても良い。

上記の構成によれば、同一の温度特性を有している上記受光手段と温度補償手段との出力する電気信号を対数圧縮した後に差をとるので、上記受光手段と温度補償手段とが出力する電気信号に含まれる対数圧縮用のトランジスタあるいはダイオードのＰＮ接合の逆方向飽和電流（Ｉｓ）の影響を取り除くことができる。

また、上記Ａ／Ｄ変換手段によって出力されたデジタル信号は、上記Ｄ／Ａ変換手段によってアナログ信号に再変換され、上記アナログ信号比較手段によって比較される。上記アナログ信号比較手段は、入力される複数のアナログ信号の値が等しくなるようにデジタル信号制御信号を上記Ａ／Ｄ変換手段に出力する。

そのため、熱電圧に比例する値として出力されている上記電位差出力手段のアナログ信号は、上述のようにアナログ信号の差分としてデジタル信号に変換されるので、熱電圧や本発明の照度センサを動作させるために用いられる電圧源の電位変動などの影響を受けることがない。

また、上記デューティ比決定手段がさらにレジスタ情報入力手段を備えており、上記レジスタ情報入力手段は、当該照度センサの外部に設けられたレジスタ情報出力手段から上記デューティ比レジスタに上記デューティ比を入力する構成であっても良い。

上記の構成によれば、ＰＷＭ信号のデューティ比の値を本発明の照度センサの外部から入力することが可能であり、受光手段によって検出された周囲の明るさとデューティ比との対応関係を適宜更新することができる。

また、上記デューティ比決定手段がさらにデューティ比変化速度調節レジスタを備えており、上記デューティ比変化速度調節レジスタは、上記デューティ比が増加する場合と、減少する場合とで異なった時間変化率を記憶し、上記ＰＷＭ信号出力手段は、上記デューティ比が増加または減少する場合に、それぞれ上記デューティ比変化速度調節レジスタが記憶している上記時間変化率に基づいて上記ＰＷＭ信号のデューティ比を時間変化させて出力する構成であっても良い。

人間の目では、照度が急激に変化した場合にバックライト等の照明の輝度が急激に変化すると、画面のちらつきなどと認識されて違和感を感じることがある。

また、人間の目の特性では、暗い場所から明るい場所に急に出た場合、目が明るい場所に順応する時間（明順応時間）は短いが、明るい場所から暗い場所に急に入った場合、目が暗さに順応する時間（暗順応時間）は長いという傾向がある。

上記の構成のよれば、照度が低い（暗い）状態から高い（明るい）状態に変化する場合と、照度が高い（明るい）状態状態から低い（暗い）に変化する場合とでＰＷＭ信号出力のデューティ比が変化する時間変化率をそれぞれ設定し、デューティ比を変化させる場合に生じる、画面のちらつきなどの違和感をなくすことができる。

また、上記デューティ比の時間変化率が、１／４００（０．２５％）以下に設定されている構成であっても良い。

上記の構成によれば、自動調光時の明るさの変化がなめらかに見えるようにすることができる。

本発明の照度センサは、以上のように、周囲の明るさに応じた電気信号を出力する受光手段と、上記受光手段が出力する電気信号をデジタル信号に変換するＡ／Ｄ変換手段と、上記Ａ／Ｄ変換手段が出力するデジタル信号を記憶する照度レジスタと上記照度レジスタの値に基づいて出力する上記デューティ比を記憶する複数のデューティ比レジスタとを含み、上記Ａ／Ｄ変換手段が出力するデジタル信号に基づき、ＰＷＭ信号のデューティ比を決定するデューティ比決定手段と、上記デューティ比決定手段が出力するデューティ比に基づいてＰＷＭ信号を出力するＰＷＭ信号出力手段とを備えている。

また、本発明の調光制御装置は、以上のように、上記の照度センサを備えている。

そのため、本発明の照度センサは、受光手段によって検出した周囲の明るさの情報に基づいてデューティ比を決定し、ＰＷＭ信号として出力することができる。

また、上記照度センサと汎用ＬＥＤドライバなどとを組み合わせるだけで、バックライト自動調光システム等の調光制御装置を構築することが可能となる。

それゆえ、低照度の場合でもノイズの影響を受けにくく、照度制御のための処理が調光装置の演算処理に影響することがなく、かつ汎用性に優れる照度センサ及び調光制御装置を提供することができるという効果を奏する。

本発明の実施の一形態について図１〜図１４に基づいて説明すれば、以下の通りである。

図２は、本実施の形態の調光制御装置１００を示すブロック図である。本実施の形態の調光制御装置１００は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を出力する照度センサ１１０と、マイクロコンピュータで構成されている演算装置（ＣＰＵ１２０）と、汎用ＬＥＤドライバ１３０とを備えている。照度センサ１１０と汎用ＬＥＤドライバ１３０とは電気的に接続されている。また照度センサ１１０とＣＰＵ１２０とは電気的に接続されている。

照度センサ１１０は、フォトダイオードと、フォトダイオードの出力する電気信号を処理する信号処理回路とを内蔵しており、周囲の明るさに応じたＰＷＭ信号を出力する。出力されたＰＷＭ信号は、例えば後述するような一般的なＰＷＭ信号であっても良い。このように構成することにより、照度センサ１１０が出力するＰＷＭ信号を直接汎用ＬＥＤドライバ１３０のＰＷＭ変調端子に入力することができる。即ち、ＣＰＵ１２０を介することなく、本実施の形態の照度センサ１１０と汎用ＬＥＤドライバ１３０とを組み合わせるだけで、バックライト自動調光システム等の調光制御装置を構築することが可能となる。

また、本実施の形態の調光制御装置１００は、照度センサ１１０に電気的に接続されているＣＰＵ１２０を備えている。ＣＰＵ１２０は、電源投入時やリセット時などに本実施の形態の照度センサ１１０の初期設定を行うために用いられる。初期設定では、照度センサ１１０の備えるレジスタの値などの制御を行う。

本実施の形態の調光制御装置１００では、上述のようにＣＰＵ１２０が照度を常にモニタする必要がない。そのため、照度をモニタしている間であってもＣＰＵ１２０のパフォーマンスが低下することはない。

また、本実施の形態では、照度センサ１１０が出力するＰＷＭ信号は汎用ＬＥＤドライバ１３０に入力され、ＬＥＤによる調光を行なっている。汎用ＬＥＤドライバ１３０はＰＷＭ変調端子を備えており、上述のようなＰＷＭ信号の入力によってＬＥＤを発光させる。本実施の形態でのＰＷＭ信号は、標準的なＰＷＭ信号として出力することができるので、冷陰極管などＬＥＤ以外の発光装置の明るさを制御することも可能である。

図３は、本実施の形態で用いるＰＷＭ信号の一例を示す波形図である。ＰＷＭ信号は、ＰＷＭ周期とＤＵＴＹ比とによって決定される信号である。ＰＷＭ周期は、調光制御装置１００毎に設定することのできる装置固有の周期である。またＤＵＴＹ比の値は、ＰＷＭ信号によって制御する機器の動作の割合を示している。例えば、ＤＵＴＹ＝０％は出力信号が常にＬｏｗレベルであり、ＤＵＴＹ＝１００％は出力信号が常にＨｉｇｈレベルとなるように設定されている。また０〜１００％の間のＤＵＴＹでは、ＤＵＴＹの値（ＤＵＴＹ比）は（信号がＨｉｇｈレベルの時間／ＰＷＭ周期）で定義されている。図３では、ＤＵＴＹが大きくなるにしたがって、信号がＨｉｇｈレベルである時間の割合が大きくなっている。

本実施の形態では、ＰＷＭ出力のＨｉｇｈレベル時にＬＥＤを点灯させ、Ｌｏｗレベルの時にＬＥＤを消灯させる。このように構成することにより、バックライトなどに用いるＬＥＤの明るさを、ＤＵＴＹに比例した明るさに制御することができる。

尚、ほとんど全ての汎用ＬＥＤドライバや冷陰極管ドライバでは、ＰＷＭ変調により明るさを制御することが可能である。そのため、本実施の形態の照度センサ１１０のＰＷＭ信号出力を用いて、発光装置の明るさをＤＵＴＹに比例した明るさに制御することが可能である。

図１は、本実施の形態の照度センサ１１０を示すブロック図である。

本実施の形態の照度センサ１１０は受光素子１１１、Ｉ−Ｖアンプ１１２、Ａ／Ｄコンバータ１１３、レジスタ１１４、ＰＷＭコントローラ１１５、バッファ１１６、及びシリアルインターフェース１１７を備えている。受光素子１１１及びＩ−Ｖアンプ１１２、Ｉ−Ｖアンプ１１２及びＡ／Ｄコンバータ１１３、Ａ／Ｄコンバータ１１３及びレジスタ１１４、レジスタ１１４及びＰＷＭコントローラ１１５、ＰＷＭコントローラ１１５及びバッファ１１６のそれぞれは、電気的に接続されている。またレジスタ１１４はシリアルインターフェース１１７と電気的に接続しており、シリアルインターフェース１１７に電気的に接続されているシリアル接続端子１１９を介してＣＰＵ１２０と接続している。またバッファ１１６はＰＷＭ出力端子１１８と電気的に接続されている。

受光素子１１１は、外部から入射される光量に比例した光電流を発生させる。本実施の形態の照度センサ１１０では、受光素子１１１はフォトダイオードまたはフォトトランジスタで構成されていることが好ましいが、他の受光素子で構成されていても良い。受光素子１１１で発生したアナログ信号の光電流は、Ｉ−Ｖアンプ１１２によって電流−電圧変換され、Ａ／Ｄコンバータ１１３でデジタル信号に変換される。デジタル信号に変換された照度データは、レジスタ１１４に格納され、現在の照度の値として記憶されるとともにＰＷＭコントローラ１１５がＰＷＭ信号を制御するための値として用いる。

またレジスタ１１４は、照度データに対応するＰＷＭ信号のＤＵＴＹの値を格納している。レジスタ１１４に格納するレジスタマップは後述するが、ＤＵＴＹの値をレジスタマップとして格納することにより、照度に対応するＰＷＭ信号のＤＵＴＹの値を任意に設定することが可能である。

ＰＷＭコントローラ１１５は、レジスタ１１４に格納されている照度データによって現在の照度の値を判定し、上記照度の値とレジスタ１１４に格納されているＰＷＭ信号のＤＵＴＹの値とに従ってＰＷＭ信号を生成する。生成されたＰＷＭ信号はバッファ１１６及びＰＷＭ出力端子１１８を介して出力される。

このように、本実施の形態の照度センサ１１０では、受光素子１１１で測定された照度データがＩ−Ｖアンプ１１２によって増幅された後、Ａ／Ｄコンバータ１１３でデジタル信号に変換されるため、外部からのノイズの影響を受けにくい構成とすることができる。

また、本実施の形態の照度センサ１１０では、受光素子１１１、Ｉ−Ｖアンプ１１２、Ａ／Ｄコンバータ１１３、レジスタ１１４、ＰＷＭコントローラ１１５、及びバッファ１１６などの信号処理回路を同じシリコンチップ上に集積した、ＯＰＩＣ（Ｏｐｔｉｃａｌ ＩＣ、登録商標）として構成することもできる。このように構成すると、受光素子１１１とＩ−Ｖアンプ１１２との間の配線を短くすることができる。即ち、受光素子１１１が低照度時に出力する微小な光電流が、外部からのノイズの影響を受けにくい構成とすることができる。

尚、レジスタ１１４はＩ２Ｃなどの規格のシリアルインターフェース１１７及びシリアル接続端子１１９を介してＣＰＵ１２０と接続しているので、ＰＷＭ信号のＤＵＴＹの値を設定するレジスタマップを照度センサ１１０の外部から設定することが可能である。

さらにレジスタ１１４に格納された照度データをシリアルインターフェース１１７を介して外部に読み出すことも可能である。即ち、レジスタ１１４に格納されている照度情報を使って、より複雑な調光制御をＣＰＵ１２０が行うことも可能である。

尚、ＤＵＴＹの値があらかじめ固定されている場合には、図４のようにレジスタ１１４を用いずにＡ／Ｄコンバータ１１３から直接ＰＷＭコントローラ１１５に照度データを送信し、ＰＷＭ信号を出力する構成としても良い。

図５は、本実施の形態の照度センサ１１０の受光素子１１１、Ｉ−Ｖアンプ１１２、及びＡ／Ｄコンバータ１１３を示すブロック図である。

受光素子１１１を構成するフォトダイオードＰＤ１は、外部から入射される光に比例した光電流Ｉｐｄを発生させる。光電流Ｉｐｄは、Ｉ−Ｖアンプ１１２を構成するＰＮＰトランジスタＱＰ１のエミッタ、ベース間のＰＮ接合ダイオードと、ＡＭＰ１で構成される対数圧縮アンプとによって対数圧縮された電圧に変換される。

この対数圧縮アンプでは、ＰＤ１のカソード端子が電圧源Ｖｒｅｆの＋端子に接続されるとともにＡＭＰ１の＋端子に電気的に接続され、ＰＤ１のアノード端子がＡＭＰ１の−端子に電気的に接続されるとともにＱＰ１のエミッタ端子に電気的に接続されている。そして、ＱＰ１のベース端子がＡＭＰ１の出力端子に電気的に接続されており、ＱＰ１のコレクタが電気的に接地されている。そのため、この対数圧縮アンプの出力電圧Ｖ１は、
Ｖ１＝Ｖｒｅｆ−Ｖｔ×ｌｎ（Ｉｐｄ／Ｉｓ）
但し
Ｖｔ：ｋ×Ｔ／ｑ（熱電圧）
ｋ ：ボルツマン定数
Ｔ ：絶対温度
ｑ ：素電荷
Ｉｓ：逆方向飽和電流
で決定される。

また、ＰＤ１の温度特性を補償するために、フォトダイオードＰＤ１電流の温度係数に等しくなるように参照電流Ｉｒｅｆを構成する。参照電流Ｉｒｅｆを構成するには、例えばＰＤ１と熱結合したダイオードなどを用いることができるが、その他の方法で設定しても良い。参照電流Ｉｒｅｆは、光電流Ｉｐｄと同様に、ＰＮＰトランジスタＱＰ２のエミッタ、ベース間のＰＮ接合ダイオードとＡＭＰ２とで構成される対数圧縮アンプにより、対数圧縮された電圧に変換される。そのため、Ｉｒｅｆの対数圧縮アンプの出力電圧Ｖ２は
Ｖ２＝Ｖｒｅｆ−Ｖｔ×ｌｎ（Ｉｒｅｆ／Ｉｓ）
となる。

上記Ｖ１とＶ２とを、加減算回路で加算する。上記加減算回路は、ＡＭＰ３と複数の抵抗器Ｒ１〜Ｒ４とで構成することができる。本実施の形態では、ＡＭＰ３の−端子がＲ１を介してＡＭＰ１の出力端子と電気的に接続されているとともに、Ｒ４を介してＡＭＰ３の出力端子と電気的に接続されている。またＡＭＰ３の＋端子がＲ２を介してＡＭＰ２の出力端子と電気的に接続されている。また、Ｖｒｅｆの＋端子に抵抗器Ｒ５が電気的に接続されており、抵抗器Ｒ５の他端には、定電流源Ｉ１が接続されており、抵抗器Ｒ５には一定の電流が流れるように制御されている。抵抗器Ｒ５の両端には熱電圧Ｖｔの定数倍の電圧Ａ×Ｖｔがかかるように構成されている。よって、Ｒ５の上部の端子電圧はＶｒｅｆ＋Ａ・Ｖｔとなり、この電圧がバッファアンプＢ１を介して、抵抗器Ｒ３に接続され、抵抗器Ｒ３の他端はＡＭＰ３の＋端子に接続されている。そのため、電圧源Ｖ３のオフセット電圧はＶｒｅｆ＋Ａ×Ｖｔとなるように構成されている。

そして、Ｒ１〜Ｒ４の抵抗値を同じ抵抗値Ｒに設定すると、加減算回路の出力電圧Ｖ４は
Ｖ４＝−Ｖ１＋Ｖ２＋Ｖ３
＝−（Ｖｒｅｆ−Ｖｔ×ｌｎ（Ｉｐｄ／Ｉｓ））
＋（Ｖｒｅｆ−Ｖｔ×ｌｎ（Ｉｒｅｆ／Ｉｓ））＋（Ｖｒｅｆ＋Ａ×Ｖｔ）
＝Ｖｒｅｆ＋Ｖｔ×（Ａ＋ｌｎ（Ｉｐｄ／Ｉｒｅｆ））
となる。即ち温度依存性がある逆方向飽和電流Ｉｓの項をキャンセルすることができる。

次に、上記のＶ４の式を、照度（ルクス）との関係式に書き換える。

照度１ルクス時に受光素子１１１のＰＤ１に流れる光電流をＩｐｄ＿１ｌｘとすると、上記Ｖ４は
Ｖ４＝Ｖｒｅｆ＋Ｖｔ×（Ａ＋ｌｎ（Ｉｐｄ／Ｉｐｄ＿１ｌｘ）
＋ｌｎ（Ｉｐｄ＿１ｌｘ／Ｉｒｅｆ））
＝Ｖｒｅｆ＋Ｖｔ×（Ａ＋ｌｎ（Ｅｖ）＋ｌｎ（Ｉｐｄ＿１ｌｘ／Ｉｒｅｆ））
＝Ｖｒｅｆ＋Ｖｔ×（Ａ−ｌｎ（Ｉｒｅｆ／Ｉｐｄ＿１ｌｘ）
＋２．３０２５×ｌｏｇ（Ｅｖ））
と書き直すことができる。
ここで、対数の底の変換式
ｌｎ（Ｘ）＝ｌｏｇ（Ｘ）／ｌｏｇ（ｅ）≒２．３０２５×ｌｏｇ（Ｘ）
を用いた。

Ａ−ｌｎ（Ｉｒｅｆ／Ｉｐｄ＿１ｌｘ）＝０になるように定数Ａを設定すると、Ｖ４は
Ｖ４＝Ｖｒｅｆ＋２．３０２５×Ｖｔ×ｌｏｇ（Ｅｖ）
となり、照度の対数に対応した電圧を得ることができる。

即ち、
Ｖ４＝Ｖｒｅｆ＋Ｃ×ｌｏｇ（Ｅｖ）
但し
Ｅｖ＝照度（ルクス）
の形式に変形することができる。

このように本実施の形態のＩ−Ｖアンプ１１２では、受光素子１１１で測定した照度を対数圧縮する。測定した照度を対数圧縮するので、照度の測定のダイナミックレンジが広がり、低照度から高照度に対応することができる。また、受光素子１１１の出力電流を直接Ａ／Ｄ変換する場合と比べて、低照度時の分解能を高くすることができるという効果がある。

次に、本実施の形態のＡ／Ｄコンバータ１１３の構成について説明する。

本実施の形態のＡ／Ｄコンバータ１１３は、コンパレータ（ＣＯＭＰ１）、照度レベルアップダウンカウンタ１１３ａ、Ｄ／Ａコンバータ１１３ｂで構成されている。

Ｉ−Ｖアンプ１１２から出力される対数圧縮されたアナログ信号は、ＣＯＭＰ１の＋端子に入力される。また、ＣＯＭＰ１の−端子はＤ／Ａコンバータ１１３ｂのＶｄａｃ端子に電気的に接続されている。ＣＯＭＰ１の出力端子は、照度レベルアップダウンカウンタ１１３ａに電気的に接続されている。本実施の形態の照度レベルアップダウンカウンタ１１３ａは、８ビットの精度を有しており、Ａ／Ｄ変換を行うためのクロックＡＤＣＬＫが入力されている。そして、ＡＤＣＬＫに同期してＩ−Ｖアンプ１１２の出力するアナログ信号をデジタル信号に変換する。また照度レベルアップダウンカウンタ１１３ａは電気的にレジスタ１１４とＤ／Ａコンバータ１１３ｂとに接続しており、照度レベルアップダウンカウンタ１１３ａが出力したデジタル信号はａ０〜ａ７の８ビットデジタル信号としてレジスタ１１４とＤ／Ａコンバータ１１３ｂとに出力される。レジスタ１１４は、照度データとして出力されたデジタル信号を記憶する。

Ｄ／Ａコンバータ１１３ｂは、後述するように入力されたデジタル信号をアナログ信号に再変換し、出力電圧ＶｄａｃとしてＣＯＭＰ１に出力する。本実施の形態のＤ／Ａコンバータ１１３ｂでは、後述するように出力電圧Ｖｄａｃが
Ｖｄａｃ＝Ｖｒｅｆ＋Ｂ×Ｖｔ
但し、
Ｂ：８ビット精度で変化する変数
となるように構成することができる。

変数Ｂは、後述するようにデジタル信号の出力値に比例して大きくなるように構成することができる。そのため、Ｖ４とＶｄａｃとを比較し、Ｖ４＞Ｖｄａｃの場合にはＣＯＭＰ１の出力がＨｉｇｈレベルとなるように構成することができる。この場合、照度レベルアップダウンカウンタ１１３ａはＡ／Ｄ変換を行うためのクロック信号であるＡＤＣＬＫに同期してカウントアップされる。

また逆に、Ｖ４＜Ｖｄａｃの場合には、ＣＯＭＰ１の出力がＬｏｗレベルになる。この場合、照度レベルアップダウンカウンタ１１３ａはＡＤＣＬＫに同期してカウントダウンされる。

即ち、照度レベルアップダウンカウンタ１１３ａが出力する８ビットデジタル信号がＤ／Ａコンバータ１１３ｂに入力され、Ｄ／Ａコンバータ１１３ｂの出力電圧ＶｄａｃとＶ４の電圧とが等しくなるようにフィードバックをかけることができる。Ｄ／Ａコンバータ１１３ｂに入力されるデジタル信号が８ビット（２５６階調）であるので、上記の変数Ｂはフルレンジに対して２５６階調（８ビット）の精度で変化させることができる。またＡＤＣＬＫによってカウントする周期を変化させることができる。つまり、本実施の形態の照度センサ１１０の応答速度を調整することができる。

本実施の形態のＡ／Ｄコンバータ１１３では、Ｖ４の値とＶｄａｃの値とが等しい場合に出力されるデジタル信号の値が一定値となるので、変数Ｂは
Ｖ４＝Ｖｄａｃ
Ｖｒｅｆ＋２．３０２５×Ｖｔ×ｌｏｇ（Ｅｖ）＝Ｖｒｅｆ＋Ｂ×Ｖｔ
即ち
Ｂ＝２．３０２５×ｌｏｇ（Ｅｖ）
となる。

本実施の形態のＡ／Ｄコンバータ１１３は、上記のようにＩ−Ｖアンプ１１２によって構成される対数アンプの出力電圧Ｖ４に含まれる熱電圧Ｖｔの項及び電圧源Ｖｒｅｆの項をキャンセルすることができる。即ち、２５６階調（８ビット）の精度で変化する変数Ｂは、上記Ｖｔ及び上記Ｖｒｅｆの値を含まないようにすることができる。本実施の形態のＡ／Ｄコンバータ１１３は、Ｂの値に対応するようにデジタル信号を８ビット精度で出力するので、温度依存性が少ない、対数圧縮照度信号のＡ／Ｄ変換が可能である。

次に、本実施の形態のＤ／Ａコンバータ１１３ｂについて説明する。

図６は、本実施の形態のＤ／Ａコンバータ１１３ｂの回路図である。

本実施の形態のＤ／Ａコンバータ１１３ｂでは、電圧源ＶｃｃにｐチャネルＦＥＴであるＭＰ１及びＭＰ２のソース端子がそれぞれ電気的に接続されており、ＭＰ１及びＭＰ２のゲート端子同士がそれぞれ電気的に接続されるとともにＭＰ２のドレイン端子に接続されている。またＭＰ１のドレイン端子にｎチャネルＦＥＴであるＭＮ１のドレイン端子が電気的に接続され、ＭＰ２のドレイン端子にｎチャネルＦＥＴであるＭＮ２のドレイン端子が電気的に接続されている。そしてＭＮ１及びＭＮ２のゲート端子同士がそれぞれ電気的に接続されるとともにＭＮ１のドレイン端子に接続されている。つまり、これらのＦＥＴはカレントミラー回路を構成している。そのため、ＭＰ１とＭＰ２とに流れる電流が等しくなっている。

ＭＮ１のソース端子には、ＰＮＰトランジスタＱＰ３のエミッタ端子が電気的に接続されている。またＱＰ３のベース端子とコレクタ端子とはそれぞれ電気的に接地されている。そのため、ＭＰ１及びＭＰ２のソースに流れる電流をＩ２とすると、ＰＮＰトランジスタＱＰ３の両端の電圧Ｖｂｅ１は
Ｖｂｅ１＝Ｖｔ×ｌｎ（Ｉ２／Ｉｓ）
となる。

また、ＭＮ２のソース端子は、抵抗器Ｒｒｅｆと電気的に接続されており、Ｒｒｅｆの他端はＰＮＰトランジスタＱＰ４のエミッタ端子が電気的に接続されている。ＱＰ４はＱＰ１の４倍のエミッタ面積を持つＰＮＰトランジスタで構成する。またＱＰ４のベース端子とコレクタ端子とはそれぞれ電気的に接地されている。

このとき、ＱＰ４の両端の電圧Ｖｂｅ２は
Ｖｂｅ２＝Ｖｔ×ｌｎ（Ｉ２／４Ｉｓ）
となる。

上記のように構成しているので、Ｖｂｅ１とＶｂｅ２の電圧差がＲｒｅｆの両端の電圧に等しくなる。

Ｖｂｅ１＝Ｖｂｅ２＋Ｉ２×Ｒｒｅｆ
即ち、Ｉ２は
Ｉ２＝Ｖｔ×ｌｎ４／Ｒｒｅｆ
となる。

また、本実施の形態のＤ／Ａコンバータ１１３ｂは、上述のように照度レベルアップダウンカウンタ１１３ａが出力した８ビットデジタル信号であるａ０〜ａ７の入力に対して、２５６階調（８ビット）の精度で変化する出力電圧Ｖｄａｃを出力する。

本実施の形態のＤ／Ａコンバータ１１３ｂでは、ＰチャネルＭＯＳＦＥＴのＭＰａ０、ＭＰａ１、ＭＰａ２、ＭＰａ３、ＭＰａ４、ＭＰａ５、ＭＰａ６、及びＭＰａ７のそれぞれのゲート端子がＭＰ２のドレイン端子に電気的に接続されており、また上記のそれぞれのドレイン端子がＶｄａｃの出力端子に電気的に接続されているとともに、抵抗器Ｒｄａｃに電気的に接続されている。Ｒｄａｃの他方の端子は、電圧源Ｖｒｅｆに電気的に接続している。そして、上記ＭＰａ０〜ＭＰａ７のソース端子は、それぞれ外部から電気的にＯＮ／ＯＦＦ制御できるスイッチＳＷ０〜ＳＷ７を介してＶｃｃに電気的に接続されている。上記のＳＷ０〜ＳＷ７は、照度レベルアップダウンカウンタ１１３ａが出力した８ビットデジタル信号であるａ０〜ａ７のそれぞれがＨｉｇｈレベルの場合にスイッチがＯＮ状態となる。スイッチはＰチャンネルＭＯＳにしても良い。

上記のＭＰａ０〜ＭＰａ７は、ゲートの長さがＭＰ２と等しい。またゲートの幅は、ＭＰ２のゲートの幅に対してそれぞれ１倍、２倍、４倍、８倍、１６倍、３２倍、６４倍、１２８倍の幅を有している。そのため、上記のＭＰａ０〜ＭＰａ７では、ＳＷ０〜ＳＷ７のそれぞれがＯＮ状態になると、それぞれゲートの幅に対応した電流をそれぞれのドレイン端子に出力する。

本実施の形態のＤ／Ａコンバータ１１３ｂでは、上述のようにＭＰａ０〜ＭＰａ７のゲート端子がＭＰ２のドレイン端子に電気的に接続されている。また、ＭＰ２のドレイン端子はＭＰ１のゲート端子に電気的に接続されている。そのため、ＳＷ０がＯＮ状態になると、ＭＰ１及びＭＰ２のゲートの幅と等しいゲートの幅を持つｐチャネルＦＥＴのＭＰａ０では、ゲート端子に電流Ｉ２が流れることになる。ＭＰａ１〜ＭＰａ７は、それぞれＭＰａ０のゲートの幅の２倍、４倍、８倍、１６倍、３２倍、６４倍、１２８倍の幅を有しているので、ＳＷ１〜ＳＷ７のそれぞれがＯＮ状態になった場合には、それぞれのゲート端子に電流Ｉ２の２倍、４倍、８倍、１６倍、３２倍、６４倍、１２８倍の電流が流れることになる。

ＭＰａ０〜ＭＰａ７のドレイン端子は、抵抗器Ｒｄａｃを介してＶｒｅｆ（但しＶｃｃ＞Ｖｒｅｆ）に電気的に接続しているので、Ｒｄａｃに流れる電流Ｉｄａｃは
Ｉｄａｃ＝（１×ａ０＋２×ａ１＋４×ａ２＋８×ａ３＋１６×ａ４＋３２×ａ５
＋６４×ａ６＋１２８×ａ７）×Ｉ２
となる。

Ｉ２は、上述のように
Ｉ２＝Ｖｔ×ｌｎ４／Ｒｒｅｆ
であるので、出力される電圧Ｖｄａｃは、
Ｖｄａｃ＝Ｖｒｅｆ＋Ｉｄａｃ×Ｒｄａｃ
＝Ｖｒｅｆ＋（１×ａ０＋２×ａ１＋４×ａ２＋８×ａ３＋１６×ａ４
＋３２×ａ５＋６４×ａ６＋１２８×ａ７）×Ｉ２×Ｒｄａｃ
＝Ｖｒｅｆ＋（１×ａ０＋２×ａ１＋４×ａ２＋８×ａ３＋１６×ａ４
＋３２×ａ５＋６４×ａ６＋１２８×ａ７）×ｌｎ４
×（Ｒｄａｃ／Ｒｒｅｆ）×Ｖｔ
となる。

ＲｄａｃとＲｒｅｆとが同じ温度係数を持った同じ種類の抵抗で構成すれば、上記Ｖｄａｃは
Ｖｄａｃ＝Ｖｒｅｆ＋Ｂ×Ｖｔ
但し、
Ｂ：８ビット精度で変化する変数
と記載することができる。

ａ０〜ａ７は、Ｈｉｇｈレベルである”１”、及びＬｏｗレベルである”０”の組み合わせによって、２５６階調（８ビット精度）の値を表現することができるので、上述のように変数Ｂを８ビット精度で制御することが可能となる。尚、照度レベルアップダウンカウンタ１１３ａが出力するビット数をさらに増やし、照度レベルアップダウンカウンタ１１３ａとＤ／Ａコンバータ１１３ｂとで制御するビット数を増やすこともできる。この場合には、制御するビット数が増えるので、さらに分解能を向上させることができる。

図７は、本実施の形態のＩ−Ｖアンプ１１２が出力するアナログ入力信号（Ｖ４）がＡ／Ｄコンバータ１１３に入力されたときのＶｄａｃに出力される信号を示すグラフである。

アナログ信号Ｖ４が照度レベルアップダウンカウンタ１１３ａとＤ／Ａコンバータ１１３ｂとによってＡ／Ｄ＋Ｄ／Ａ変換されて出力されるＶｄａｃ信号は、上述のようにＣＯＭＰ１の働きによってＶｄａｃとＶ４の電圧とが等しくなるようにフィードバックが行われている。

例えば、照度レベルアップダウンカウンタ１１３ａが初期値の”００００００００”である場合、図７に示すように時刻ｔ０でのアナログ信号Ｖ４＿ｔ０がＡ／Ｄコンバータ１１３に入力されると、ＶｄａｃはＡＤＣＬＫに同期してＢが１ステップづつ上昇し、出力電圧が上昇する。そして、その時刻でのＶ４の電圧と、Ｖｄａｃの電圧とが一致するようにフィードバックがかる。８ビット精度で変化するＶｄａｃの電圧は、照度レベルアップダウンカウンタ１１３ａが出力するデジタル信号ａ０〜ａ７に対応しているため、入力されたアナログ信号（照度）に対応するデジタル信号がａ０〜ａ７に出力される。このデジタル信号に変換された照度データはレジスタ１１４に格納され、後段に接続されているＰＷＭコントローラ１１５が照度レベルに対応したＰＷＭ信号を出力する。

次に、照度レベルに対応するＰＷＭ出力信号のＤＵＴＹの設定について説明する。

図８は、Ａ／Ｄコンバータ１１３が出力した照度データの上位４ビットに対応する１６階調の照度レベル（横軸）に対して、ＰＷＭ出力を行うためのＤＵＴＹが２５６階調（８ｂｉｔ、縦軸）で制御される様子を示すグラフである。ＤＵＴＹは０〜１００％の範囲で２５６階調（８ビット）で設定している。

本実施の形態では、ＰＷＭ信号のＤＵＴＹがバックライト等の輝度に比例する。そのため図８に示す調光テーブルでは、照度レベルが０〜９の間は照度が上がるに従いバックライトの輝度が上がるように設定されている。また照度レベル９〜１２の範囲では照度レベルが変化しても、バックライトの輝度の変化が少なくなるように設定されている。さらに照度レベルが１２〜１３の範囲では、照度が上がるに従いバックライトの輝度を減少させるように設定されている。

図９は、本実施の形態のレジスタ１１４に格納されるレジスタマップを示している。

本実施の形態のレジスタ１１４では、Ａ／Ｄコンバータ１１３が出力した照度データを格納するＡＤＯレジスタ、１６段階の照度レベルに対応して２５６階調（８ビット精度）でＤＵＴＹを設定する１６個のＯＰＴ０〜ＯＰＴ１５レジスタ、及びＤＵＴＹの時間変化率を設定するＳＬＯＰＥレジスタを備えている。

ＡＤＯレジスタは、Ａ／Ｄコンバータ１１３が出力した照度データがリアルタイムに反映されるように構成されている。

ＯＰＴ０〜ＯＰＴ１５レジスタは、図８に示すような照度レベルとＤＵＴＹとを対応付けるためのレジスタであり、それぞれの照度レベルに応じて８ビット精度で設定することができる。上述のように、レジスタ１１４はシリアルインターフェース１１７と電気的に接続しているので、上記ＯＰＴ０〜ＯＰＴ１５レジスタの値は本実施の形態の照度センサ１１０の外部から設定することが可能である。また、レジスタ１１４に格納された照度データをシリアルインターフェース１１７を介して外部に読み出すことも可能である。即ち、レジスタ１１４に格納されている照度情報を使って、より複雑な調光制御をＣＰＵ１２０が行うことも可能である。

ＳＬＯＰＥレジスタは、ＤＵＴＹの時間変化率を設定するレジスタである。人間の目では、照度が急激に変化した場合にバックライト等の照明の輝度が急激に変化すると、画面のちらつきなどと認識されて違和感を感じることがある。そのため、ＳＬＯＰＥレジスタは、図１０に示す時刻−照度及び時刻−ＤＵＴＹを示す波形図のように、照度が急激に変化しても、ＰＷＭ出力のＤＵＴＹが急激に変化しないように、ＤＵＴＹの時間変化率を設定するレジスタである。

図１０では、時刻ｔ１で照度が２から６に変化し、時刻ｔ２で照度が６から２に変化する場合に、ＰＷＭ信号のＤＵＴＹが変化する様子を示している。

人間の目の特性では、暗い場所から明るい場所に急に出た場合、目が明るい場所に順応する時間（明順応時間）は短いが、明るい場所から暗い場所に急に入った場合、目が暗さに順応する時間（暗順応時間）は長いという傾向がある。そのため、本実施の形態のＳＬＯＰＥレジスタでは、照度が低い（暗い）状態から高い（明るい）状態に変化する場合と、照度が高い（明るい）状態状態から低い（暗い）に変化する場合とでＰＷＭ信号出力のＤＵＴＹが変化する時間変化率をそれぞれ設定する。

例えば、照度が低い（暗い）状態から高い（明るい）状態に変化し、ＰＷＭ信号出力のＤＵＴＹを増加させる場合では、図９に記載する本実施の形態のＳＬＯＰＥレジスタの上位４ビット（Ｄ４〜Ｄ７）であるＵＰＳＬ（３：０）レジスタを用いてＤＵＴＹの時間変化率を設定する。また、照度が高い（明るい）状態から低い（暗い）状態に変化し、ＰＷＭ信号出力のＤＵＴＹを減少させる場合では、図９に記載する本実施の形態のＳＬＯＰＥレジスタの下位４ビット（Ｄ０〜Ｄ３）であるＤＷＳＬ（３：０）レジスタを用いてＤＵＴＹの時間変化率を設定する。設定された時間変化率は、例えば目的とする照度に対応するＤＵＴＹの値に積算することによってＤＵＴＹの時間変化を行なえば良い。

図１０を用いて説明すれば、例えば時刻ｔ１で照度が２から照度６に変化した場合、ＤＵＴＹは照度２に対応するＤＵＴＹ１から照度６に対応するＤＵＴＹ２にすぐに変化するのではなく、ＵＰＳＬレジスタに記憶されている時間変化率に従ってＤＵＴＹ１からＤＵＴＹ２に変化するように制御される。

また、例えば時刻ｔ２で照度が６から照度２に変化した場合、ＤＵＴＹは照度６に対応するＤＵＴＹ２から照度２に対応するＤＵＴＹ１にすぐに変化するのではなく、ＤＷＳＬレジスタに記憶されている時間変化率に従ってＤＵＴＹ２からＤＵＴＹ１に変化するように制御される。

また、これらのＵＰＳＬレジスタ及びＤＷＳＬレジスタの値は、任意に設定することができる。また、シリアルインターフェース１１７を介して本実施の形態の照度センサ１１０の外部から設定することが可能である。

このことにより、スムーズな自動調光をすることが可能となる。

尚、上述した自動調光を実現する自動調光モードのＯＮ／ＯＦＦ機能を設けてもよい。そして、自動調光モードがＯＦＦの場合、図９に示すようにＰＷＭ信号を出力するためのＤＵＴＹの値を設定するレジスタ（ＤＵＴＹレジスタ）を設けてもよい。

また、ＰＷＭ信号による輝度調整が可能な汎用ＬＥＤドライバは、機種によって入力可能なＰＷＭ信号の周波数の範囲が制限されているものもある。そのため、ＰＷＭ信号の周期を制御し、上記周期を可変させるためのレジスタ（図示せず）を設けてもよい。このようなレジスタを設けることにより、本実施の形態の照度センサ１１０の汎用性を向上させることができる。

次に、図１１を用いて本実施の形態のＰＷＭコントローラ１１５を説明する。

図１１は、本実施の形態のＰＷＭコントローラ１１５を示すブロック図である。

本実施の形態のＰＷＭコントローラ１１５は、ＰＷＭ値アップダウンカウンタ１１５ａ、デジタルコンパレータ１１５ｂ、マルチプレクサ（ＭＵＸ１１５ｃ）、プログラマブルプリスケーラ１１５ｄ、分周回路１１５ｅ、Ｄｅｌａｙ回路１１５ｆ、ＥＸＯＲ回路１１５ｇ、ＰＷＭ信号バッファ１１５ｈ、及びＰＷＭ信号出力端子１１５ｉとを備えている。

本実施の形態のＰＷＭコントローラ１１５では、ＰＷＭ値アップダウンカウンタ１１５ａで設定された１０ビットのデジタル信号に従って、プログラマブルプリスケーラ１１５ｄ、分周回路１１５ｅ、Ｄｅｌａｙ回路１１５ｆ、及びＥＸＯＲ回路１１５ｇによってＰＷＭ信号が生成される。ＰＷＭ値アップダウンカウンタ１１５ａの設定する１０ビットのデジタル信号については後述するが、レジスタ１１４から読み出した現在の照度レベルに対応したＤＵＴＹと、ＰＷＭ値アップダウンカウンタ１１５ａが現在出力している１０ビットのデジタル信号などとに基づいて、ＰＷＭ値アップダウンカウンタ１１５ａ、デジタルコンパレータ１１５ｂ、及びＭＵＸ１１５ｃなどによって設定される。

本実施の形態のＰＷＭコントローラ１１５では、基準クロック（ＣＬＫ）がプログラマブルプリスケーラ１１５ｄに入力される。プログラマブルプリスケーラ１１５ｄは、基準クロック可変入力端子１１５ｄ１及び１１５ｄ２を備えているので、これらの入力端子に入力されるデジタル信号の組み合わせによってＣＬＫの周期を×１、×２、×４、×８倍することができる。プログラマブルプリスケーラ１１５ｄによって変調されたクロック信号は、プログラマブルプリスケーラ１１５ｄに電気的に接続されている分周回路１１５ｅ及びＤｅｌａｙ回路１１５ｆにＣＬＫ２として出力される。

このＣＬＫ２の周期は、ＰＷＭ信号の周期と比例関係となるように設定する。このように設定することによって、プログラマブルプリスケーラ１１５ｄがＰＷＭ信号の周期を可変することが可能となる。

分周回路１１５ｅは、入力されたＣＬＫ２を１１分周する。図１２は、本実施の形態の分周回路１１５ｅが生成する出力信号を示す波形図である。本実施の形態では、１１分周されたＣＬＫ２のうち１０分周に相当する周期（ＣＬＫ２の周期の１０２４倍の長さを持つ周期）がＰＷＭ信号の周期となるようにＣＬＫ２を設定する。そして、分周回路１１５ｅは、ＣＬＫ２信号の周期ＴＣＬＫ２の２０４８倍の長さの周期を持ち、ＤＵＴＹの値が５０％の信号Ｘを生成する。

そして、分周回路１１５ｅは電気的に接続されているＤｅｌａｙ回路１１５ｆ及びＥＸＯＲ回路１１５ｇに上記信号Ｘを出力する。

Ｄｅｌａｙ回路１１５ｆは、ＰＷＭ値アップダウンカウンタ１１５ａが現在出力している１０ビットのデジタル信号及びＣＬＫ２の信号に従って、信号Ｘを遅延させ、信号Ｘ＿ＤＥＬＡＹとして出力する。遅延させる時間はＣＬＫ２信号の周期ＴＣＬＫ２の０〜１０２４倍の範囲であり、ＴＣＬＫ２の長さに対して整数倍のステップで遅延させる。本実施の形態のＰＷＭコントローラ１１５では、後述するようにＰＷＭコントローラ１１５が出力するＰＷＭ信号のＤＵＴＹ値を大きくする場合に、Ｄｅｌａｙ回路１１５ｆが信号Ｘを遅延させる程度が大きくなるように設定する。

次に、本実施の形態のＰＷＭコントローラ１１５では、Ｄｅｌａｙ回路１１５ｆがＥＸＯＲ回路１１５ｇに電気的に接続しており、Ｄｅｌａｙ回路１１５ｆによって出力される遅延した信号Ｘ＿ＤＥＬＡＹがＥＸＯＲ回路１１５ｇに入力される。ＥＸＯＲ回路１１５ｇは、分周回路１１５ｅから入力される信号Ｘと、Ｄｅｌａｙ回路１１５ｆから入力される信号Ｘ＿ＤＥＬＡＹとを論理的にＥＸＯＲをとる回路であり、上記のように処理された信号は電気的に接続されているＰＷＭ信号バッファ１１５ｈを介して、ＰＷＭ信号バッファ１１５ｈが電気的に接続しているＰＷＭ信号出力端子１１５ｉに出力される。

このようにしてＰＷＭ信号出力端子１１５ｉに出力されるＰＷＭ信号は、上述のように設定されるため、Ｄｅｌａｙ回路１１５ｆが信号Ｘを遅延させる程度が大きくなるに従ってＰＷＭ信号のＤＵＴＹ値が大きくなる。

例えば、図１２に示すように、Ｄｅｌａｙ回路１１５ｆがＴＣＬＫ２の０倍に相当する遅延を行った場合、ＰＷＭ信号出力端子１１５ｉに出力されるＰＷＭ信号のＤＵＴＹは０％となる。また、ＴＣＬＫ２の２５６倍に相当する遅延を行った場合、ＰＷＭ信号出力端子１１５ｉに出力されるＰＷＭ信号のＤＵＴＹは２５％となる。

同様にＴＣＬＫ２の５１２倍に相当する遅延ではＤＵＴＹが５０％であり、ＴＣＬＫ２の７６８倍に相当する遅延ではＤＵＴＹが７５％であり、ＴＣＬＫ２の１０２４倍に相当する遅延ではＤＵＴＹが１００％となることが容易にわかる。これらのＤｅｌａｙ回路１１５ｆでの信号の遅延の大きさと、ＰＷＭ信号出力端子１１５ｉに出力されるＰＷＭ信号のＤＵＴＹとの関係をまとめると、表１のようになる。

表１では、代表的なＴＣＬＫ２の値について記載したが、Ｄｅｌａｙ回路１１５ｆでは信号Ｘを遅延させる時間をＴＣＬＫ２の１周期の長さ単位で、０〜１０２４の範囲で設定することができる。そのため、ＰＷＭ信号出力端子１１５ｉに出力されるＰＷＭ信号のＤＵＴＹの範囲であるＤＵＴＹ０％〜ＤＵＴＹ１００％を、１０２４階調（０．０９７７％ステップ）で制御することができる。

ＤＵＴＹの変化をデジタル的に行う場合、ＤＵＴＹの変化ステップが２５６階調（０．３９１％ステップ）の場合では、ステップ毎の明るさの変化が人間の目が判別できる場合がある。そのため、２５６階調程度の階調変化では、自動調光時の明るさの変化がなめらかに見えない場合がある。

明るさの変化をなめらかにするためには、ＤＵＴＹの変化ステップを４００階調（０．２５％ステップ）以上にする必要がある。本実施の形態のＰＷＭコントローラ１１５では、１０ビット制御を行うため、１０２４階調（０．０９７７％ステップ）で明るさを制御することができる。そのため、自動調光時の明るさの変化がなめらかに見えるようにすることができる。

次に、図１１を用いてＰＷＭ値アップダウンカウンタ１１５ａがＤｅｌａｙ回路１１５ｆに出力する１０ビットのデジタル信号について説明する。

本実施の形態のＰＷＭコントローラ１１５では、ＰＷＭ値アップダウンカウンタ１１５ａとデジタルコンパレータ１１５ｂ及びＤｅｌａｙ回路１１５ｆとが電気的に接続されており、ＰＷＭ値アップダウンカウンタ１１５ａが出力した１０ビットのデジタル信号がデジタルコンパレータ１１５ｂ及びＤｅｌａｙ回路１１５ｆに入力されている。またＰＷＭ値アップダウンカウンタ１１５ａは、自動調光モードがＯＦＦの場合やＰＷＭ値アップダウンカウンタ１１５ａの初期値を入力するための入力端子を備えている。またＰＷＭ値アップダウンカウンタ１１５ａは、レジスタ１１４のＳＬＯＰＥレジスタに電気的に接続しており、ＰＷＭ値アップダウンカウンタ１１５ａのカウントをカウントアップする場合や、カウントダウンする場合にＵＰＳＬレジスタまたはＤＷＳＬレジスタの値を用いてカウントを更新する構成としても良い。また、上記のＳＬＯＰＥレジスタの値に従ってカウントを更新する場合には、後述するようにＤｕｔｙ＿Ｕｐ＿ＣＬＫまたはＤｕｔｙ＿Ｄｏｗｎ＿ＣＬＫなどのカウントを更新するためのクロックをＰＷＭ値アップダウンカウンタ１１５ａに入力するようにしても良い。さらにＰＷＭ値アップダウンカウンタ１１５ａは、デジタルコンパレータ１１５ｂ及びＭＵＸ１１５ｃによって出力されたＰＷＭ信号のＤＵＴＹの制御信号を入力する端子を備えている。

そして、デジタルコンパレータ１１５ｂは、レジスタ１１４から現在の照度レベルに対応したＤＵＴＹを読み出すためのＤＵＴＹ設定値入力端子１１５ｂ１と、ＰＷＭ値アップダウンカウンタ１１５ａから出力された１０ビットのデジタル信号を入力するＤＵＴＹ現在値入力端子１１５ｂ２とを備えている。ＤＵＴＹ現在値入力端子１１５ｂ２に入力される１０ビットのデジタル信号は、Ｄｅｌａｙ回路１１５ｆに入力されており、上述のようにＰＷＭ信号出力端子１１５ｉから出力するＰＷＭ信号を生成している信号である。

また、デジタルコンパレータ１１５ｂは、ＭＵＸ１１５ｃ及びＰＷＭ値アップダウンカウンタ１１５ａに電気的に接続している。そしてデジタルコンパレータ１１５ｂは、上記のＤＵＴＹ設定値入力端子１１５ｂ１とＤＵＴＹ現在値入力端子１１５ｂ２とに入力された信号を比較し、ＰＷＭ信号出力端子１１５ｉから出力するＰＷＭ信号のＤＵＴＹを制御するための制御信号をＭＵＸ１１５ｃ及びＰＷＭ値アップダウンカウンタ１１５ａに出力する。

ＭＵＸ１１５ｃは、ＰＷＭ値アップダウンカウンタ１１５ａ及びデジタルコンパレータ１１５ｂに電気的に接続しており、ＰＷＭ値アップダウンカウンタ１１５ａのカウントを上下することによってＰＷＭ信号出力端子１１５ｉから出力するＰＷＭ信号のＤＵＴＹを制御する。またレジスタ１１４に電気的に接続しており、レジスタ１１４のＳＬＯＰＥレジスタの値に従ってＰＷＭ値アップダウンカウンタ１１５ａのカウント値を制御する。

ＰＷＭ値アップダウンカウンタ１１５ａ、デジタルコンパレータ１１５ｂ、及びＭＵＸ１１５ｃの動作については後述する。

まず、自動調光モードがＯＦＦの場合の動作について説明する。

本実施の形態のＰＷＭコントローラ１１５を起動すると、ＰＷＭ値アップダウンカウンタ１１５ａは初期値として設定されている１０ビットのデジタル信号をＤｅｌａｙ回路１１５ｆ及びデジタルコンパレータ１１５ｂに出力する。この初期値として用いられる１０ビットのデジタル信号は、上述のようにＰＷＭ値アップダウンカウンタ１１５ａに設けられた入力端子から設定されている初期値であっても良いし、自動調光モードがＯＦＦの場合に用いる値であっても良い。また例えば”００００００００００”などの定数であっても良い。これらの値は、ＰＷＭ値アップダウンカウンタ１１５ａに設けられたプリセット値Ｌｏａｄ端子１１５ａ１の値によって設定する構成としても良い。

本実施の形態のＰＷＭ値アップダウンカウンタ１１５ａでは、プリセット値Ｌｏａｄ端子１１５ａ１に入力された信号がＨｉｇｈレベルになった場合に、自動調光モードがＯＦＦの場合に用いるＤＵＴＹ（７：０）レジスタのデータが入力され、上記ＤＵＴＹレジスタのデータに従った初期値がＰＷＭ値アップダウンカウンタ１１５ａにロードされる。またこのとき、ＰＷＭ値アップダウンカウンタ１１５ａはデジタルコンパレータ１１５ｂ及びＭＵＸ１１５ｃによって行われる自動調光を行うための制御信号による制御に依存しない動作を行う。

本実施の形態では、例えばＤＵＴＹレジスタのデータは８ビットであるので、ＤＵＴＹ（７：０）レジスタによって設定されるＤＵＴＹを上位８ビットとし、下位２ビットを”００”とすることで１０ビットの値に変換するなどの方法を用いる。尚他の方法で１０ビットの値に変換しても良いし、ＰＷＭ値アップダウンカウンタ１１５ａに設定されている方法や初期値として１０ビットの値を設定しても良い。

次に、自動調光モードがＯＮの場合の動作について説明する。

自動調光モードがＯＮの場合、プリセット値Ｌｏａｄ端子１１５ａ１に入力された信号がＬｏｗレベルとなる。この場合、ＰＷＭ値アップダウンカウンタ１１５ａが出力する１０ビットのデジタル信号の初期値は、上述のようにＰＷＭ値アップダウンカウンタ１１５ａに設けられた入力端子から設定されている初期値であっても良いし、自動調光モードがＯＦＦの場合に用いる値であっても良い。また例えば”００００００００００”などの定数であっても良い。

ＰＷＭ値アップダウンカウンタ１１５ａが出力した１０ビットのデジタル信号は、Ｄｅｌａｙ回路１１５ｆに入力されるとともにデジタルコンパレータ１１５ｂに入力される。Ｄｅｌａｙ回路１１５ｆでは、上述するように１０ビットのデジタル信号に従ってＰＷＭ信号を生成し、出力する。

デジタルコンパレータ１１５ｂでは、（１）現在の照度レベルに対応した８ビットのＤＵＴＹの値がレジスタ１１４からＤＵＴＹ設定値入力端子１１５ｂ１に入力されているとともに、（２）ＰＷＭ値アップダウンカウンタ１１５ａから出力された１０ビットのデジタル信号の値がＤＵＴＹ現在値入力端子１１５ｂ２に入力されている。

レジスタ１１４から入力されるＤＵＴＹの値は、ＡＤＯレジスタに記憶されている照度データによって、図８及び上述する方法によって選択されたＯＰＴ０〜ＯＰＴ１５の何れかのレジスタによって設定され、該当するレジスタのＤＵＴＹの値がＤＵＴＹ設定値入力端子１１５ｂ１に入力されている。これらのＤＵＴＹの値は８ビットであるので、ＯＰＴ０〜ＯＰＴ１５レジスタによって設定されるＤＵＴＹを上位８ビットとし、下位２ビットを”００”とすることで１０ビットの値に変換される。尚、１０ビットの値に変換する方法は、他の周知の方法を用いても良い。

そして、デジタルコンパレータ１１５ｂは、ＤＵＴＹ設定値入力端子１１５ｂ１に入力され、１０ビットに変換されたデータ（データＣ）と、ＤＵＴＹ現在値入力端子１１５ｂ２に入力された１０ビットのデジタル信号（データＤ）とを比較する。

デジタルコンパレータ１１５ｂは、ＧＯ、ＺＯ、及びＳＯの出力端子を備えており、上記比較の結果、
データＣ＞データＤの場合、ＧＯ＝Ｈｉｇｈレベル、ＺＯ＝ＳＯ＝Ｌｏｗレベル
データＣ＝データＤの場合、ＺＯ＝Ｈｉｇｈレベル、ＧＯ＝ＳＯ＝Ｌｏｗレベル
データＣ＜データＤの場合、ＳＯ＝Ｈｉｇｈレベル、ＧＯ＝ＺＯ＝Ｌｏｗレベル
の信号を出力する。

上記ＧＯ端子は、ＭＵＸ１１５ｃに設けられた１１５ｃ＿ｃ０端子に電気的に接続している。また上記ＺＯ端子は、ＭＵＸ１１５ｃに設けられた１１５ｃ＿ｃ１端子に電気的に接続している。また上記ＳＯ端子は、ＰＷＭ値アップダウンカウンタ１１５ａに設けられた１１５ａ＿Ｕ／Ｄ端子に電気的に接続している。上記１１５ａ＿Ｕ／Ｄ端子は、ＰＷＭ値アップダウンカウンタ１１５ａのカウントをカウントアップまたはカウントダウンする信号の入力端子であり、１１５ａ＿Ｕ／Ｄ端子にＨｉｇｈレベル信号が入力された場合にはカウントアップを行う。また１１５ａ＿Ｕ／Ｄ端子にＬｏｗｈレベル信号が入力された場合にはカウントダウンを行う。

また、ＭＵＸ１１５ｃは、ａ０、ａ１、ａ２、ａ３の入力端子を備えており、ａ０はＰＷＭ信号のＤＵＴＹの値を小さくするときに用いられるＤｕｔｙ＿Ｄｏｗｎ＿ＣＬＫに接続されている。またａ２は、ＰＷＭ信号のＤＵＴＹの値を大きくするときに用いられるＤｕｔｙ＿Ｕｐ＿ＣＬＫに接続されている。そしてａ１及びａ３は、電気的に接地されている。

さらにＭＵＸ１１５ｃは、ＰＷＭ値アップダウンカウンタ１１５ａに設けられた１１５ａ＿ＣＫ端子に電気的に接続しており、上記ａ０〜ａ２の何れかの入力端子から入力される信号を１１５ａ＿ＣＫ端子に出力する。

ここで、ＭＵＸ１１５ｃの動作を以下の表２のように設定する。

本実施の形態のＭＵＸ１１５ｃは、１１５ｃ＿ｃ０と１１５ｃ＿ｃ１とに入力される信号によって、表２のようにａ０〜ａ２の何れかの入力端子から入力される信号を１１５ａ＿ＣＫ端子に出力する。

そのため、ＰＷＭ値アップダウンカウンタ１１５ａが出力する１０ビットのデジタル信号は、以下のように更新されていく。

まず、データＣ＞データＤの場合、即ちレジスタ１１４から読み出されたＤＵＴＹの設定値よりも現在ＰＷＭ信号出力端子１１５ｉから出力しているＤＵＴＹの値の方が大きい場合では、ＧＯの値がＨｉｇｈレベルになる。

このとき、１１５ｃ＿ｃ０はＨｉｇｈレベルであり、１１５ｃ＿ｃ１はＬｏｗレベルであるので、ＭＵＸ１１５ｃは表２に示すようにａ２を選択する。そしてＰＷＭ値アップダウンカウンタ１１５ａの１１５ａ＿ＣＫにはＤｕｔｙ＿Ｄｏｗｎ＿ＣＬＫが出力される。

また、ＳＯがＬｏｗレベルであるので、１１５ａ＿Ｕ／Ｄ端子はＬｏｗレベルとなり、ＰＷＭ値アップダウンカウンタ１１５ａはカウントダウンを行う。

また、ＰＷＭ値アップダウンカウンタ１１５ａは上述のようにレジスタ１１４のＳＬＯＰＥレジスタに電気的に接続しており、ＤＷＳＬレジスタで設定されている時間変化率と、Ｄｕｔｙ＿Ｄｏｗｎ＿ＣＬＫのクロックとに従ってカウントダウンされる。

上記のカウントダウンはデータＣ＝データＤとなるまでＤｕｔｙ＿Ｄｏｗｎ＿ＣＬＫのクロックに従って継続される。

データＣ＝データＤとなったとき、ＺＯがＨｉｇｈレベルになり、１１５ｃ＿ｃ１の値がＨｉｇｈレベルとなる。このとき、ＭＵＸ１１５ｃは表２に示すように１１５ｃ＿ｃ０の値によってａ１またはａ３を選択する。図１１に示すように、ａ１及びａ３は電気的に接地されているため、ＰＷＭ値アップダウンカウンタ１１５ａの１１５ａ＿ＣＫに入力されていたクロックが停止する。そのため、レジスタ１１４から読み出されたＤＵＴＹの設定値と、現在ＰＷＭ信号出力端子１１５ｉから出力しているＤＵＴＹの値とが等しくなったときに、ＰＷＭ値アップダウンカウンタ１１５ａのカウントの更新が停止する。

同様に、データＣ＜データＤの場合、即ちレジスタ１１４から読み出されたＤＵＴＹの設定値よりも現在ＰＷＭ信号出力端子１１５ｉから出力しているＤＵＴＹの値の方が小さい場合では、ＧＯ及びＺＯの値がＬｏｗレベルになる。

このとき、１１５ｃ＿ｃ０はＬｏｗレベルであり、１１５ｃ＿ｃ１はＬｏｗレベルであるので、ＭＵＸ１１５ｃは表２に示すようにａ０を選択する。そしてＰＷＭ値アップダウンカウンタ１１５ａの１１５ａ＿ＣＫにはＤｕｔｙ＿Ｕｐ＿ＣＬＫが出力される。

また、ＳＯがＨｉｇｈレベルであるので、１１５ａ＿Ｕ／Ｄ端子はＨｉｇｈレベルとなり、ＰＷＭ値アップダウンカウンタ１１５ａはカウントアップを行う。

また、ＰＷＭ値アップダウンカウンタ１１５ａは上述のようにレジスタ１１４のＳＬＯＰＥレジスタに電気的に接続しており、ＵＰＳＬレジスタで設定されている時間変化率と、Ｄｕｔｙ＿Ｕｐ＿ＣＬＫのクロックとに従ってカウントダウンされる。

上記のカウントダウンはデータＣ＝データＤとなるまでＤｕｔｙ＿Ｕｐ＿ＣＬＫのクロックに従って継続される。

データＣ＝データＤとなったとき、ＺＯがＨｉｇｈレベルになり、１１５ｃ＿ｃ１の値がＨｉｇｈレベルとなる。このとき、ＭＵＸ１１５ｃは表２に示すように１１５ｃ＿ｃ０の値によってａ１またはａ３を選択する。図１１に示すように、ａ１及びａ３は電気的に接地されているため、ＰＷＭ値アップダウンカウンタ１１５ａの１１５ａ＿ＣＫに入力されていたクロックが停止する。そのため、レジスタ１１４から読み出されたＤＵＴＹの設定値と、現在ＰＷＭ信号出力端子１１５ｉから出力しているＤＵＴＹの値とが等しくなったときに、ＰＷＭ値アップダウンカウンタ１１５ａのカウントの更新が停止する。

上記のような構成により、図１０に示すように照度レベルが急激に変化した場合であっても、ＰＷＭ信号出力端子１１５ｉから出力しているＤＵＴＹの値が急激に変化することなく、またＤＵＴＹ０％〜ＤＵＴＹ１００％のＤＵＴＹを１０２４階調（０．０９７７％ステップ）で制御することができるので、なめらかなバックライト等の自動調光が実現できる。

図１３は、本実施の形態の調光制御装置の一実施形態であり、上述の照度センサ１１０と、コイル方式昇圧型ＬＥＤドライバ１３０ａとを用いた調光制御装置１００ａを示すブロック図である。

本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ａは、例えばＬＥＤバックライト自動調光システムとして用いることができる。

本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ａは、コイル方式昇圧部１３１、コイルＬ１、ショットキーダイオードＤ１、コンデンサＣｉｎ、コンデンサＣｏ、及び抵抗器Ｒｓｅｔを備えている。

コイル方式昇圧部１３１は、Ｖｉｎ、Ｖｓｗ、Ｖｏ、ＦＢ、ＣＴＲＬ、及びＧＮＤの各端子を備えている。Ｖｉｎ端子は、電圧源Ｖｉｎに電気的に接続されるとともにコイルＬ１の一方の端子に電気的に接続されている。そしてＶｓｗ端子は上記Ｌ１の他方の端子に電気的に接続されているとともに、ショットキーダイオードＤ１のアノード端子に電気的に接続されている。Ｖｏ端子は、上記ショットキーダイオードＤ１のカソード端子に電気的に接続されているとともに、本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ａが駆動する発光ダイオードＬＥＤ１のアノード端子に電気的に接続されている。ＦＢ端子は、上記ＬＥＤ１のカソード端子に電気的に接続されるとともに、抵抗器Ｒｓｅｔの一方の端子に電気的に接続されている。Ｒｓｅｔの他方の端子は電気的に接地されている。ＣＴＲＬ端子は、ＰＷＭ変調端子１３２に電気的に接続している。このＰＷＭ変調端子１３２は、照度センサ１１０の備えるＰＷＭ出力端子１１８に電気的に接続している。ＧＮＤ端子は電気的に接地されている。またコンデンサＣｉｎの一方の端子はＶｉｎに電気的に接続されており、他方の端子は電気的に接地されている。またコンデンサＣｏの一方の端子はＤ１のカソード端子に電気的に接続されており、他方の端子は電気的に接地されている。

本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ａでは、入力電圧ＶｉｎをＶｓｗ端子によってスイッチングすることにより、コイルＬ１にＶｉｎよりも高い電圧を発生させる。そして昇圧された電圧をコンデンサＣｏによって平滑化する。

ショットキーダイオードＤ１は、電流を一方向のみに流す。そのため、駆動されるＬＥＤ１のアノード端子にかかる電圧が、Ｖｉｎに対して高くなる。

ＬＥＤ１に流れる電流はＲｓｅｔによって決定される。本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ａでは、Ｒｓｅｔの両端の電圧が一定電圧ＶＦＢになるようにＶｓｗがスイッチングされ、フィードバックがかかるように構成されている。

Ｖｏ端子は過電圧検出端子であり、昇圧された電圧がある一定値を超えた場合にコイル方式昇圧部１３１に内蔵される図示しない保護回路が働くように構成されている。上記保護回路は、コイル方式昇圧部１３１が行うスイッチング動作をストップし、コイル方式昇圧型ＬＥＤドライバ１３０ａの電圧昇圧動作を停止する機能を有している。

ＣＴＲＬ端子は、ＬＥＤ１に流す電流をＯＮ／ＯＦＦする機能がある。本実施の形態のコイル方式昇圧部１３１では、ＣＴＲＬ端子がＨｉｇｈレベルの時はＬＥＤが点灯し、ＣＴＲＬ端子がＬｏｗレベルの時はＬＥＤが消灯する。よって、ＣＴＲＬ端子に照度センサ１１０のＰＷＭ信号を入力することにより、ＬＥＤ１がＯＮ／ＯＦＦを繰り返す動作を行う。そのため、ＰＷＭ信号で出力されているＤＵＴＹの値が小さい場合にはＬＥＤ１の発する照度が低くなり、ＤＵＴＹの値が大きい場合にはＬＥＤ１の発する照度が高くなる。つまり、本実施の形態の調光制御装置１００ａを用いてＬＥＤバックライト自動調光システムを構成すると、ＤＵＴＹの値が小さい場合にはＬＥＤバックライトが暗くなり、ＤＵＴＹの値が大きい場合にはＬＥＤバックライトが明るくなるため、照度に応じてＬＥＤバックライトの自動調光を行うことができる。

図１４は、本実施の形態の調光制御装置の別の一実施形態であり、コイル方式昇圧型ＬＥＤドライバ１３０ｂを用いた調光制御装置１００ｂを示すブロック図である。

本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ｂは、コイル方式昇圧型ＬＥＤドライバ１３０ａの構成に加えて、Ｒ６、Ｒ７、及びＲ８の抵抗器と、コンデンサＣ１とを備えている。

本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ｂでは、コイル方式昇圧部１３１のＣＴＲＬ端子はＰＷＭ変調端子１３２には電気的に接続されておらず、電圧源Ｖｉｎに電気的に接続されている。またＦＢ端子と本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ｂが駆動するＬＥＤ１のカソード端子との間に抵抗器Ｒ６が電気的に接続されている。またＦＢ端子は、抵抗器Ｒ７の一方の端子に電気的に接続されている。Ｒ７の他方の端子は、コンデンサＣ１の一方の端子に接続されているとともに、抵抗器Ｒ８の一方の端子に接続されている。Ｃ１の他方の端子は電気的に接地されてる。またＲ８の他方の端子は、ＰＷＭ変調端子１３２に電気的に接続している。

本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ｂでは、Ｒ８とＣ１とが照度センサ１１０から出力されるＰＷＭ信号の矩形波を平滑化するためのＲＣフィルタとして機能する。ＲＣフィルタを通過した後のＣ１の端子間にかかる電圧ＶＣ１は、ＰＷＭ信号のＤＵＴＹの値に比例する。

本実施の形態のコイル方式昇圧型ＬＥＤドライバ１３０ｂが駆動するＬＥＤ１のカソード端子の電圧をＶｓｅｔとすると、ＬＥＤ１に流れる電流ＩＬＥＤは、
ＩＬＥＤ＝Ｖｓｅｔ／Ｒｓｅｔ
である。

ここで、ＰＷＭ信号の電圧の振幅がＶｓ、ＤＵＴＹの値がＤの場合、
Ｖｓｅｔ＝ＶＦＢ＋（Ｒ１／Ｒ２）×（ＶＦＢ−ＶＣ１）
である。

ＶＣ１は凡そ（Ｒ２／（Ｒ２＋Ｒ３））×Ｖｓ×Ｄであるので、
Ｖｓｅｔ≒ＶＦＢ＋（Ｒ１／Ｒ２）
×（ＶＦＢ−（Ｒ２／（Ｒ２＋Ｒ３））×Ｖｓ×Ｄ）
となる。

本実施の形態の調光制御装置１００ｂでは、ＰＷＭ信号で出力されているＤＵＴＹの値が小さい場合にはＬＥＤ１の発する照度が高くなり、ＤＵＴＹの値が大きい場合にはＬＥＤ１の発する照度が低くなる。そしてＬＥＤ１の照度はＤＵＴＹの値に反比例して減少する。つまり、本実施の形態の調光制御装置１００ｂを用いてＬＥＤバックライト自動調光システムを構成すると、ＤＵＴＹの値が小さい場合にはＬＥＤバックライトが明るくなり、ＤＵＴＹの値が大きい場合にはＬＥＤバックライトが暗くなるため、照度に応じてＬＥＤバックライトの自動調光を行うことができる。

本発明の調光制御装置は、以上のように照度センサにフォトダイオードと信号処理回路とを内蔵している。そのため、照度センサが周囲の明るさに応じたＰＷＭ信号を出力するので、マイコン（ＣＰＵ）を介することなく上記ＰＷＭ信号を直接ＬＥＤドライバのＰＷＭ変調端子に接続することができる。そのため、本発明の照度センサと汎用のＬＥＤドライバとの組み合わせのみで、バックライト自動調光システムなどの調光制御装置を構築することが可能となる。

また、フォトダイオードと信号処理回路とを同じシリコンチップ上に集積し、ＯＰＩＣとして構成することができる。これによって、低照度時の微小なフォトダイオード光電流が流れる配線の長さを短くすることができるので、外乱ノイズの影響を受けにくいバックライト自動調光用照度センサなどの調光制御装置を実現することができる。

尚、本発明の調光制御装置では、ＣＰＵは電源投入時にＰＷＭ出力照度センサの初期設定を行う操作のみを行えば良いので、ＣＰＵが照度を常モニタする必要がなく、ＣＰＵのパフォーマンスの低下を防ぐことができる。

また、ほとんどの汎用ＬＥＤドライバ又は冷陰極管ドライバは、ＰＷＭ変調された信号によって明るさをコントロールすることができる。そのため、本発明の調光制御装置を用いることにより、汎用性にも優れ、ＣＰＵのパフォーマンスを下げることのない自動調光システムを低コストで実現することができる。

尚、本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能である。

以上のように、本発明の調光制御装置は、照度センサにフォトダイオードと、フォトダイオードの出力する電気信号を処理する信号処理回路とを内蔵しており、照度センサが周囲の明るさに応じたＰＷＭ信号を出力する。そのため、マイコンなどのＣＰＵを介することなく、本発明の照度センサとＰＷＭ信号によって制御可能な発光装置とを組み合わせるだけで、バックライト自動調光システム等の調光制御装置を構築することが可能となる。また本発明の調光制御装置に備えられている照度センサは、一般的なＰＷＭ信号を生成することができるため、ＰＷＭ信号によって制御可能な各種発光装置、例えば汎用ＬＥＤドライバや冷陰極管ドライバなどによって生じる照度の制御を行うことができる。

本発明における調光制御装置の実施の一形態を示すブロック図であり、照度センサの構成を示すブロック図である。 図１に示す照度センサを備える調光制御装置の実施の一形態を示すブロック図である。 本発明における調光制御装置の実施の一形態を示す波形図であり、図２のＰＷＭコントローラが生成するＰＷＭ信号の波形を示す波形図である。 本発明における調光制御装置の別の実施の一形態を示すブロック図であり、図１の照度センサの別の構成を示すブロック図である。 本発明における調光制御装置の実施の一形態を示すブロック図であり、図１の受光素子、Ｉ−Ｖアンプ、及びＡ／Ｄコンバータの構成を示すブロック図である。 本発明における調光制御装置の実施の一形態を示すブロック図であり、図５のＤ／Ａコンバータの構成を示すブロック図である。 本発明における調光制御装置の実施の一形態を示すグラフであり、図５のＩ−Ｖアンプ及びＤ／Ａコンバータの出力する波形を示すグラフである。 本発明における調光制御装置の実施の一形態を示すグラフであり、図１のＡ／Ｄコンバータが出力した照度データに対応するＰＷＭ出力のＤＵＴＹの値を示すグラフである。 本発明における調光制御装置の実施の一形態を示すテーブルであり、図１のレジスタ１１４に格納されるレジスタマップを示すテーブルである。 本発明における調光制御装置の実施の一形態を示す波形図であり、図９のＳＬＯＰＥレジスタによってＰＷＭ信号のＤＵＴＹが時間変化する様子を示す波形図である。 本発明における調光制御装置の実施の一形態を示すブロック図であり、図１のＰＷＭコントローラの構成を示すブロック図である。 本発明における調光制御装置の実施の一形態を示す波形図であり、図１１のＰＷＭコントローラによって生成されるＰＷＭ信号を示す波形図である。 本発明における調光制御装置の実施の一形態を示すブロック図であり、図２の汎用ＬＥＤドライバの構成を示すブロック図である。 本発明における調光制御装置の実施の一形態を示すブロック図であり、図２の汎用ＬＥＤドライバの別の構成を示すブロック図である。 従来の調光制御装置の構成を示すブロック図である。 従来の調光制御装置の別の構成を示すブロック図である。 従来の調光制御装置の別の構成を示すブロック図である。 従来の調光制御装置の別の構成を示すブロック図である。

符号の説明

１００ 調光制御装置
１００ａ 調光制御装置
１００ｂ 調光制御装置
１１０ 照度センサ
１１１ 受光素子（受光手段）
１１２ Ｉ−Ｖアンプ
１１３ Ａ／Ｄコンバータ（Ａ／Ｄ変換手段）
１１３ａ 照度レベルアップダウンカウンタ
１１３ｂ Ｄ／Ａコンバータ（Ｄ／Ａ変換手段）
１１４ レジスタ（デューティ比決定手段）
１１５ ＰＷＭコントローラ（ＰＷＭ信号出力手段）
１１５ａ ＰＷＭ値アップダウンカウンタ
１１５ｂ デジタルコンパレータ
１１５ｂ１ ＤＵＴＹ設定値入力端子
１１５ｂ２ ＤＵＴＹ現在値入力端子
１１５ｃ ＭＵＸ
１１５ｄ プログラマブルプリスケーラ
１１５ｅ 分周回路
１１５ｆ Ｄｅｌａｙ回路
１１５ｇ ＥＸＯＲ回路
１１７ シリアルインターフェース（レジスタ情報入力手段）
１１８ ＰＷＭ出力端子
１２０ ＣＰＵ（レジスタ情報出力手段）
１３０ 汎用ＬＥＤドライバ
１３０ａ コイル方式昇圧型ＬＥＤドライバ
１３０ｂ コイル方式昇圧型ＬＥＤドライバ
１３１ コイル方式昇圧部
１３２ ＰＷＭ変調端子
ＡＤＯ ＡＤＯレジスタ（照度レジスタ）
ＡＭＰ１ 対数圧縮アンプ（受光信号対数圧縮手段）
ＡＭＰ２ 対数圧縮アンプ（温度補償信号対数圧縮手段）
ＡＭＰ３ 加減算回路（電位差出力手段）
ＣＯＭＰ１ コンパレータ（アナログ信号比較手段）
ＤＵＴＹ０ ＤＵＴＹレジスタ
Ｉｒｅｆ 参照電流（温度補償手段）
ＬＥＤ１ 発光ダイオード
ＯＰＴ０〜ＯＰＴ１５ ＯＰＴレジスタ（デューティ比レジスタ）
ＰＤ１ フォトダイオード
ＳＬＯＰＥ ＳＬＯＰＥレジスタ（デューティ比変化速度調節レジスタ）

Claims (7)

1. 周囲の明るさに応じた電気信号を出力する受光手段と、
   上記受光手段が出力する電気信号をデジタル信号に変換するＡ／Ｄ変換手段と、
   上記Ａ／Ｄ変換手段が出力するデジタル信号を記憶する照度レジスタと上記照度レジスタの値に基づいて出力する上記デューティ比を記憶する複数のデューティ比レジスタとを含み、上記Ａ／Ｄ変換手段が出力するデジタル信号に基づき、ＰＷＭ信号のデューティ比を決定するデューティ比決定手段と、
   上記デューティ比決定手段が出力するデューティ比に基づいてＰＷＭ信号を出力するＰＷＭ信号出力手段とを備えていることを特徴とする照度センサ。
2. 上記受光手段と、上記Ａ／Ｄ変換手段と、上記デューティ比決定手段と、上記ＰＷＭ信号出力手段とが集積し、一つの半導体装置を構成していることを特徴とする請求項１に記載する照度センサ。
3. さらに上記受光手段と同一の温度特性を有する温度補償手段と、
   上記受光手段が出力する電気信号を対数圧縮し、電圧として出力する受光信号対数圧縮手段と、
   上記温度補償手段が出力する電気信号を対数圧縮し、電圧として出力する温度補償信号対数圧縮手段と、
   上記受光信号対数圧縮手段及び上記温度補償信号対数圧縮手段が出力する電位差をアナログ信号として出力する電位差出力手段と、
   上記Ａ／Ｄ変換手段に含まれ、上記Ａ／Ｄ変換手段によって出力されたデジタル信号をアナログ信号に再変換するＤ／Ａ変換手段と、
   上記電位差出力手段が出力するアナログ信号の大きさと、上記Ａ／Ｄ変換手段に含まれ、上記Ａ／Ｄ変換手段によって出力されたデジタル信号をアナログ信号に再変換するＤ／Ａ変換手段が出力するアナログ信号の大きさとの大小を比較し、上記それぞれのアナログ信号の大きさが等しくなるように上記Ａ／Ｄ変換手段が出力するデジタル信号の値を制御するためのデジタル信号制御信号を出力するアナログ信号比較手段とを備えており、
   上記Ａ／Ｄ変換手段は、上記デジタル信号制御信号に基づいて、出力するデジタル信号の値を増減することを特徴とする請求項１に記載する照度センサ。
4. 上記デューティ比決定手段がさらにレジスタ情報入力手段を備えており、
   上記レジスタ情報入力手段は、当該照度センサの外部に設けられたレジスタ情報出力手段から上記デューティ比レジスタに上記デューティ比を入力することを特徴とする請求項１に記載する照度センサ。
5. 上記デューティ比決定手段がさらにデューティ比変化速度調節レジスタを備えており、
   上記デューティ比変化速度調節レジスタは、上記デューティ比が増加する場合と、減少する場合とで異なった時間変化率を記憶し、
   上記ＰＷＭ信号出力手段は、上記デューティ比が増加または減少する場合に、それぞれ上記デューティ比変化速度調節レジスタが記憶している上記時間変化率に基づいて上記ＰＷＭ信号のデューティ比を時間変化させて出力することを特徴とする請求項１〜４のいずれか１項に記載する照度センサ。
6. 上記デューティ比の時間変化率が、１／４００以下に設定されていることを特徴とする請求項５に記載する照度センサ。
7. 請求項１〜６の何れか１項に記載する照度センサを備える調光制御装置。

Images