JP2008141009A - アモルファスカーボン膜、半導体装置、成膜方法、成膜装置及び記憶媒体 - Google Patents

アモルファスカーボン膜、半導体装置、成膜方法、成膜装置及び記憶媒体 Download PDF

Info

Publication number
JP2008141009A
JP2008141009A JP2006326172A JP2006326172A JP2008141009A JP 2008141009 A JP2008141009 A JP 2008141009A JP 2006326172 A JP2006326172 A JP 2006326172A JP 2006326172 A JP2006326172 A JP 2006326172A JP 2008141009 A JP2008141009 A JP 2008141009A
Authority
JP
Japan
Prior art keywords
film
amorphous carbon
gas
carbon film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006326172A
Other languages
English (en)
Other versions
JP5200371B2 (ja
Inventor
Yoshiyuki Kikuchi
良幸 菊地
Yasuo Kobayashi
保男 小林
Gohei Kawamura
剛平 川村
Toshihisa Nozawa
俊久 野沢
Hiroshi Ishikawa
拓 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006326172A priority Critical patent/JP5200371B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CNA2007800444354A priority patent/CN101548368A/zh
Priority to US12/516,862 priority patent/US20100032838A1/en
Priority to EP07832893A priority patent/EP2105953A4/en
Priority to PCT/JP2007/073228 priority patent/WO2008066173A1/ja
Priority to TW096145700A priority patent/TWI431691B/zh
Priority to KR1020097011467A priority patent/KR101198107B1/ko
Publication of JP2008141009A publication Critical patent/JP2008141009A/ja
Application granted granted Critical
Publication of JP5200371B2 publication Critical patent/JP5200371B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】比誘電率を低く抑えながら、弾性率が高く、また熱収縮率が小さいアモルファスカーボン膜及びその膜を備えた半導体装置、並びにアモルファスカーボン膜を成膜する技術を提供する。
【解決手段】成膜時にＳｉ（シリコン）の添加量を制御しながらアモルファスカーボン膜を成膜しているので、比誘電率を３．３以下の低い値に抑えながら、弾性率が高く、また熱収縮率の小さいアモルファスカーボン膜を得ることができる。従ってこのアモルファスカーボン膜を、半導体装置を構成する膜として用いた場合に膜剥がれなどの不具合が抑えられ、その結果、低誘電率であり、かつＣｕなどの金属に対するバリア性を有するといった利点を生かすことができる。
【選択図】図１０

Description

本発明は、例えば半導体装置に用いられるアモルファスカーボン膜及びこの膜を成膜する技術分野に関する。
半導体装置の製造工程において、例えばＣＦ膜（フッ素添加カーボン膜）やＳｉＣＯＨ膜（シリコン、酸素、炭素、水素を含む膜）のようなｌｏｗ−ｋと呼ばれる誘電率が低い材料からなる層間絶縁膜に凹部を形成し、その凹部にＣｕ（銅）からなる配線を形成するダマシン工程が行われており、このダマシン工程においてＣｕ配線と層間絶縁膜との間にはＣｕが層間絶縁膜に拡散することを抑えるバリア膜が形成されている。このバリア膜としては例えばシリコンを主体とする、例えばＳｉの原子比を５０％以上とするＳｉＣＮ（炭窒化シリコン）などが用いられてきた。ところで半導体装置の動作の高速化を図るために配線の導電性をさらに高めると共に、層間絶縁膜の低誘電率化が検討されてきたが、その他に前記バリア膜についても低誘電率化する必要性が高まってきた。
そこでＳｉＣＮに代わり炭素と水素を主体としたアモルファスカーボンにより構成される絶縁膜をバリア膜として用いることが検討されている。アモルファスカーボンは、Ｃｕなどの金属に対するバリア性が高く、また既述の層間絶縁膜を構成する各材料及びＣｕなどの金属との密着性が高いという利点もある。
ところで半導体装置の製造工程においては膜に対して応力が加わる場合があることから、膜の弾性率（モジュラス）は大きいことが望ましいが、アモルファスカーボンは弾性率が小さいという欠点がある。また、半導体装置は、それを構成する各種の膜及び配線が形成された後に大気雰囲気に暴露され、その後、例えばＮ2ガス雰囲気で例えば４００℃程度の温度でアニール処理される。しかしアモルファスカーボンは熱収縮率が大きいため、このアニールによってその膜厚は、例えば６％程度減少してしまうことがある。このようなことからバリア膜として用いられるアモルファスカーボン膜は製造工程時などに層間絶縁膜や配線金属から剥がれたり、配線を断線させたりするおそれがある。こうした事情からアモルファスカーボン膜は半導体装置に適用することが難しく、その利点を生かしきれないでいるのが実情である。
例えばアモルファスカーボンを既述のようにバリア膜として使用した場合、このように膜厚の減少率、いわゆる膜減りが大きいと、そのアモルファスカーボン膜は配線及び層間絶縁膜から剥がれてしまう結果として、Ｃｕ配線の導電性が低下してしまうおそれがある。
本発明の目的は、比誘電率を低く抑えながら、弾性率が高く、また熱収縮率が小さいアモルファスカーボン膜及びその膜を備えた半導体装置、並びにアモルファスカーボン膜を成膜する技術を提供することである。
本発明のアモルファスカーボン膜は、シリコンが添加されて成膜され、比誘電率が３.３以下であることを特徴とする。その膜は例えば多重結合を有する炭化水素ガスとシリコンを含むガスとをプラズマ化することにより成膜される。
また、本発明の半導体装置は、それらのアモルファスカーボン膜を備えたことを特徴とする。その半導体装置においてアモルファスカーボン膜は、例えば配線金属の構成元素が層間絶縁膜に拡散することを防止するためのバリア膜として用いられ、または例えば配線金属が埋め込まれた第１の層間絶縁膜と、この第１の層間絶縁膜の上に積層され、配線金属が埋め込まれた第２の層間絶縁膜との間に介在し、第１の層間絶縁膜に配線金属を埋め込むための凹部を形成するときのマスクとして用いられるものである。
本発明の成膜方法は、処理容器内の載置台に基板を載置する工程と、前記処理容器内にて、多重結合を有する炭化水素ガスと、シリコンを含むガスとを含むガスをプラズマ化して得たプラズマにより、前記基板にシリコンを含んだアモルファスカーボンからなる絶縁膜を形成する工程と、を含むことを特徴とする。前記炭化水素ガスは例えばブチンガスである。また前記炭化水素ガスは例えばアセチレンガスであり、前記処理容器内には、前記アセチレンガス及びシリコンを含むガスに加えて水素ガスを供給してもよい。前記成膜方法において前記絶縁膜形成中は、例えば処理容器内の圧力を５．３３Ｐａ〜９．３３Ｐａに維持する。またシリコンを含むガスとは、シラン、ジシラン、ジクロルシラン、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン等である。
本発明の成膜装置は、その内部に基板を載置する載置台を備えた処理容器と、この処理容器内を真空排気するための手段と、前記処理容器内に多重結合を有する炭化水素ガスを供給する第１のガス供給部と、前記処理容器内にシリコンを含むガスを供給する第２のガス供給部と、前記処理容器内にて、前記炭化水素ガス及びシリコンを含むガスをプラズマ化してそのプラズマにより前記基板上にシリコンを含んだアモルファスカーボンからなる絶縁膜を形成するためのプラズマ発生手段と、を備えたことを特徴とする。
また本発明の記憶媒体は、コンピュータ上で動作し、既述の成膜方法を実施するステップ群が組まれたプログラムが格納されたことを特徴とする。
本発明によれば成膜時にＳｉ（シリコン）の添加量を制御しながらアモルファスカーボン膜を成膜しているので、比誘電率を３．３以下の低い値に抑えながら、弾性率が高く、また熱収縮率の小さいアモルファスカーボン膜を得ることができる。従ってこのアモルファスカーボン膜を、半導体装置を構成する膜として用いた場合に膜剥がれなどの不具合が抑えられ、その結果、低誘電率であり、かつＣｕなどの金属に対するバリア性を有するといった利点を生かすことができる。
本発明のアモルファスカーボン膜を適用した半導体装置の実施の形態について図１に示す。この実施の形態の半導体装置は多層配線構造においてｎ層の配線回路部の層間絶縁膜と、（ｎ＋１）層の配線回路部の層間絶縁膜との間に介在するバリア膜として本発明のアモルファスカーボン膜を適用したものであり、図１では配線回路部を形成する工程についても示してある。
図１（ａ）はｎ層の配線回路部の一部を示し、１１は層間絶縁膜であり例えばＳｉＣＯＨ膜により構成されている。１２はＣｕ（銅）配線、１３は凹部内のバリアメタルである。なおバリアメタル１３としては、例えばＴａ（タンタル）とＴｉ（チタン）との積層膜などが用いられる。配線回路部を形成する工程について説明すると、先ず図１（ｂ）に示すように層間絶縁膜１１及び配線１２を被覆するように本発明のアモルファスカーボン膜１０が形成され、続いて図１（ｃ）に示すようにアモルファスカーボン膜１０上に例えばＳｉＣＯＨからなる層間絶縁膜１４が積層される。
層間絶縁膜１４には配線を形成するためのトレンチ１５ａと、ビア用のホール１５ｂとからなる凹部１５が形成され、この凹部１５には配線１２が露出する（図１（ｄ））。その後、凹部１５表面に例えばＴａとＴｉとの積層膜である導電性のバリアメタル１６を成膜し、続いてＣｕ金属１７を凹部１５に埋め込んだ後（図１（ｅ））、ＣＭＰ（Chemical Mechanical Polishing）により余分なＣｕ金属１７と層間絶縁膜１４表面のバリアメタル１６を除去し、配線１２と電気的に接続された配線１８を形成して、配線回路部１Ａが形成される（図１（ｆ））。
次いで、多重結合を有する炭化水素ガスとして２−ブチン（Ｃ4Ｈ6）とＳｉ2Ｈ6（ジシラン）とをプラズマ化させ、既述のアモルファスカーボン膜１０を成膜する本発明のプラズマ成膜装置２の実施形態について図２〜図４を参照しながら簡単に説明する。このプラズマ成膜装置２は、ラジアルラインスロットアンテナを用いてプラズマを発生させるＣＶＤ（Chemical Vapor Deposition）装置である。図中２０は例えば全体が筒体状に構成された処理容器（真空チャンバ）であり、この処理容器２０の側壁や底部は、導体例えばアルミニウム添加ステンレススチール等により構成され、内壁面には酸化アルミニウムよりなる保護膜が形成されている。
処理容器２０のほぼ中央には、基板例えばウエハＷを載置するための載置部である載置台２１が絶縁材２１ａを介して設けられている。この載置台２１は例えば窒化アルミニウム（ＡｌＮ）もしくは酸化アルミニウム（Ａｌ２Ｏ３）より構成され、内部には冷却媒体を通流させる冷却ジャケット２１ｂが設けられると共に、この冷却ジャケット２１ｂと併せて温調部を形成する図示しないヒータが設けられている。載置台２１の載置面は静電チャックとしてまたプラズマ発生用の下部電極としても構成されている。
前記処理容器２０の天井部は開放されており、この部分にはＯリング等のシール部材（図示せず）を介して、載置台２１と対向するように、例えば平面形状が略円形状に構成された、第１のガス供給部３が設けられている。このガス供給部３は例えば酸化アルミニウムにより構成され、載置台２１と対向する面にはガス供給孔３１の一端側と連通するガス流路３２が形成されており、このガス流路３２には第１のガス供給路３３の一端側が接続されている。一方、第１のガス供給路３３の他端側はプラズマ発生用のガス（プラズマガス）であるアルゴン（Ａｒ）ガスやクリプトン（Ｋｒ）ガスなどの供給源３４が接続されており、第１のガス供給路３３を介してガス流路３２に供給され、前記ガス供給孔３１を介して、第１のガス供給部３の下方側の空間に一様に供給される。
また前記処理容器２０は、載置台２１と第１のガス供給部３との間に、例えばこれらの間を区画するように、例えば平面形状が略円形状に構成された第２のガス供給部４を備えている。この第２のガス供給部４は例えばマグネシウム（Ｍｇ）を含んだアルミニウム合金やアルミニウム添加ステンレススチール等の導電体により構成され、載置台２１と対向する面には多数の第２のガス供給孔４１が形成されている。このガス供給部４の内部には、例えば図３に示すようにガス供給孔４１の一端側と連通する格子状のガス流路４２が形成されており、このガス流路４２には第２のガス供給路４３の一端側が接続されている。また第２のガス供給部４には、当該ガス供給部４を貫通するように、多数の開口部４４が形成されている。この開口部４４は、プラズマやプラズマ中の原料ガスを当該ガス供給部４の下方側の空間に通過させるためのものであり、例えば隣接するガス流路４２同士の間に形成されている。
ここで第２のガス供給部４は、第２のガス供給路４３を介して原料ガスである２−ブチンガスの供給源４５及びＳｉ2Ｈ6ガスの供給源３５と接続され、この２−ブチンガス及びＳｉ2Ｈ6（ジシラン）ガスは、第２のガス供給路４３を介してガス流路４２に順次通流していき、前記ガス供給孔４１を介して第２のガス供給部４の下方側の空間に一様に供給される。図中Ｖ１〜Ｖ４はバルブ、ＭＦＣ１〜ＭＦＣ３はＡｒガス、２−ブチンガス、Ｓｉ2Ｈ6ガスの処理容器２０内への供給量を夫々調整するための流量調整手段である。
前記第１のガス供給部３の上部側には、Ｏリング等のシール部材（図示せず）を介して、例えば酸化アルミニウムなどの誘電体により構成されたカバープレート２３が設けられ、このカバープレート２３の上部側には、当該カバープレート２３と密接するようにアンテナ部５が設けられている。このアンテナ部５は、図４に示すように、平面形状が円形の下面側が開口する扁平なアンテナ本体５１と、このアンテナ本体５１の前記下面側の開口部を塞ぐように設けられ、多数のスロットが形成された円板状の平面アンテナ部材（スロット板）５２とを備えており、これらアンテナ本体５１と平面アンテナ部材５２とは導体により構成され、扁平な中空の円形導波管を構成している。そして前記平面アンテナ部材５２の下面が前記カバープレート２３に接続されている。
また前記平面アンテナ部材５２とアンテナ本体５１との間には、例えば酸化アルミニウムや窒化ケイ素（Ｓｉ3Ｎ4）等の低損失誘電体材料により構成された遅相板５３が設けられている。この遅相板５３はマイクロ波の波長を短くして前記円形導波管内の管内波長を短くするためのものである。この実施の形態では、これらアンテナ本体５１、平面アンテナ部材５２、遅相板５３によりラジアルラインスロットアンテナが形成されている。
このように構成されたアンテナ部５は、前記平面アンテナ部材５２がカバープレート２３に密接するように図示しないシール部材を介して処理容器２０に装着されている。そしてこのアンテナ部５は同軸導波管５４を介して外部のマイクロ波発生手段５５と接続され、例えば周波数が２．４５ＧＨｚあるいは８．３ＧＨｚのマイクロ波が供給されるようになっている。この際、同軸導波管５４の外側の導波管５４Ａはアンテナ本体５１に接続され、中心導体５４Ｂは遅相板５３に形成された開口部を介して平面アンテナ部材５２に接続されている。
前記平面アンテナ部材５２は、例えば厚さ１ｍｍ程度の銅板からなり、図４に示すように例えば円偏波を発生させるための多数のスロット５６が形成されている。このスロット５６は略Ｔ字状に僅かに離間させて配置した一対のスロット５６ａ，５６ｂを１組として、周方向に沿って例えば同心円状や渦巻き状に形成されている。このようにスロット５６ａとスロット５６ｂとを相互に略直交するような関係で配列しているので、２つの直交する偏波成分を含む円偏波が放射されることになる。この際スロット対５６ａ，５６ｂを遅相板５３により圧縮されたマイクロ波の波長に対応した間隔で配列することにより、マイクロ波が平面アンテナ部材５２より略平面波として放射される。本発明では、マイクロ波発生手段５５、同軸導波管５４、アンテナ部５によりプラズマ発生手段が構成されている。
また処理容器２０の底部には排気管２４が接続されており、この排気管２４は圧力調整手段をなす圧力調整部２５を介して真空排気手段である真空ポンプ２６に接続され、処理容器２０内を所定の圧力まで真空引きできるようになっている。
ここで、上述のプラズマ成膜装置の、マイクロ波発生手段５５や高周波電源部２２への電力供給、プラズマガスや原料ガスを供給するためのバルブＶ１〜Ｖ３の開閉や、流量調整手段ＭＦＣ１〜ＭＦＣ３、圧力調整部２５等は図示しない制御手段により、所定の条件でＳｉを含んだアモルファスカーボン膜の成膜が行われるようにステップが組まれたプログラムに基づいて制御されるようになっている。またこの際、フレキシブルディスクやコンパクトディスク、フラッシュメモリ、ＭＯ（Magneto-Optical Disk）等の記憶媒体に前記マイクロ発生手段５５等の各手段の制御を行うためのステップが組まれたコンピュータプログラムを格納しておき、このコンピュータプログラムに基づいて所定の条件で処理を行うように各手段を制御させるようにしてもよい。
続いてこのプラズマ成膜装置２にて実施される成膜方法の一例について説明する。先ず図示しないゲートバルブを介して前記ウエハＷを搬入して載置台２１上に載置する。ウエハＷの表面には例えば図１（ａ）で示したようにｎ段目の配線回路構造が形成されている。続いて処理容器２０の内部を所定の圧力まで真空引きし、第１のガス供給路３３を介して第１のガス供給部３にマイクロ波により励起されるプラズマガス例えばＡｒガスを所定の流量例えば２８０ｓｃｃｍで供給する。一方第２のガス供給路４３を介して原料ガス供給部である第２のガス供給部４に成膜ガスである２−ブチンガスを所定の流量例えば２２０ｓｃｃｍで供給すると共に、成膜ガスであるＳｉ2Ｈ6ガスを例えば４．５ｓｃｃｍで供給する。そして処理容器２０内を例えば５．３３Ｐａ（４０ｍＴｏｒｒ）のプロセス圧力に維持し、載置台２１の表面温度を例えば３８０℃に設定する。
一方マイクロ波発生手段から２．４５ＧＨｚ，３０００Ｗの高周波（マイクロ波）を供給すると、このマイクロ波は、ＴＭモード或いはＴＥモード或いはＴＥＭモードで同軸導波管５４内を伝搬してアンテナ部５の平面アンテナ部材５２に到達し、同軸導波管の内部導体５４Ｂを介して、平面アンテナ部材５２の中心部から周縁領域に向けて放射状に伝搬される間に、スロット対５６ａ，５６ｂからマイクロ波がカバープレート２３、第１のガス供給部３を介して当該ガス供給部３の下方側の処理空間に向けて放出される。
ここでカバープレート２３と第１のガス供給部３はマイクロ波が透過可能な材質例えば酸化アルミニウムにより構成されているので、マイクロ波透過窓として作用し、マイクロ波はこれらを効率よく透過していく。このとき既述のようにスリット対５６ａ，５６ｂを配列したので、円偏波が平面アンテナ部材５２の平面に亘って均一に放出され、この下方の処理空間の電界密度が均一化される。そしてこのマイクロ波のエネルギーにより、広い処理空間の全域に亘って高密度で均一なプラズマが励起される。そしてこのプラズマは、第２のガス供給部４の開口部４４を介して当該ガス供給部４の下方側の処理空間に流れ込んで行き、当該ガス供給部４からこの処理空間に供給される２−ブチンガス及びＳｉ2Ｈ6ガスを活性化させて、つまりプラズマ化して活性種を形成する。
これら活性種がウエハＷに堆積して水素原子、炭素原子及びシリコン原子からなるアモルファスカーボン膜１０が形成される。こうしてアモルファスカーボン膜が成膜されたウエハＷは、図示しないゲートバルブを介して処理容器２０から搬出される。以上において、処理容器２０内にウエハＷを搬入し、所定の条件にて処理を行い、処理容器２０から搬出されるまでの一連の動作は、既述のように制御手段や記憶媒体に格納されるプログラムより各手段を制御することにより実行される。
上記の実施形態において形成される炭素と水素とを主体としたアモルファスカーボン膜１０は、膜中の炭素原子Ｃと水素原子Ｈの比が、０．８＜Ｈ／Ｃ＜１．２であり、より好ましくはこの値は０．９以上１．１以下である。成膜時にＳｉが適量例えば膜中のＳｉ原子比が１０％以下であり、より好ましくは５％以下添加されたアモルファスカーボン膜１０は、比誘電率は若干上昇するものの、その値は３．３以下であり、さらに成膜時のプロセス条件を合わせ込むことにより３．０以下を達成することができる。ここで従来のｌｏｗ−ｋバリア膜としては、シリコンを主体とするＳｉＣＮ、ＳｉＣＨ等が挙げられる。ＳｉＣＮ膜の比誘電率は５．０程度であり、またＳｉＣＨ膜はポーラス化することにより比誘電率は下げることが可能であるが、ポーラス化するとバリア機能が損なわれるため、実質的にバリア膜として機能するＳｉＣＨ膜は、比誘電率が３．５以上である。また後述の実施例に示されるように本発明によるアモルファスカーボン膜１０は、高い弾性率を持って成膜され、応力が加わっても膜剥がれが抑えられる。またＳｉの添加により、アモルファスカーボン膜１０の熱収縮が抑えられる。半導体装置の製造工程でアニール工程があるが、熱収縮率が小さいので膜減りの発生が抑えられ、膜剥がれが抑えられる。その結果、アモルファスカーボン膜１０の持つ低誘電率、Ｃｕなどの金属に対するバリア性といった利点を生かすことができる。
ところでＣＦ膜は比誘電率が２．２以下も可能であり層間絶縁膜として用いられることが有望視されていて、アモルファスカーボン膜はこのＣＦ膜との密着性が高く、ＣＦ膜を用いた半導体装置を実現化する上で有利である。
なお多重結合を有する炭化水素ガスとしては、上記のように２−ブチンガスを用いることが好ましいが、１−ブチンガスを用いて成膜を行ってもよい。またこれらブチンに限られず、Ｃ2Ｈ4（エチレン）ガスのような二重結合を有する炭化水素ガスやＣ2Ｈ2（アセチレン）ガス、Ｃ5Ｈ10（１−ペンチン、２−ペンチン）ガスのような三重結合を有する炭化水素ガスを用いて成膜を行ってもよい。なお前記アセチレンなどの三重結合を有するガスにより成膜を行う場合は、例えば前記成膜装置２において第２のガス供給路４３をさらに分岐させ、その分岐した端部はＨ2（水素）ガスが貯留されたガス供給源、アセチレンガスが貯留されたガス供給源に夫々接続されるように構成し、成膜時にこれらＨ2ガス、アセチレンガス及び既述のＳｉ2Ｈ6ガスを処理容器２０に供給する。
上述したアモルファスカーボン膜１０はＳｉが適量に添加されているが、Ｓｉ添加に加えて例えばＢ（ホウ素）、Ｎ（窒素）、Ｌｉ（リチウム）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｓ（硫黄）、アルミニウム（Ａｌ）等の１種または２種以上の元素を適量に添加したアモルファスカーボン膜であってもよく、この場合、機械的強度をより大きくできる利点がある。
上述の実施の形態では、アモルファスカーボン膜を銅配線のバリア膜として適用した例を挙げて、その製法等について述べたが、さらに本発明のアモルファスカーボン膜の他の適用例について以下に述べる。
（他の適用例１）
この例ではＣＦ膜からなる層間絶縁膜８０における銅配線１２の埋め込み用の凹部を形成するためのハードマスクとして本発明のアモルファスカーボン膜が用いられている。ハードマスクとは、エッチングを行うときにマスクとして機能し、デバイスに残っていても特性に影響のない膜であり、この例ではエッチング時にレジストマスクが消失した後にマスクの機能を維持するためのものとして使用される。この実施の形態をｎ（ｎは１以上の整数）番目の配線回路部の上に（ｎ＋１）番目の配線回路部を形成する場合を例にとって図５を参照しながら説明する。なお、図５において図１の配線回路部と同種の膜については同じ符号を付してあり、ＳｉＣＯＨ膜１１、１４の代わりにさらなる半導体装置の高速化を目指してＣＦ膜８０が用いられているが、上下２層の低誘電率膜はＣＦ膜とＳｉＣＯＨ膜の組合せであってもよいのはもちろんである。先ず、ｎ番目の配線回路部の上に既述のバリア膜としての下層アモルファスカーボン膜１０と、ＣＦ膜からなる層間絶縁膜８０と、本発明のアモルファスカーボン膜１０と、ＳｉＣＯＨ膜８１と、をこの順に積層する（図５（ａ））。なお、このＳｉＣＯＨ膜８１もハードマスクの役割を果たすものである。続いてＳｉＣＯＨ膜８１の上に図示しないレジストマスクを形成し、そのレジストマスクを用いてＳｉＣＯＨ膜８１を例えばハロゲン化物の活性種を含むプラズマによりエッチングして所定のパターンを有するＳｉＣＯＨ膜８１を得る（図５（ｂ））。
しかる後、ＳｉＣＯＨ膜８１及びアモルファスカーボン膜１０の表面にレジスト膜８２を成膜し、且つ前記所定のパターンよりも幅の狭いパターンを形成し（図５（ｃ））、そのレジストマスク８２を用いて先ずアモルファスカーボン膜１０をＣＦ系ガスのプラズマによりエッチングした後、レジストマスク８２を除去する（図５（ｄ））。続いてＣＦ膜８０を例えば酸素プラズマによりエッチングし、露出した下層のアモルファスカーボン膜１０は上層のアモルファスカーボン膜１０と共に、ＣＦ系ガスのプラズマによりエッチングする（図５（ｅ））。この際、下層のアモルファスカーボン膜１０はバリア膜であるので、その厚みは薄く、上層のアモルファスカーボン膜１０は僅かにエッチングされるに過ぎない。
そして、ＳｉＣＯＨ膜８１からなるマスクを用いて、上層のアモルファスカーボン膜１０をエッチングし、さらにＣＦ膜８０を途中までエッチングして、先のエッチングにより形成された凹部よりも幅の広い凹部を形成する（図５（ｆ））。なお、幅の狭い凹部１５ｂはビヤホールに相当し、幅の広い凹部１５ａは当該配線回路部の回路の配線埋め込み領域（トレンチ）に相当する。その後、凹部１５表面に例えばＴａとＴｉとの積層膜である導電性のバリアメタル１６を成膜し（図５（ｇ））、銅金属１７を凹部１５に埋め込んだ後（図５（ｈ））、ＣＭＰにより余分なＣｕ金属１７とＳｉＣＯＨ膜８１とアモルファスカーボン膜１０の全部あるいは一部を除去し、配線１２と電気的に接続された配線１８を形成して、（ｎ＋１）番目の配線回路部が形成される。
ここで既述の図５（ａ）の積層体の製造方法を実施するための半導体製造装置の一例について図６を参照しながら述べておく。図６中において９０はキャリアであり、９１は第１の搬送室であり、９２、９３はウエハを搬送するとき雰囲気を調整するロードロック室であり、９４は第２の搬送室であり、９５はアライメント室である。第１の搬送室９１は大気雰囲気とされており、第２の搬送室９４は真空雰囲気とされている。９６は第１の搬送手段であり、９７は第２の搬送手段である。また、第２の搬送室９４にはアモルファスカーボン膜１０を成膜するための既述の図２〜図４に示すプラズマ成膜装置２と、ＣＦ膜からなる層間絶縁膜８０を成膜するための成膜装置９８と、ＳｉＣＯＨ膜８１を成膜するための成膜装置９９と、ウエハを例えばＮ２ガス雰囲気で例えば４００℃程度の温度でアニール処理するためのアニール装置１００と、が気密に接続されている。なお、図６中のＧは、ロードロック室９２、９３と第１の搬送室９１または第２の搬送室９４との間、あるいは第２の搬送室９４と成膜装置２，９８，９９またはアニール装置１００との間を仕切るゲートバルブ（仕切り弁）である。また図６中のＧＴはドアである。
またこの半導体製造装置９には、図６に示すように例えばコンピュータからなる制御部１０１が設けられており、この制御部１０１はプログラム、メモリ、ＣＰＵからなるデータ処理部を備えており、前記プログラムには制御部１０１から半導体製造装置９の各部に制御信号を送り、後述の搬送順序を進行させるように命令（各ステップ）が組み込まれている。また、例えばメモリには各装置２，９８，９９，１００における処理圧力、処理温度、処理時間、ガス流量又は電力値等の処理パラメータの値が書き込まれており、ＣＰＵがプログラムの各命令を実行する際にこれらの処理パラメータを読み出し、そのパラメータ値に応じた制御信号がこの半導体製造装置９の各部位に送られることになる。このプログラム（処理パラメータの入力操作や表示に関するプログラムも含む）は、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）等の記憶部１０２に格納されて制御部１０１にインストールされる。
次にこの形態における半導体製造装置９の搬送経路について説明する。先ず、キャリア９０内のウエハは第１の搬送手段９６→ロードロック室９２（または９３）→第２の搬送手段９７→成膜装置２に搬送され、この成膜装置２でバリア膜として用いられる本発明のアモルファスカーボン膜１０の成膜が行われる。その後、このウエハは第２の搬送手段９７を介してアニール装置１００に搬送され、このアニール装置１００でウエハを例えば３００℃程度の温度でアニール処理する。このアニールによりアモルファスカーボン膜１０は成膜中に取り込まれた未結合種が除去されることとなる。しかる後、このウエハは第２の搬送手段９７を介して成膜装置９８に搬送され、この成膜装置９８でＣＦ膜からなる層間絶縁膜８０の成膜が行われる。その後、このウエハは第２の搬送手段９７を介して成膜装置２に搬送され、ＣＦ膜８０の上にハードマスクとして用いられる本発明のアモルファスカーボン膜１０の成膜が行われる。しかる後、このウエハは第２の搬送手段９７を介してアニール装置１００に搬送され、このアニール装置１００で上述と同様のアニール処理が行われる。しかる後、このウエハは第２の搬送手段９７を介して成膜装置９９に搬送されて、アモルファスカーボン膜１０の上にハードマスクとしてＳｉＣＯＨ膜８１の成膜が行われる。その後、このウエハは、第２の搬送手段９７→ロードロック室９２（または９３）→第１の搬送手段９６→キャリア９０内の経路で戻される。
ここでＣＦ膜８０を成膜する成膜装置９８、ＳｉＣＯＨ膜８１を成膜する成膜装置９９については、既述の図２〜図４に示すＣＶＤ装置を利用することができる。つまり成膜装置９８では、既述の図２〜図４に示すＣＶＤ装置において、第１のガス供給路３３にプラズマガス例えばＡｒガスの供給源が接続され、第２のガス供給路４３にＣ５Ｆ８ガスの供給源が接続される。また成膜装置９９では、既述の図２〜図４に示すＣＶＤ装置において、第１のガス供給路３３にプラズマガス例えばＡｒガスの供給源と酸素ガスの供給源とが接続され、第２のガス供給路４３にトリメチルシランガスの供給源が接続される。またアニール装置１００は、載置台とウエハを加熱するヒータとＮ２ガスを供給する手段とが処理容器の中に設けられている構成とすればよく、例えばウエハを２００℃〜４００℃に加熱して本発明のアモルファスカーボン膜１０に対してアニールが行われる。
（その他の適用例２）
また本発明のアモルファスカーボン膜は露光処理時に基板表面に照射される光の散乱を防ぐための反射防止膜として用いることができる。この形態について図７及び図８を参照しながら説明すると、先ず図７に示すように既述の図６に示す半導体製造装置９において、この例では基板の表面に比誘電率の低いＳｉＣＯＨ膜２００と、本発明のアモルファスカーボン膜１０とがこの順で成膜され（図７（ａ））、キャリア９０内にこれらの処理が終わったウエハが収納される。そしてこのキャリア９０は、搬送ロボット２０１によって塗布、現像装置２０２に搬送される。塗布、現像装置２０２では、先ずアモルファスカーボン膜１０の上に例えば化学増幅型のレジスト膜２０３が形成される（図７（ｂ））。次にレジスト膜２０３に対して露光処理が行われる（図７（ｃ））。ここでレジスト膜２０３が例えばネガ型ならば光の当たった部分が非溶解性となり、例えばポジ型レジスト膜２０３であれば光の当たった部分が溶解性となる。この例ではネガ型のレジスト膜２０３が用いられている。続いて、ネガ型レジスト膜２０３の上に現像液が塗布される。現像液を塗布した後、所定の時間その状態を保持させ、現像液に対して溶解性の部分２０４を溶解させる（図７（ｄ））。続いてアモルファスカーボン膜１０上の現像液を洗浄液で洗い流し（図７（ｅ））、乾燥させることで所定のレジストパターン２０５が得られる（図７（ｆ））。また図８に示すようにこの形態では半導体製造装置９、塗布、現像装置２０２及び搬送ロボット２０１は制御部３００により制御されるように構成されており、半導体製造装置９にて成膜処理されたウエハがキャリア９０内に戻された後、制御部３００から搬送ロボット２０１に制御信号が送られ、搬送ロボット２０１によって半導体製造装置９に載置されているキャリア９０を塗布、現像装置２０２に搬送するようになっている。
ここで本発明のアモルファスカーボン膜１０の反射率の測定結果について述べる。反射率の測定は、シリコンウエハ表面に３０ｎｍのアモルファスカーボン膜１０を成膜したサンプル１と、シリコンウエハ表面に１００ｎｍのアモルファスカーボン膜１０を成膜したサンプル２と、を用意し、これらサンプル１，２表面に対して１９３ｎｍのＡｒＦレーザー光と２４８ｎｍのＫｒＦレーザー光とを夫々照射して、各レーザー光におけるサンプル１，２の反射率を測定した。その測定結果を表１に示す。
Figure 2008141009
表１に示すようにＫｒＦレーザー光では、アモルファスカーボン膜１０の膜厚を厚くすると反射率が低くなるのに対して、ＡｒＦレーザー光ではアモルファスカーボン膜の膜厚を厚くすると反射率が高くなっていることが分かる。このようなことから低い反射率を得るにはアモルファスカーボン膜１０の膜厚を単に厚くするのではなく、アモルファスカーボン膜１０に照射する露光源によってアモルファスカーボン膜１０の膜厚を調整することが必要である。なお、反射率が１０％未満の膜であれば反射防止膜として十分機能することから本発明のアモルファスカーボン膜は反射防止膜として利用できることが理解される。またレジスト膜２０３の下層に反射防止膜として用いられる本発明のアモルファスカーボン膜１０は、既述のようにハードマスクとしての機能も兼ね備えているため、従来のようにこれら機能を持った各々の薄膜を積層する必要は無く、アモルファスカーボンの単膜でよい。このため、半導体装置製造上の工程の削減、スループットの向上を図ることができる。
（その他の適用例３）
さらに本発明のアモルファスカーボン膜はトランジスタが埋設されている絶縁層として、ＢＰＳＧ膜（Boron Phosphorous Silicate Glass）の代わりに用いることができる。このようにトランジスタが埋設されている絶縁層としてアモルファスカーボン膜を用いることでトランジスタの配線とゲート電極間に生じる寄生容量を低減させることができる。図９に本発明のアモルファスカーボンを絶縁層として適用したＣＭＯＳトランジスタを示しておく。図９中の２１０はｐ型シリコン層、２２０はｎウエル層、２３０はｐウエル層であり、２２１及び２２２は夫々ソース及びドレインをなすｐ＋型部分、２３１及び２３２は夫々ソース及びドレインをなすｎ＋型部分、２１１はゲート酸化膜、２１２はゲート電極、２１３はポリシリコン膜、２１４は引き出し電極、２１９は素子分離膜、１０は本発明のアモルファスカーボン膜である。また２１５は例えばタングステン（Ｗ）からなる配線であり、２１６はサイドウォールである。そしてアモルファスカーボン膜１０の上には、例えば銅からなる配線層２１７と電極２２０とが埋め込まれた層間絶縁膜２１８が一層積み上げられている。
（その他の適用例４）
さらにまた本発明のアモルファスカーボン膜は、層間絶縁膜であるＣＦ膜とハードマスクであるＳｉＣＯＨ膜との密着性を高めるための薄い例えば１０ｎｍ以下の密着膜（保護膜）として用いることができる。即ち、ＣＦ膜に上にＳｉＣＯＨ膜を成膜するときには例えばトリメチルシラン等の有機ソースの蒸気（ガス）と酸素ガスとをプラズマ化するので、このとき酸素の活性種がＣＦ膜中の炭素と反応して二酸化炭素（ＣＯ２）となって放出されてしまう。このためＣＦ膜の表面部の緻密性が悪くなって、結果としてＣＦ膜とＳｉＣＯＨ膜との密着性が悪くなってしまう。そこでＣＦ膜の上にＳｉＣＯＨ膜を成膜する前にアモルファスカーボン膜を成膜しておくことで、ＳｉＣＯＨ膜を成膜するときに用いられる酸素の活性種の膜中への進入がアモルファスカーボン膜によって抑えられるので、結果としてＣＦ膜とＳｉＣＯＨ膜との密着性が大きくなる。このようにアモルファスカーボン膜はＣＦ膜と酸素を含むプラズマにより成膜される膜との間に介在されることで、当該膜とＣＦ膜との密着性をとることができる。
（実施例１−１）
実施例１−１として上述の実施形態の成膜方法において２−ブチンの流量を１００ｓｃｃｍに設定すると共にＳｉ2Ｈ6の流量を、種々の値に設定し、ウエハにアモルファスカーボン膜を成膜した。そのアモルファスカーボン膜を大気に暴露し、その比誘電率（ｋ）及び膜厚を測定した後、常圧下Ｎ2（窒素）雰囲気で４００℃に加熱してアニール処理を行った。アニール処理後に再び膜厚を測定し、熱収縮率（アニール前の膜厚に対するアニール後の膜厚の収縮率）を算出した。図１０（ａ）はその結果を示したグラフであり、縦軸は比誘電率及び熱収縮率を、横軸は２−ブチンの流量に対するＳｉ2Ｈ6の流量の割合を夫々示している。
（実施例１−２）
実施例１−１と同様にアモルファスカーボン膜を成膜した後にアニールを行い、比誘電率と熱収縮率とを調べた。ただし実施例１−１とは異なり、Ｓｉ2Ｈ6の流量を４ｓｃｃｍに設定し、２−ブチンの流量を、処理を行うごとに変化させた。図１０（ｂ）はその結果を示したグラフである。
図１０（ａ）（ｂ）から２−ブチンガスの流量に対してＳｉ2Ｈ6ガスの流量が多くなるほど熱収縮率は小さくなるが、比誘電率は大きくなってしまい、熱収縮率と比誘電率とはトレードオフの関係になっている。２−ブチンガスの流量及びＳｉ2Ｈ6ガスの流量を夫々調節することでアモルファスカーボン膜の比誘電率と熱収縮率とを調節することができることが分かる。アモルファスカーボン膜の低誘電率である利点を得るには、比誘電率は３．３以下が好ましく、さらに好ましくは３．０以下であることが好ましく、この場合熱収縮率は３．０％とかなり小さい値が得られた。
（実施例１−３）
実施例１−１、１−２と同様にアモルファスカーボン膜をウエハに成膜した。このとき２−ブチンガスの流量とＳｉ2Ｈ6ガスの流量とを夫々変化させて、比誘電率（ｋ）及び熱収縮率が好ましい値になる各ガスの流量を調べた。図１１（ａ）はこのときに得られた各膜の比誘電率と各ガスの流量との値をグラフで示したものであり、図１１（ｂ）は各膜の熱収縮率と各ガスの流量との値をグラフで示したものである。評価の結果、２−ブチンガスの流量、Ｓｉ2Ｈ6ガスの流量が夫々２２０ｓｃｃｍ、４．５ｓｃｃｍであるときに比誘電率ｋが２．８８、熱収縮率が０．７％となり、最も好ましい値が得られた。
（実施例２）
実施例１−３で得られた、比誘電率ｋが２．８８、熱収縮率が０．７％であるアモルファスカーボン膜が成膜されたウエハに対して、ウエハ側から電圧を印加し、そのアモルファスカーボン膜の電流のリーク特性について調べた。図１２はその結果を表したグラフであり、横軸は電界の強度、縦軸はリーク電流の密度を夫々示している。電界の強度を上げてもリーク電流の密度の値は低く、得られたアモルファスカーボン膜が十分な絶縁性を有していることが示され、半導体装置の絶縁膜として使用できることが示された。
（実施例３）
既述の実施形態の成膜装置２を用いてウエハ上に下記の表２に示す４種類のアモルファスカーボン膜のサンプルを成膜した。表中Ｓｉ添加率とは成膜中に処理容器２０に供給される２−ブチンガスの流量に対するＳｉ2Ｈ6ガス流量の割合である。実施サンプル１は、実施例１−３で用いられた膜の中から最も好ましい特性が得られたアモルファスカーボン膜である。実施サンプル２は、実施例１−１で用いられた膜のうちの一つのアモルファスカーボン膜である。比較サンプル１及び比較サンプル２では成膜処理中にＳｉ2Ｈ6ガスの供給を行わず、２−ブチンガスのみによって成膜されたアモルファスカーボン膜である。また比較サンプル１、比較サンプル２については、処理容器２０内の圧力などのパラメータを夫々異なる値に設定して成膜が行われており、表２に示すように比誘電率及び熱収縮率性能が夫々異なっている。比較サンプル２は、Ｓｉを加えないという条件の下で比誘電率及び熱収縮率性能が好ましい値になるように各パラメータを調節して成膜されたものである。
Figure 2008141009
（考察）
さて実施例１から実施例３までのデータを整理すると、図１３のようになる。ここで得られたアモルファスカーボン膜の特性として、実用上大きな利点を有する、比誘電率が３．３以下で熱収縮率が２．０％以下のもののプロセス条件を探っている。図１３から明らかなように、これら特性を持つ膜は、２−ブチンガスの流量に対するＳｉ2Ｈ6の流量割合は、２％以上で４％以下の領域である。さらに好ましくは、Ｓｉ2Ｈ6の流量が３ｓｃｃｍより大きく５ｓｃｃｍより小さい領域である。なお、図１３中の破線の直線は２−ブチンガスの流量に対するＳｉ2Ｈ6の流量割合（％）である。
得られた実施サンプル及び比較サンプルの縦断面をＳＥＭにより撮像した。図１４（ａ）〜（ｄ）はその画像を模式的に示したものである。Ｓｉが含まれている実施サンプル１及び実施サンプル２では非結晶が等方成長しており、細かな粒界が均一に分布していた。それに対し、Ｓｉが含まれていない比較サンプル１においては非結晶が縦方向に柱状に異方成長しており、また比較サンプル２の断面においても表面付近に結晶の異方成長が観察された。結晶が異方成長すると、結晶間の隙間を通ってガスや電流が流れやすくなるが、結晶が等方成長すると、結晶間の隙間を通ってガスや電流が流れにくくなるため、電流のリークが抑えられ、膜の強度も高くなる。従って電流のリークを防止する性能及び膜の強度について各実施サンプルは各比較サンプルに比べて優れていると考えられる。なお各サンプルについてＸＲＤ（Ｘ線回折装置）で評価を行ったところ、これらのサンプルの膜はアモルファス化していることが示された。
（実施例４−１）
続いて実施例３で用いた各サンプルに対して膜強度及び弾性率の指標となるヤング率（Modulus）を測定した。この実施例４−１においてはシリコン基板上に各サンプルを成膜することで測定を行ったが、そのシリコン基板の影響を緩和するために各サンプルは、１０００ｎｍの膜厚を有するように成膜された。図１５は測定結果をグラフに表したものであり、グラフの縦軸はヤング率を表している。グラフの横軸は、膜の厚さに対する表面から測定ポイントまでの深さの割合を示している。グラフ中四角枠で囲っている数値は、前記深さの割合が１０％であるときの当該グラフより求められる各サンプルのヤング率であり、Ｓｉが含まれている実施サンプル１のヤング率については比較サンプル１よりも高く１２ＧＰａと好ましい値を示していた。また実施サンプル２については２７ＧＰａと、サンプル中最も高い値を示した。
（実施例４−２）
続いて実施例４−１と同様に各サンプルのアモルファスカーボン膜に対して膜強度の指標となる硬度（Hardness）を測定した。実施例４−１と同様にシリコン基板の影響を緩和するため各サンプルは、当該シリコン基板上に１０００ｎｍの膜厚を有するように成膜された。図１６は測定結果をグラフに表したものであり、グラフの縦軸は硬度を、横軸は図１５のグラフと同じように膜厚に対する測定位置の深さの割合を夫々示している。グラフ中四角枠で囲っている数値は、深さの割合が１０％であるときの当該グラフより求められる各サンプルの硬度であり、ヤング率が高い順にその硬度も高くなっていた。
実施例４−１，４−２よりＳｉを含んだ実施サンプル１，２のアモルファスカーボン膜のヤング率及び硬さは比較サンプル１よりも大きく、Ｓｉが添加されることにより弾性率及び膜強度を向上させることができることが分かる。またＳｉを多く含んだ実施サンプル２の膜のヤング率及び硬さはサンプル中最も高く、Ｓｉの量が増えるとこれらの値を高くすることができることが分かる。
（実施例５）
実施例５として実施サンプル１，２及び比較サンプル１の膜についてＦＴ−ＩＲ（フーリエ変換赤外分光光度計）装置を用いて、赤外線スペクトルを測定した。図１７（ａ）には実施サンプル１、２のスペクトルを、図１７（ｂ）には比較サンプル１のスペクトルを夫々示している。実施サンプル１、２については波数５００〜１０００ｃｍ-1の範囲において鎖線６１、６２で囲う領域に示されるようにＳｉとメチル基との結合を示すピークが出現している一方で、比較サンプル１のスペクトルにはこのようなピークは見られなかった。従って、このグラフから実施サンプル１，２の膜中においてはＣ（炭素）−Ｓｉ−Ｃのような結合が形成されている可能性が示され、前記結合により膜の強度が向上し、熱収縮率性能が改善されると考えられる。なお図１７（ａ）（ｂ）の波数３０００ｃｍ-1付近に見られるピークはＣ−Ｈ結合を示している。
ところで膜中に含まれるＳｉが水酸基と反応し、Ｓｉ−ＯＨ結合が形成されていれば波数３５００（ｃｍ-1）付近の点線で囲った領域６３にピークが出現するが、図１７（ａ）に示すように実施サンプル１，２においてそのようなピークは観察されなかった。従ってＳｉが膜中に添加されてもＳｉ−ＯＨ結合が形成され、それによって膜が吸湿することはなく、その吸湿により膜の強度が劣化したり、電流のリークが起こりやすくなったりすることはないといえる。
（実施例６）
実施例６として、予め複数のウエハの曲率を測定し、その後各ウエハに実施サンプル、比較サンプルの膜を成膜した。これらの成膜後の各ウエハについて成膜直後、成膜から１日経過後、成膜から７日経過後に夫々曲率を測定し、その測定値と成膜前に測定した測定値とから各サンプルの応力を算出した。また成膜から７日経過後のウエハを、Ｎ2雰囲気において４００℃でアニールし、そのアニール後のウエハについてもその曲率を測定して各サンプルの応力を算出した。図１８はこのように測定時毎における各サンプルの応力を示したグラフである。グラフの縦軸は各サンプルの応力の値を示しており、成膜前と、成膜後とでウエハの曲率の変化の差が小さいほどその応力の値は小さくなる。
図１８のグラフからアニール前においては時間の経過と共にその応力の値は上昇することが確認されるが、実施サンプル１の応力はサンプル中最も小さく、その経時変化も最も小さいことが分かる。また実施サンプル２の経時変化も小さかった。そしてアニール後は各サンプルにおいてウエハに加えられる応力は減少しているが、比較サンプル１，２については応力が大きく変化したのに対し、実施サンプル１，２における応力の変化はそれら比較サンプルに比べて抑えられていた。膜の応力及びその変化が小さければ、膜は安定であり、接触している他の膜に与える影響も小さくなる。従ってＳｉを添加して成膜したアモルファスカーボン膜は安定であり、アニール後においても接触する他の膜からの剥がれが起こりにくいということができ、本発明の効果が示された。
（実施例７）
続いて実施サンプル１、比較サンプル１についての膜中の組成を調べ、下記の表３に示した。これにより実施サンプル１にはＳｉ元素が含まれていること、比較サンプル１には同元素が含まれていないことが確認された。なお実施サンプル１中にＯが確認されているが、実施例５よりＳｉ-ＯＨ結合が確認されていないため、膜中において他に存在する結合にＯが含まれていると考えられる。
Figure 2008141009
（実施例８−１）
ウエハに図１９（ａ）に示すようなＳｉＣＮ膜７１、ＣＦｘ膜７２、上記の実施サンプル１と同様に成膜したアモルファスカーボン膜７３、ＳｉＣＯ膜７４を上に向けてこの順に積層させた。なおＳｉＣＮ膜７１、ＣＦｘ膜７２、アモルファスカーボン膜７３、ＳｉＣＯ膜７４の厚さは夫々６ｎｍ、１５０ｎｍ、２５ｎｍ、１００ｎｍである。このような積層膜の形成後、その縦断面をＳＥＭで撮像し、続いて実施例１−１と同様にアニール処理した。アニールの処理時間は１時間とした。アニール処理後、再び積層膜の縦断面をＳＥＭで撮像し、アニール前の画像と比較した。
図１９（ｂ）、（ｃ）はアニール前、アニール後のＳＥＭ画像を夫々模式的に示したものであり、これらのＳＥＭ画像からはアモルファスカーボン膜７３の熱収縮（膜減り）は観察されず、またアニール処理後において当該膜７３にはボイドの形成も起きていなかった。
（実施例８−２）
続いてウエハに対して図２０（ａ）で示すような積層膜を形成した。この積層膜はＳｉＣＯ膜７４の代わりにＣｕ膜７５が形成されていることを除いて実施例７−１の積層膜と同様に構成されている。Ｃｕ膜７５の膜厚は３０ｎｍである。この積層膜に対して実施例８−１と同様にアニール処理を行い、アニール処理前後の積層膜の縦断側面のＳＥＭ画像について、その変化を観察した。
図２０（ｂ）、（ｃ）はアニール前、アニール処理後のＳＥＭ画像を模式的に示したものである。これらのＳＥＭ画像からはアモルファスカーボン膜７３の熱収縮（膜減り）は観察されず、またアニール処理後においてボイドの形成も見られなかった。
実施例８−１及び８−２の結果からＳｉを加えたアモルファスカーボン膜は安定であり、アニールによる熱収縮が抑えられることが分かる。従って本発明の効果が示された。
（実施例９）
実施例９として既述の実施形態の成膜手順に従って複数のウエハにアモルファスカーボン膜の成膜を行った。ただし２−ブチンの流量を１００ｓｃｃｍ、処理容器２０内の圧力を２．６７Ｐａ（２０ｍＴｏｒｒ）に夫々設定し、Ｓｉ2Ｈ6ガスの流量をウエハごとに変化させて処理を行った。続いて処理容器２０内の圧力を５．３３Ｐａ（４０ｍＴｏｒｒ）に設定した他は同じ条件でＳｉ2Ｈ6ガスの流量をウエハごとに変化させて処理を行った。得られた膜については比誘電率を測定し、その後実施例１−１などと同様にアニールを行い、熱収縮率を測定した。
図２１はその測定結果を示したグラフであり、グラフの縦軸は比誘電率及び熱収縮率を示しており、横軸は２−ブチンガスの流量に対するＳｉ2Ｈ6ガスの流量の割合を示している。このグラフより、２−ブチンガスに対するＳｉ2Ｈ6ガスの供給量が同じ場合、圧力を高くすることで熱収縮率の割合を低下させることができることが分かる。またＳｉ2Ｈ6ガスの流量割合が３％以下の場合、圧力を高くすることで比誘電率も低下させることができることが分かる。ただし、成膜時に処理容器２０内の圧力が高いと膜の形成速度（Ｄ/Ｒ：デポレート）が遅くなり、例えばその圧力が１３．３Ｐａ（１００ｍＴｏｒｒ）の場合、Ｄ/Ｒは１０ｎｍ／ｍｉｎとなる。このようなことから成膜時には処理容器２０内の圧力を５．３３Ｐａ（４０ｍＴｏｒｒ）〜９．３３Ｐａ（７０ｍＴｏｒｒ）に制御することが好ましい。
本発明のアモルファスカーボン膜を含んだ一実施の形態である半導体装置の製造手順を示した工程図である。 前記アモルファスカーボン膜を成膜するための成膜装置の一例を示す縦断側面図である。 前記成膜装置に設けられるガス供給部の平面図である。 前記成膜装置に設けられるアンテナ部の斜視図である。 本発明のアモルファスカーボン膜を含んだ他の半導体装置の製造手順を示した工程図である。 前記半導体装置を製造するための半導体製造装置の一例を示す概略平面図である。 本発明のアモルファスカーボン膜を含んだ他の半導体装置の製造手順を示した工程図である。 本発明の実施の形態に係る半導体製造装置を含む基板処理システムの構成図である。 本発明のアモルファスカーボン膜を含んだ他の半導体装置の縦断側面図である。 前記膜の熱収縮率性能及び比誘電率と成膜ガスの流量との関係を調べた評価試験の結果を示すグラフである。 前記膜の熱収縮率性能及び比誘電率と成膜ガスの流量との関係を調べた評価試験の結果を示すグラフである。 前記膜に印可される電界の強度と、膜のリーク電流の密度との関係を示したグラフである。 本発明のアモルファスカーボン膜の特性を示す特性図である。 前記膜及びＳｉを含まないアモルファスカーボン膜の断面の模式図である。 上記の各膜のヤング率を測定した結果を示したグラフである。 上記の各膜の硬度を測定した結果を示したグラフである。 上記の各膜の赤外線スペクトルである。 上記の各膜の応力の測定結果を示したグラフである。 本発明のアモルファスカーボン膜のアニール前後の変化を示した断面図である。 本発明のアモルファスカーボン膜のアニール前後の変化を示した断面図である。 成膜時の圧力が熱収縮率性能及び比誘電率に及ぼす影響を調べた結果を示すグラフである。
符号の説明
１Ａ，１Ｂ 配線回路部
１０ アモルファスカーボン膜
２ プラズマ成膜装置
２０ 処理容器
２１ 載置台
３ 第１のガス供給部
４ 第２のガス供給部
５ アンテナ部

Claims (10)

  1. シリコンが添加されて成膜され、比誘電率が３．３以下であることを特徴とするアモルファスカーボン膜。
  2. 多重結合を有する炭化水素ガスとシリコンを含むガスとをプラズマ化することにより成膜されたことを特徴とする請求項１記載のアモルファスカーボン膜。
  3. 請求項１または２記載のアモルファスカーボン膜を備えたことを特徴とする半導体装置。
  4. アモルファスカーボン膜は、配線金属の構成元素が層間絶縁膜に拡散することを防止するためのバリア膜として用いられることを特徴とする請求項３記載の半導体装置。
  5. アモルファスカーボン膜は、配線金属が埋め込まれた第１の層間絶縁膜と、この第１の層間絶縁膜の上に積層され、配線金属が埋め込まれた第２の層間絶縁膜との間に介在し、第１の層間絶縁膜に配線金属を埋め込むための凹部を形成するときのマスクとして用いられたものであることを特徴とする請求項３記載の半導体装置。
  6. 処理容器内の載置台に基板を載置する工程と、
    前記処理容器内にて、多重結合を有する炭化水素ガスと、シリコンを含むガスとを含むガスをプラズマ化して得たプラズマにより、前記基板にシリコンを含んだアモルファスカーボンからなる絶縁膜を形成する工程と、を含むことを特徴とする成膜方法。
  7. 前記炭化水素ガスはブチンガスであることを特徴とする請求項６記載の成膜方法。
  8. 前記絶縁膜形成中は、処理容器内の圧力を５．３３Ｐａ〜９．３３Ｐａに維持することを特徴とする請求項６または７記載の成膜方法。
  9. その内部に基板を載置する載置台を備えた処理容器と、
    この処理容器内を真空排気するための手段と、
    前記処理容器内に多重結合を有する炭化水素ガスを供給する第１のガス供給部と、
    前記処理容器内にシリコンを含むガスを供給する第２のガス供給部と、
    前記処理容器内にて、前記炭化水素ガス及びシリコンを含むガスをプラズマ化してそのプラズマにより前記基板上にシリコンを含んだアモルファスカーボンからなる絶縁膜を形成するためのプラズマ発生手段と、を備えたことを特徴とする成膜装置。
  10. コンピュータ上で動作し、請求項６ないし８のいずれか一に記載の成膜方法を実施するステップ群が組まれたプログラムが格納されたことを特徴とする記憶媒体。
JP2006326172A 2006-12-01 2006-12-01 成膜方法、半導体装置及び記憶媒体 Expired - Fee Related JP5200371B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006326172A JP5200371B2 (ja) 2006-12-01 2006-12-01 成膜方法、半導体装置及び記憶媒体
US12/516,862 US20100032838A1 (en) 2006-12-01 2007-11-30 Amorphous carbon film, semiconductor device, film forming method, film forming apparatus and storage medium
EP07832893A EP2105953A4 (en) 2006-12-01 2007-11-30 AMORPHER CARBON FILM, SEMICONDUCTOR ELEMENT, FILM-FORMING METHOD, FILM-EDGING DEVICE AND STORAGE MEDIUM
PCT/JP2007/073228 WO2008066173A1 (fr) 2006-12-01 2007-11-30 Film de carbone amorphe, dispositif semi-conducteur, procédé de formation de film, appareil de formation de film et support de stockage
CNA2007800444354A CN101548368A (zh) 2006-12-01 2007-11-30 非晶碳膜、半导体装置、成膜方法、成膜装置和存储介质
TW096145700A TWI431691B (zh) 2006-12-01 2007-11-30 A semiconductor device, a film forming method, a film forming apparatus, and a memory medium
KR1020097011467A KR101198107B1 (ko) 2006-12-01 2007-11-30 비결정 탄소막, 반도체 장치, 성막 방법, 성막 장치 및 기억 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006326172A JP5200371B2 (ja) 2006-12-01 2006-12-01 成膜方法、半導体装置及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2008141009A true JP2008141009A (ja) 2008-06-19
JP5200371B2 JP5200371B2 (ja) 2013-06-05

Family

ID=39467959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006326172A Expired - Fee Related JP5200371B2 (ja) 2006-12-01 2006-12-01 成膜方法、半導体装置及び記憶媒体

Country Status (7)

Country Link
US (1) US20100032838A1 (ja)
EP (1) EP2105953A4 (ja)
JP (1) JP5200371B2 (ja)
KR (1) KR101198107B1 (ja)
CN (1) CN101548368A (ja)
TW (1) TWI431691B (ja)
WO (1) WO2008066173A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010024037A1 (ja) * 2008-08-28 2010-03-04 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、アモルファスカーボンナイトライド膜、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
WO2011037090A1 (ja) * 2009-09-24 2011-03-31 東京エレクトロン株式会社 金属酸化膜の成膜方法、酸化マンガン膜の成膜方法及びコンピュータ読み取り可能な記憶媒体
JP2012212706A (ja) * 2011-03-30 2012-11-01 Tohoku Univ 半導体装置及びその製法において用いられるアモルファスカーボン膜の製造法
WO2013005726A1 (ja) * 2011-07-01 2013-01-10 太陽化学工業株式会社 プライマー組成物、該組成物から成るプライマー層を含む構造体、及び該構造体の製造方法
WO2014148479A1 (ja) * 2013-03-19 2014-09-25 太陽化学工業株式会社 防汚用の非晶質炭素膜を備える構造体及び防汚用の非晶質炭素膜の形成方法
WO2014163038A1 (ja) * 2013-04-02 2014-10-09 太陽化学工業株式会社 導電部を有しケイ素を含有する非晶質炭素膜を備える構造体及びその製造方法
KR20150037641A (ko) * 2013-09-30 2015-04-08 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
JP2017188572A (ja) * 2016-04-06 2017-10-12 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
US11837441B2 (en) 2019-05-29 2023-12-05 Lam Research Corporation Depositing a carbon hardmask by high power pulsed low frequency RF

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
JP5067432B2 (ja) * 2010-02-15 2012-11-07 東京エレクトロン株式会社 塗布、現像装置、現像方法及び記憶媒体
JP2011181672A (ja) * 2010-03-01 2011-09-15 Taiyo Nippon Sanso Corp 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US8399366B1 (en) 2011-08-25 2013-03-19 Tokyo Electron Limited Method of depositing highly conformal amorphous carbon films over raised features
WO2013099300A1 (ja) * 2011-12-28 2013-07-04 国立大学法人東北大学 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
US20130221535A1 (en) * 2012-02-24 2013-08-29 Xiaolong Ma Diffusion Barrier Layer, Metal Interconnect Arrangement and Method of Manufacturing the Same
US10418243B2 (en) * 2015-10-09 2019-09-17 Applied Materials, Inc. Ultra-high modulus and etch selectivity boron-carbon hardmask films
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
CN117936417A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US20190368040A1 (en) * 2018-06-01 2019-12-05 Asm Ip Holding B.V. Infiltration apparatus and methods of infiltrating an infiltrateable material
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07242493A (ja) * 1993-01-07 1995-09-19 Internatl Business Mach Corp <Ibm> 基板上にダイアモンド状カーボン・フィルムを付着する方法
JP2003203852A (ja) * 2002-01-09 2003-07-18 Mitsubishi Electric Corp アライメントマーク構造およびその製造方法、アライメントマーク検出方法
JP2005045053A (ja) * 2003-07-23 2005-02-17 Elpida Memory Inc 半導体装置の製造方法
JP2005187318A (ja) * 2003-12-04 2005-07-14 Toyota Central Res & Dev Lab Inc 非晶質炭素、非晶質炭素被膜部材および非晶質炭素膜の成膜方法
JP2006245578A (ja) * 2005-02-28 2006-09-14 Hynix Semiconductor Inc 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
TW366367B (en) * 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
JP2002164330A (ja) * 2000-07-24 2002-06-07 Canon Inc 遮光膜で被覆された透過窓を有するプラズマ処理装置
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US8394196B2 (en) * 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07242493A (ja) * 1993-01-07 1995-09-19 Internatl Business Mach Corp <Ibm> 基板上にダイアモンド状カーボン・フィルムを付着する方法
JP2003203852A (ja) * 2002-01-09 2003-07-18 Mitsubishi Electric Corp アライメントマーク構造およびその製造方法、アライメントマーク検出方法
JP2005045053A (ja) * 2003-07-23 2005-02-17 Elpida Memory Inc 半導体装置の製造方法
JP2005187318A (ja) * 2003-12-04 2005-07-14 Toyota Central Res & Dev Lab Inc 非晶質炭素、非晶質炭素被膜部材および非晶質炭素膜の成膜方法
JP2006245578A (ja) * 2005-02-28 2006-09-14 Hynix Semiconductor Inc 半導体装置の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010053397A (ja) * 2008-08-28 2010-03-11 Tokyo Electron Ltd アモルファスカーボンナイトライド膜の形成方法、アモルファスカーボンナイトライド膜、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
WO2010024037A1 (ja) * 2008-08-28 2010-03-04 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、アモルファスカーボンナイトライド膜、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
US8741396B2 (en) 2008-08-28 2014-06-03 Tokyo Electron Limited Method for forming amorphous carbon nitride film, amorphous carbon nitride film, multilayer resist film, method for manufacturing semiconductor device, and storage medium in which control program is stored
KR101449216B1 (ko) 2009-09-24 2014-10-08 도쿄엘렉트론가부시키가이샤 금속 산화막의 성막 방법, 산화 망간막의 성막 방법 및 컴퓨터 판독 가능한 기억 매체
WO2011037090A1 (ja) * 2009-09-24 2011-03-31 東京エレクトロン株式会社 金属酸化膜の成膜方法、酸化マンガン膜の成膜方法及びコンピュータ読み取り可能な記憶媒体
JP2011071210A (ja) * 2009-09-24 2011-04-07 Tokyo Electron Ltd 金属酸化膜の成膜方法、酸化マンガン膜の成膜方法及びコンピュータ読み取り可能な記憶媒体
JP2012212706A (ja) * 2011-03-30 2012-11-01 Tohoku Univ 半導体装置及びその製法において用いられるアモルファスカーボン膜の製造法
JPWO2013005726A1 (ja) * 2011-07-01 2015-02-23 太陽化学工業株式会社 プライマー組成物、該組成物から成るプライマー層を含む構造体、及び該構造体の製造方法
WO2013005726A1 (ja) * 2011-07-01 2013-01-10 太陽化学工業株式会社 プライマー組成物、該組成物から成るプライマー層を含む構造体、及び該構造体の製造方法
KR101553934B1 (ko) * 2011-07-01 2015-09-17 타이요 유덴 케미컬 테크놀로지 가부시키가이샤 프라이머 조성물, 해당 조성물로 이루어지는 프라이머층을 포함하는 구조체, 및 해당 구조체의 제조 방법
WO2014148479A1 (ja) * 2013-03-19 2014-09-25 太陽化学工業株式会社 防汚用の非晶質炭素膜を備える構造体及び防汚用の非晶質炭素膜の形成方法
WO2014163038A1 (ja) * 2013-04-02 2014-10-09 太陽化学工業株式会社 導電部を有しケイ素を含有する非晶質炭素膜を備える構造体及びその製造方法
JPWO2014163038A1 (ja) * 2013-04-02 2017-02-16 太陽誘電ケミカルテクノロジー株式会社 導電部を有しケイ素を含有する非晶質炭素膜を備える構造体及びその製造方法
KR20150037641A (ko) * 2013-09-30 2015-04-08 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
JP2015070270A (ja) * 2013-09-30 2015-04-13 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 硫黄ドープ炭素ハードマスク
KR102375870B1 (ko) * 2013-09-30 2022-03-16 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
KR20220035900A (ko) * 2013-09-30 2022-03-22 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
KR102525779B1 (ko) * 2013-09-30 2023-04-25 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
JP2017188572A (ja) * 2016-04-06 2017-10-12 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
US11837441B2 (en) 2019-05-29 2023-12-05 Lam Research Corporation Depositing a carbon hardmask by high power pulsed low frequency RF

Also Published As

Publication number Publication date
KR20090087466A (ko) 2009-08-17
TWI431691B (zh) 2014-03-21
TW200832552A (en) 2008-08-01
EP2105953A4 (en) 2011-12-14
JP5200371B2 (ja) 2013-06-05
WO2008066173A1 (fr) 2008-06-05
US20100032838A1 (en) 2010-02-11
EP2105953A1 (en) 2009-09-30
KR101198107B1 (ko) 2012-11-12
CN101548368A (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
JP5200371B2 (ja) 成膜方法、半導体装置及び記憶媒体
JP5119609B2 (ja) 成膜方法、成膜装置及び記憶媒体、並びに半導体装置
US8017519B2 (en) Semiconductor device and manufacturing method thereof
US7200460B2 (en) Method of depositing low dielectric constant silicon carbide layers
EP1176226B1 (en) Method of deposition of silicon carbide film in integrated circuit fabrication
CN101647110B (zh) 半导体器件及其制造方法
US20040166680A1 (en) Method of manufacturing semiconductor device
US6777171B2 (en) Fluorine-containing layers for damascene structures
JP2009016672A (ja) 半導体装置の製造方法、半導体装置、半導体製造装置及び記憶媒体。
TW557478B (en) Semiconductor device and manufacturing method thereof
US6472333B2 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
CN106463456B (zh) 用于形成互连结构的钝化保护的方法
JP5082411B2 (ja) 成膜方法
JP5194393B2 (ja) 半導体装置の製造方法
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
WO2007116758A1 (ja) 半導体装置及び半導体装置の製造方法
US20230395391A1 (en) Ruthenium carbide for dram capacitor mold patterning
JP2023058373A (ja) 成膜方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Ref document number: 5200371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees