JP2008135925A - キャリブレーション回路 - Google Patents
キャリブレーション回路 Download PDFInfo
- Publication number
- JP2008135925A JP2008135925A JP2006319937A JP2006319937A JP2008135925A JP 2008135925 A JP2008135925 A JP 2008135925A JP 2006319937 A JP2006319937 A JP 2006319937A JP 2006319937 A JP2006319937 A JP 2006319937A JP 2008135925 A JP2008135925 A JP 2008135925A
- Authority
- JP
- Japan
- Prior art keywords
- calibration
- circuit
- replica
- buffer
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 151
- 230000004044 response Effects 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims 1
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 abstract description 19
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 abstract description 19
- 102100031102 C-C motif chemokine 4 Human genes 0.000 abstract description 18
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】出力バッファを構成するプルアップ回路と実質的に同じ回路構成を有する第1のレプリカバッファ110と、出力バッファを構成するプルダウンと実質的に同じ回路構成を有する第2のレプリカバッファ130とを備える。第1のキャリブレーションコマンドZQCSが発行されると、制御信号ACT1,ACT2の両方を活性化させることにより、第1及び第2のレプリカバッファ110,130に対するキャリブレーション動作を同時に行う。第2のキャリブレーションコマンドZQCLが発行されると、制御信号ACT1,ACT2を交互に活性化させることにより、第1及び第2のレプリカバッファ110,130に対するキャリブレーション動作を交互に行う。
【選択図】図1
Description
110,120,130 レプリカバッファ
111〜115,211p〜215p PチャンネルMOSトランジスタ
119,139,171,172,218,219 抵抗
131〜135,211n〜215n NチャンネルMOSトランジスタ
141,142 カウンタ
151,152 コンパレータ
160 制御信号生成回路
161 分周回路
162,163,301〜305 OR回路
164,165,311〜315 AND回路
200 半導体装置
210 出力バッファ
220 入力バッファ
230 前段回路
240 出力制御回路
Claims (7)
- 出力バッファを構成するプルアップ回路及びプルダウン回路の一方と実質的に同じ回路構成を有する第1のレプリカバッファと、前記プルアップ回路及び前記プルダウン回路の他方と実質的に同じ回路構成を有する第2のレプリカバッファとを備えるキャリブレーション回路であって、
前記第1及び第2のレプリカバッファに対するキャリブレーション動作を、第1のキャリブレーションコマンドに応答して同時に行うことを特徴とするキャリブレーション回路。 - 前記第2のレプリカバッファに対するキャリブレーション動作は、前記第1のレプリカバッファの直前のインピーダンスに基づいて行うことを特徴とする請求項1に記載のキャリブレーション回路。
- 第2のキャリブレーションコマンドに応答して、前記第1のレプリカバッファに対するキャリブレーション動作を行った後、前記第2のレプリカバッファに対するキャリブレーション動作を行うことを特徴とする請求項1又は2に記載のキャリブレーション回路。
- 前記第1のキャリブレーションコマンドにより指定されるキャリブレーション期間は、前記第2のキャリブレーションコマンドにより指定されるキャリブレーション期間よりも短いことを特徴とする請求項3に記載のキャリブレーション回路。
- 前記第1及び第2のレプリカバッファのインピーダンスを調整するカウンタをさらに備え、前記カウンタは外部クロックよりも周波数の低い内部クロックに同期した動作を行うことを特徴とする請求項1乃至4のいずれか一項のキャリブレーション回路。
- 前記第1のレプリカバッファと実質的に同じ回路構成を有し、且つ、前記第1のレプリカバッファと実質的に同じインピーダンスに設定される第3のレプリカバッファをさらに備え、
前記第1のレプリカバッファに対するキャリブレーション動作は、前記第1のレプリカバッファと外部抵抗との間の電位に基づいて行い、前記第2のレプリカバッファに対するキャリブレーション動作は、前記第2のレプリカバッファと前記第3のレプリカバッファとの間の電位に基づいて行うことを特徴とする請求項1乃至5のいずれか一項のキャリブレーション回路。 - 出力バッファを構成するプルアップ回路及びプルダウン回路の一方と実質的に同じ回路構成を有する第1のレプリカバッファと、前記プルアップ回路及び前記プルダウン回路の他方と実質的に同じ回路構成を有する第2のレプリカバッファとを備えるキャリブレーション回路であって、
第1のキャリブレーションコマンドに応答して、前記第1及び第2のレプリカバッファに対するキャリブレーション動作を同時に行い、第2のキャリブレーションコマンドに応答して、前記第1及び第2のレプリカバッファに対するキャリブレーション動作を交互に行うことを特徴とするキャリブレーション回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319937A JP4282713B2 (ja) | 2006-11-28 | 2006-11-28 | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 |
US11/928,459 US7986150B2 (en) | 2006-11-28 | 2007-10-30 | Calibration circuit |
TW096142444A TW200837757A (en) | 2006-11-28 | 2007-11-09 | Calibration circuit |
CN2007101934634A CN101192823B (zh) | 2006-11-28 | 2007-11-27 | 校准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319937A JP4282713B2 (ja) | 2006-11-28 | 2006-11-28 | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008135925A true JP2008135925A (ja) | 2008-06-12 |
JP4282713B2 JP4282713B2 (ja) | 2009-06-24 |
Family
ID=39463002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006319937A Active JP4282713B2 (ja) | 2006-11-28 | 2006-11-28 | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7986150B2 (ja) |
JP (1) | JP4282713B2 (ja) |
CN (1) | CN101192823B (ja) |
TW (1) | TW200837757A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011081893A (ja) * | 2009-09-11 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びこれを備えるデータ処理システム |
JP2012049838A (ja) * | 2010-08-27 | 2012-03-08 | Elpida Memory Inc | 半導体装置およびその特性調整方法 |
US8483986B2 (en) | 2009-11-05 | 2013-07-09 | Elpida Memory, Inc. | Semiconductor device, system with semiconductor device, and calibration method |
US9076532B2 (en) | 2013-03-14 | 2015-07-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of testing the same |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4916699B2 (ja) * | 2005-10-25 | 2012-04-18 | エルピーダメモリ株式会社 | Zqキャリブレーション回路及びこれを備えた半導体装置 |
KR20120005343A (ko) * | 2010-07-08 | 2012-01-16 | 주식회사 하이닉스반도체 | 집적회로 |
JP2013090100A (ja) | 2011-10-17 | 2013-05-13 | Elpida Memory Inc | 半導体装置 |
US9531382B1 (en) | 2015-09-01 | 2016-12-27 | Sandisk Technologies Llc | Search for impedance calibration |
CN105353245B (zh) * | 2015-11-16 | 2018-05-18 | 西安紫光国芯半导体有限公司 | 一种基于zq管脚的dram ddr校准电路及方法 |
US10692560B2 (en) * | 2018-06-06 | 2020-06-23 | Intel Corporation | Periodic calibrations during memory device self refresh |
CN115599196A (zh) * | 2021-07-09 | 2023-01-13 | 长鑫存储技术有限公司(Cn) | 使能控制电路以及半导体存储器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920518A (en) * | 1997-02-11 | 1999-07-06 | Micron Technology, Inc. | Synchronous clock generator including delay-locked loop |
JPH1127132A (ja) | 1997-07-01 | 1999-01-29 | Hitachi Ltd | インピーダンスマッチング回路および半導体記憶装置 |
KR100258361B1 (ko) | 1997-11-21 | 2000-06-01 | 김영환 | 출력 데이터 보정장치를 가지는 고속 디램 시스템 |
US6064224A (en) | 1998-07-31 | 2000-05-16 | Hewlett--Packard Company | Calibration sharing for CMOS output driver |
US6177810B1 (en) * | 1998-12-17 | 2001-01-23 | Siemens Aktiengesellschaft | Adjustable strength driver circuit and method of adjustment |
JP2002152032A (ja) | 2000-11-16 | 2002-05-24 | Hitachi Ltd | 出力回路および半導体集積回路 |
JP3626452B2 (ja) | 2001-12-27 | 2005-03-09 | 株式会社東芝 | 半導体装置 |
JP3807351B2 (ja) | 2002-06-21 | 2006-08-09 | 日本電気株式会社 | 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路 |
JP4290537B2 (ja) | 2003-11-26 | 2009-07-08 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4159553B2 (ja) | 2005-01-19 | 2008-10-01 | エルピーダメモリ株式会社 | 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 |
JP4916699B2 (ja) * | 2005-10-25 | 2012-04-18 | エルピーダメモリ株式会社 | Zqキャリブレーション回路及びこれを備えた半導体装置 |
-
2006
- 2006-11-28 JP JP2006319937A patent/JP4282713B2/ja active Active
-
2007
- 2007-10-30 US US11/928,459 patent/US7986150B2/en active Active
- 2007-11-09 TW TW096142444A patent/TW200837757A/zh unknown
- 2007-11-27 CN CN2007101934634A patent/CN101192823B/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011081893A (ja) * | 2009-09-11 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びこれを備えるデータ処理システム |
US8483986B2 (en) | 2009-11-05 | 2013-07-09 | Elpida Memory, Inc. | Semiconductor device, system with semiconductor device, and calibration method |
JP2012049838A (ja) * | 2010-08-27 | 2012-03-08 | Elpida Memory Inc | 半導体装置およびその特性調整方法 |
US8710861B2 (en) | 2010-08-27 | 2014-04-29 | Elpida Memory, Inc. | Semiconductor device and method of adjusting characteristic thereof |
US9076532B2 (en) | 2013-03-14 | 2015-07-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of testing the same |
Also Published As
Publication number | Publication date |
---|---|
US7986150B2 (en) | 2011-07-26 |
TW200837757A (en) | 2008-09-16 |
JP4282713B2 (ja) | 2009-06-24 |
CN101192823A (zh) | 2008-06-04 |
CN101192823B (zh) | 2012-09-19 |
US20080122450A1 (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4205741B2 (ja) | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 | |
JP4282713B2 (ja) | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 | |
JP4920512B2 (ja) | キャリブレーション回路及びこれを備える半導体装置、並びに、データ処理システム | |
JP4916699B2 (ja) | Zqキャリブレーション回路及びこれを備えた半導体装置 | |
US8553471B2 (en) | Data output buffer and memory device | |
JP4205744B2 (ja) | キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法 | |
JP4159553B2 (ja) | 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 | |
KR100744039B1 (ko) | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 | |
KR100879747B1 (ko) | 데이터 입출력드라이버의 임피던스를 조정할 수 있는반도체 장치 | |
JP3670563B2 (ja) | 半導体装置 | |
JP3640800B2 (ja) | 半導体装置 | |
JP4939327B2 (ja) | キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール | |
JP6084764B2 (ja) | 半導体装置 | |
US8278973B2 (en) | Impedance control circuit and semiconductor device including the same | |
US9018973B2 (en) | Semiconductor device | |
JP2008060679A (ja) | 半導体装置の出力回路調整方法 | |
JP2011182378A (ja) | 半導体装置及びこれを搭載する回路基板 | |
CN116959542A (zh) | 校准电路、存储器及校准方法 | |
US6653882B2 (en) | Output drivers for IC | |
JP4618602B2 (ja) | 半導体装置 | |
KR20120098091A (ko) | 온 다이 터미네이션 장치 및 코드 생성 방법 | |
JP2015043620A (ja) | 半導体装置においてオンダイターミネーションを提供するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4282713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |