KR100258361B1 - 출력 데이터 보정장치를 가지는 고속 디램 시스템 - Google Patents
출력 데이터 보정장치를 가지는 고속 디램 시스템 Download PDFInfo
- Publication number
- KR100258361B1 KR100258361B1 KR1019970062078A KR19970062078A KR100258361B1 KR 100258361 B1 KR100258361 B1 KR 100258361B1 KR 1019970062078 A KR1019970062078 A KR 1019970062078A KR 19970062078 A KR19970062078 A KR 19970062078A KR 100258361 B1 KR100258361 B1 KR 100258361B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- voltage
- pull
- slaves
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
본 발명은 고속으로 동작하는 시스템에서 컨트롤러와 슬레이브간의 전송 데이터의 진폭이 작은 경우 이를 보상해주므로서 시스템의 오동작을 방지하기 위한 것이다.
Description
본 발명은 고속으로 동작하는 반도체 장치, 예컨데 Rambus DRAM과 같은 고속 DRAM 시스템에 있어서, 출력 데이타를 보정하기 위한 출력 데이터 보정장치를 가지는 고속 디램 시스템에 관한 것이다.
도 1은 컨트롤러와 슬레이브가 연결되는 고속 동작시스템의 블럭도를 나타낸 것으로, 데이터의 전송이 이루어지는 유기적 관계를 한개의 컨트롤러와 다수개의 슬레이브로 간략하게 나타내었다.
이들의 연결관계를 살펴보면, 한개의 컨트롤 버스라인을 통해 한개의 컨트롤러와 다수개의 슬레이브가 상호 연결되어 있으며, 다수개의 데이터 버스라인도 각각 한개의 컨트롤러와 다수개의 슬레이브 사이에 연결되어 있다.
이 경우 컨트롤러는 다수개의 슬레이브에 컨트롤 버스라인을 통하여 명령어를 전송하며, 각각의 데이터 버스라인을 통하여 컨트롤러와 슬레이브간에 데이터의 전송이 이루어진다.
그런데, 이 경우 전송되는 데이터는 매우 고속으로 동작하고 그 진폭 또한 매우 작기 때문에 입력단에서 데이터의 검출을 위해서는 데이터의 "하이", "로우" 전위는 정확히 유지되어야 한다.
여기서, 컨트롤러에서 각 슬레이브로 데이터를 전송하는 경우에는 컨트롤러쪽이 출력단이 되고 슬레이브쪽이 입력단이 되며, 슬레이브에서 컨트롤러로 데이터를 전송하는 경우에는 컨트롤러쪽이 입력단이 되고 슬레이브쪽이 출력단이 된다.
그러나, 하나의 시스템에 여러종류의 슬레이브(예를들어, 제품회사가 서로 다른 슬레이브)가 연결되고, 시스템 Board의 환경(예를들어, 전원단과 각 슬레이브의 간격)에 의해 전송되는 데이터가 원하는 "하이", "로우" 전위를 갖지 못하게 되면 입력단에서 이 데이터를 검출할 때 오동작을 발생시키게 되며, 설령 이 데이터를 검출하였다 하더라도 검출데이터의 "하이"와 "로우" 레벨의 펄스폭 비율, 즉 Duty Rate Error를 발생시켜 이는 고속 동작에서 치명적인 결함을 가져오는 원인이 된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로 컨트롤러에서 교정명령과 교정전압을 내리고 각 슬레이브는 이를 받아 출력 데이터를 스스로 교정할 수 있도록 하므로서 데이터의 오동작을 방지하기 위한 출력 데이터 보정장치를 가지는 고속 디램 시스템을 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 컨트롤러와 다수개의 슬레이브가 연결되는 고속 시스템의 블럭도.
도 2는 본 발명의 일 실시예에 따른 데이터 보정을 위한 컨트롤러와 다수개의 슬레이브가 연결되는 고속 시스템의 블럭도.
도 3은 본 발명의 일 실시예에 따른 출력 데이타 보정 회로도.
〈도면의주요부분에대한부호의설명〉
10 : 하이 교정전압 전송 데이터 버스라인
20 : 로우 교정전압 전송 데이터 버스라인
30 : 전송 데이터 버스라인
40 : 제1 비교기 50 : 제2 데이터 버스라인
100 : 제1 버퍼 200 : 제2 버퍼
300 : 제3 버퍼 400 : 제4 버퍼
500 : 제5 버퍼 600 : 제6 버퍼
Vup : 하이 교정전압 Vdn : 로우 교정전압
MN1 : 제1 풀업 트랜지스터
MN2 : 제1 풀다운 트랜지스터
MN3 : 제2 풀업 트랜지스터
MN4 : 제2 풀다운 트랜지스터
MN5 : 제3 풀업 트랜지스터
MN6 : 제3 풀다운 트랜지스터
상기 목적 달성을 위한 본 발명의 출력 데이터 보정장치를 가지는 고속 디램 시스템은 컨트롤러와 복수개의 슬레이브 사이에서 데이터 전송이 이루어질 때 전송되는 데이터의 전위 레벨을 원하는 값으로 만들기 위하여;
상기 각 슬레이브에 내장되어 출력 데이터의 전위를 교정하는 데이터 보상수단과,
상기 각 슬레이브에 데이터 교정명령을 인가하며 데이터선 중의 일부를 통해 데이터 전위를 교정하기 위한 교정전압을 공급하는 컨트롤러를 구비하여 교정전압과 다른 데이터선의 전위를 비교하여 슬레이브의 출력 데이터 전위를 원하는 값으로 교정하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 일 실시예에 따른 출력 데이터 보정장치를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 데이터 보정을 위한 컨트롤러와 다수개의 슬레이브가 연결되는 고속 시스템의 블럭도를 나타낸 것으로, 서로의 연결관계를 살펴보면, 하나의 컨트롤 버스라인을 통해 컨트롤러와 다수개의 슬레이브가 서로 접속되어 있고, N+1개의 데이터 버스라인 중에서 2개의 임의의 데이터 버스라인(10, 20)은 교정전압 Vup과 Vdn을 위해 사용되며, 나머지 N-1개의 데이터 버스라인(30)은 데이터의 전송을 위해 사용된다.
여기서, 각 데이터 버스라인은 다수개의 슬레이브에 공통접속되고 컨트롤러에 각각 연결되어 있다.
이들의 동작관계를 살펴보면, 먼저 컨트롤러가 슬레이브에 교정을 하라는 명령어(Calibration)를 컨트롤 버스라인을 통해 각 슬레이브에 보내면서 아울러 교정을 위한 하이전위 "Vup"과 로우전위 "Vdn"을 두개의 데이터 버스라인(10, 20)을 통해 각 슬레이브에 전송하게 되면, 각 슬레이브는 이를 받아들여 스스로 출력 데이터를 교정하게 된다.
이와같은 출력 데이터의 교정을 위한 회로가 도 3에 도시되어 있다.
도 3은 본 발명의 일 실시예에 따른 출력 데이터 교정회로를 나타낸 것으로, 상기 출력 데이터 교정회로는 상기 도 2에 도시된 N+1개의 슬레이브 내부에 각각 장착되어 있으며, 그 구성관계를 살펴보기에 앞서 회로해석을 보다 용이하게 하기 위하여 후술될 구성요소들과 입/출력 신호들의 역할을 먼저 살펴보기로 한다.
비교기는 컨트롤러의 교정전압인 Vup 또는 Vdn과 N-1개의 데이터 버스라인 중에서 선택된 임의의 한 데이터 버스라인상의 전송 데이터 또는 상기 N-1개의 데이터 버스라인상의 전송 데이터 모두를 상호 비교하며, 상기 비교에 의해 출력된 소정의 신호는 상기 비교기 내부에 장착되어 있는 레지스터에 홀드(Hold)를 시키고 최종적으로 각 버퍼로 출력된다.
각 버퍼는 Calibration(데이터 버스라인의 레벨을 원하는 레벨로 맞추는 동작) 동작시는 상기 비교기의 출력신호를 수신하여 풀업 또는 풀다운 트랜지스터를 드라이브하는 기능을 수행하며, Normal Mode시는 상기 비교기의 출력과 내부 리드데이터를 입력받으며 이들의 조합에 의해 상기 풀업 또는 풀다운 트랜지스터를 드라이브하며 이로 인하여 데이터 출력단에는 최종적인 교정 데이터가 출력된다.
Vup 및 Vdn 신호는 컨트롤러에 의해 전송되는 "하이" 및 "로우"레벨 교정전압이다.
Up-e 및 Dn-e 신호는 Calibration 동작시 상기 컨트롤러에서 출력되는 명령신호에 의해 인에이블되는 신호이다.
RD0, RD1, RD(N-1) 신호는 내부 리드데이터이다.
이제, 그 구성을 살펴보면 다음과 같다.
Up-e 신호에 의해 인에이블되고 플러스 입력단자로 Vup 신호를 수신하고 상기 플러스 입력단자가 0번째 데이터 출력단자에 연결되며 마이너스 입력단자로 N-1번째 데이터를 수신하는 제1 비교기와(40), Dn-e 신호에 의해 인에이블되고 마이너스 입력단자로 Vdn 신호를 수신하고 상기 마이너스 입력단자가 1번째 데이터 출력단자에 연결되며 플러스 입력단자로 N-1번째 데이터를 수신하는 제2 비교기와(50), 입력단자로 상기 제1 비교기 출력신호와 내부 리드데이터 RD0을 수신하는 제1 버퍼(100)와, 입력단자로 상기 제1 비교기 출력신호와 내부 리드데이터 RD(N-1)를 수신하는 제3 버퍼(300)와, 입력단자로 상기 제1 비교기 출력신호와 내부 리드데이터 RD1을 수신하는 제5 버퍼(500)와, 입력단자로 상기 제2 비교기 출력신호와 내부 리드데이터 RD0을 수신하는 제2 버퍼(200)와, 입력단자로 상기 제2 비교기 출력신호와 내부 리드데이터 RD(N-1)를 수신하는 제4 버퍼(400)와, 입력단자로 상기 제2 비교기 출력신호와 내부 리드데이터 RD1을 수신하는 제6 버퍼(600)와, 게이트가 상기 제1 버퍼(100) 출력단에 연결되고 전원전압 단자(Vcc)와 0번째 데이터 출력단(DATA0) 사이에 접속된 제1 풀업 트랜지스터(MN1)와, 게이트가 상기 제2 버퍼(200) 출력단에 연결되고 상기 0번째 데이터 출력단(DATA0)과 접지전압 단자(Vss) 사이에 접속된 제1 풀다운 트랜지스터(MN2)와, 게이트가 상기 제3 버퍼(300) 출력단에 연결되고 전원전압 단자(Vcc)와 N-1번째 데이터 출력단자(DATA(N-1) 사이에 접속된 제2 풀업 트랜지스터(MN3)와, 게이트가 상기 제4 버퍼(400) 출력단에 연결되고 상기 N-1번째 데이터 출력단(DATA(N-1))과 접지전압 단자(Vss) 사이에 연결된 제2 풀다운 트랜지스터(MN4)와, 게이트가 상기 제5 버퍼(500) 출력단에 연결되고 전원전압 단자(Vss)와 1번째 데이터 출력단자(DATA1) 사이에 연결된 제3 풀업 트랜지스터(MN5)와, 게이트가 상기 제6 버퍼(600) 출력단에 연결되고 상기 1번째 데이터 출력단자(DATA1)와 접지전압 단자(Vss) 사이에 연결된 제3 풀다운 트랜지스터(MN6)로 구성된다.
본 발명은 도 2를 설명하면서 기술하였듯이 N+1개의 슬레이브를 동시에 교정할 수도 있고, N+1개의 슬레이브중 임의의 한 슬레이브를 교정할 수도 있으며, 이는 컨트롤러에서 출력되는 명령어를 통해 이루어진다. 즉, 예를들어 슬레이브0만을 교정하고자 할 때에는 명령어에 상기 슬레이브0만을 교정하라는 신호를 실어주면 되며, 슬레이브 전체를 교정하고자 할 때에는 상기 명령어에 전체를 교정하라는 신호를 실어주면 된다.
이러한 교정을 위한 전송 데이터의 관계를 상기 도 3을 토대로 하여 살펴보면, 0번째 데이터 버스라인과 1번째 데이터 버스라인은 "하이" 교정전압과 "로우" 교정전압을 전송하므로 제외하고 나머지 N-1개의 데이터 버스라인에 실린 데이터를 교정하게 되는데, 임의의 슬레이브 하나만을 교정하고자 하는 경우, 예를들어 상기 슬레이브0만을 교정하고자 하는 경우를 살펴보면, 이때 컨트롤러에서 출력되는 명령어에는 상기 슬레이브0만을 교정하라는 신호가 실리게 되고 따라서 나머지 슬레이브1 내지 슬레이브N은 교정을 위해서 선택되지 않는다. 이 경우 상기 슬레이브0은 상기 도 2에 기술된 바와 같이 N+1개의 데이터 버스라인과 연결되어 있으므로 임의의 한 데이터 버스라인상의 전송 데이터를 교정할 수도 있고, N-1개의 데이터 버스라인상의 전송 데이터 모두를 교정할 수도 있다. 즉, 상기 도 3에서 N-1번째 데이터 출력단에는 임의의 한 데이터 버스라인상의 데이터가 입력될 수도 있고, N-1개 전송 데이터가 모두 입력될 수도 있다. 이 경우 제1 비교기에는 "하이"의 교정전압과 임의의 한 전송 데이터가 비교되든지 아니면 "하이"의 교정전압과 N-1개의 전송 데이터 모두가 동시에 비교되며, 제2 비교기 또한 마찬가지다. 이때 상기 제1 비교기 또는 제2 비교기는 한개로도 가능하며, N-1개 모두를 비교하는 경우에는 N-1개의 비교기를 사용하여 할 수도 있다. 이경우 교정전압은 N-1개의 비교기에 각각 입력된다.
한편, 슬레이브 전체를 교정하고자 하는 경우에는 단지 컨트롤러의 출력 명령어에 슬레이브 전체를 교정하라는 신호만을 실어주면 되며, 이때 각 슬레이브의 데이터 교정은 임의의 한개가 될수도 있고, N-1개 전체가 될수도 있으며, 그 동작은 슬레이브 하나만을 교정할 때의 동작과 동일하므로 이에 대한 설명은 약하기로 한다.
지금까지는 총 N+1개의 전송 데이터중 N-1개의 전송 데이터에 대한 교정만을 기술하였다.
따라서, 나머지 2개의 전송 데이터에 대한 교정, 즉 컨트롤러에서 전송되는 "하이" 교정전압과 "로우" 교정전압을 위해 사용되는 2개의 데이터 버스라인상의 전송 데이터에 대한 교정이 이루어져야 한다.
0번째 데이터 버스라인과 1번째 데이터 버스라인을, 교정전압을 전송하는 2개의 데이터 버스라인으로 가정하면, 상기 도 3에서 알 수 있는 바와 같이 상기 0번째 데이터 출력단과 1번째 데이터 출력단으로 직접 교정전압이 인가되도록 구성되어 있으므로 Calibration 동작시 상기 두 출력단은 실질적으로 교정이 된 상태로 존재하게 된다.
한편, 제1 비교기와 제2 비교기 내부에는 레지스터가 존재하여 교정전압과 전송 데이터를 비교하고 그 결과치를 홀드한다고 하였다.
이와같이 교정이 끝나면, 버퍼로 내부 리드데이터가 입력되며 상기 내부 리드데이터와 홀드된 전위의 조합에 의해 풀업, 풀다운 트랜지스터가 턴온되고 결국 해당 전송 데이터는 최종적으로 "하이" 또는 "로우" 레벨로 교정이 되는 것이다.
지금까지 설명한 출력 데이터 보정회로의 동작을 보다 쉽게 이해할 수 있도록 하기 위하여, 상기 슬레이브0만을 선택하여 N-1번째 데이터 버스라인상의 전송 데이터를 "하이" 레벨로 교정한다고 하면, 먼저 컨트롤러의 Calibration 명령어에 의해 상기 슬레이브0을 교정하라는 신호 Up-e가 인에이블되고 "하이"의 교정전압과 N-1번째 데이터 버스라인상의 전송 데이터가 제1 비교기로 입력되어 상호 비교되며, 그 결과치가 내장되어 있는 레지스터에 의해 홀드되고 또한 제1 버퍼, 제3 버퍼, 제5 버퍼로 출력된다. 이때 제2 비교기는 디세이블되어 있으므로 제1, 제2, 제3 풀다운 트랜지스터들은 턴오프 상태가 된다.
한편, 상기 제3 버퍼는 내부 리드데이터 RD(N-1)의 전위레벨에 상관없이 상기 제1 비교기의 출력신호에 의해 제2 풀업 트랜지스터들을 드라이브하게 된다. 따라서 N-1번째 데이터 출력단은 "하이" 전위가 출력되어 교정을 하게 된다.
이후, Normal Mode가 되어 내부 리드데이터가 제1, 제3, 제5 버퍼로 입력이 되고 상기 제1 비교기의 출력신호와의 조합에 의해 제1, 제2, 제3 풀업 트랜지스터를 각각 드라이브하게 된다.
따라서, 턴온된 상기 풀업 트랜지스터에 통해 각 출력단으로 데이터를 구동시키게 되는데 이때 출력 데이터의 레벨은 교정전압 Vup으로 맞춰진다.
한편, 교정전압을 Vdn으로 하는 경우에도 마찬가지로 동일한 일련의 동작을 진행하며 최종적인 내부 리드데이터가 Vdn으로 교정된다.
따라서, 본 발명은 전송 데이터가 고속으로 동작하고 그 진폭 또한 아주 미미하더라도 상기한 바와 같은 과정을 거쳐 기존의 시스템에서와는 달리 전송 데이터의 전위를 "하이" 또는 "로우" 레벨로 정확하게 유지할 수 있는 것이다.
본 발명은 하나의 시스템내에 여러종류의 슬레이브가 상호 연결되고 시스템 Board의 환경이 악화되더라도 전송 데이터의 전위를 "하이" 또는 "로우" 레벨로 정확히 유지시켜 줄수가 있어 고속동작에서 시스템의 오동작 및 전위차에 의한 Duty Rate Error를 방지하는 효과가 있다.
본 발명은 고속동작 시스템에서 컨트롤러와 슬레이브간에 소진폭의 데이터를 전송하는 모든 시스템 및 한 소자내에서 하나의 블럭과 다른 블럭간의 고속으로 데이터를 전송하는 경우 이러한 데이터의 "하이", "로우" 전위를 대칭적으로 맞추기 위한 모든 시스템에 적용가능하다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
Claims (4)
- 컨트롤러와 복수개의 슬레이브 사이에서 데이터 전송이 이루어질 때 전송되는 데이터의 전위 레벨을 원하는 값으로 만들기 위하여;상기 각 슬레이브에 내장되어 출력 데이터의 전위를 교정하는 데이터 보상수단과,상기 각 슬레이브에 데이터 교정명령을 인가하며 데이터선 중의 일부를 통해 데이터 전위를 교정하기 위한 교정전압을 공급하는 컨트롤러를 구비하여 교정전압과 다른 데이터선의 전위를 비교하여 슬레이브의 출력 데이터 전위를 원하는 값으로 교정하는 출력 데이터 보정장치를 가지는 고속 디램 시스템.
- 제 1 항에 있어서,상기 데이터 보상수단은 데이터 교정명령에 의해 인에이블되고 하이 교정전압과 복수개의 데이터 버스라인상의 데이터 전부 또는 그중 하나의 데이터를 상호 비교하여 소정의 신호를 내장된 레지스터에서 홀드하고 또한 홀드 신호를 출력하는 제1 비교수단과,데이터 교정명령에 의해 인에이블되고 로우 교정전압과 복수개의 데이터 버스라인상의 데이터 전부 또는 그중 하나의 데이터를 상호 비교하여 소정의 신호를 내장된 레지스터에서 홀드하고 또한 홀드 신호를 출력하는 제2 비교수단과,상기 제1 비교수단의 출력전위를 공통으로 수신하고 서로다른 상기 내부 리드데이터를 수신하는 복수개의 풀업용 버퍼와,상기 제2 비교수단의 출력전위를 공통으로 수신하고 서로다른 상기 내부 리드데이터를 수신하는 복수개의 풀다운용 버퍼와,게이트로 상기 복수개의 풀업용 버퍼중 해당 버퍼 출력신호가 인가되어 전원전압을 각 데이터 출력단으로 전달하는 복수개의 풀업용 드라이버와,게이트로 상기 복수개의 풀다운용 버퍼중 해당 버퍼 출력신호가 인가되어 접지전압을 각 데이터 출력단으로 전달하는 복수개의 풀다운용 드라이버를 구비함을 특징으로 하는 출력 데이터 보정장치를 가지는 고속 디램 시스템.
- 제 2 항에 있어서,상기 데이터 보상수단은 하이 교정전압 전달용 데이터 버스라인과 해당 데이터 출력단이 연결되고,로우 교정전압 전달용 데이터 버스라인과 해당 데이터 출력단이 연결되는 것을 추가하는 것을 특징으로 하는 출력 데이터 보정장치를 가지는 고속 디램 시스템.
- 제 2 항에 있어서,상기 제1 비교수단 및 제2 비교수단은 한개 또는 복수개인 것을 특징으로 하는 출력 데이터 보정장치를 가지는 고속 디램 시스템.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970062078A KR100258361B1 (ko) | 1997-11-21 | 1997-11-21 | 출력 데이터 보정장치를 가지는 고속 디램 시스템 |
US09/196,118 US6460102B1 (en) | 1997-11-21 | 1998-11-20 | Semiconductor system having a master device and a slave device |
JP33138198A JP3449466B2 (ja) | 1997-11-21 | 1998-11-20 | 半導体システム |
TW087119355A TW390985B (en) | 1997-11-21 | 1998-11-21 | Semiconductor system having a master device and a slave device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970062078A KR100258361B1 (ko) | 1997-11-21 | 1997-11-21 | 출력 데이터 보정장치를 가지는 고속 디램 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990041484A KR19990041484A (ko) | 1999-06-15 |
KR100258361B1 true KR100258361B1 (ko) | 2000-06-01 |
Family
ID=19525335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970062078A KR100258361B1 (ko) | 1997-11-21 | 1997-11-21 | 출력 데이터 보정장치를 가지는 고속 디램 시스템 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6460102B1 (ko) |
JP (1) | JP3449466B2 (ko) |
KR (1) | KR100258361B1 (ko) |
TW (1) | TW390985B (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW530248B (en) * | 2000-08-09 | 2003-05-01 | Hitachi Ltd | Data transmission system of directional coupling type using forward wave and reflective wave |
DE60322348D1 (de) * | 2003-04-28 | 2008-09-04 | Texas Instruments Inc | Bussystem für die Verwaltung eines Endgeräts |
US7384165B2 (en) * | 2005-07-05 | 2008-06-10 | Kevin Doyle | Water feature with an LED system |
WO2007125670A1 (ja) * | 2006-04-26 | 2007-11-08 | Panasonic Corporation | 信号伝送方法、送受信装置及び通信システム |
JP4282713B2 (ja) * | 2006-11-28 | 2009-06-24 | エルピーダメモリ株式会社 | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 |
US8106699B2 (en) * | 2008-07-29 | 2012-01-31 | Qualcomm Incorporated | High signal level compliant input/output circuits |
US7772887B2 (en) * | 2008-07-29 | 2010-08-10 | Qualcomm Incorporated | High signal level compliant input/output circuits |
US8138814B2 (en) * | 2008-07-29 | 2012-03-20 | Qualcomm Incorporated | High signal level compliant input/output circuits |
US8593203B2 (en) * | 2008-07-29 | 2013-11-26 | Qualcomm Incorporated | High signal level compliant input/output circuits |
US7804334B2 (en) * | 2008-07-29 | 2010-09-28 | Qualcomm Incorporated | High signal level compliant input/output circuits |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4354226A (en) | 1978-11-14 | 1982-10-12 | Cutler-Hammer, Inc. | Communication terminal for interconnecting programmable controllers in a loop |
US5199106A (en) | 1986-09-19 | 1993-03-30 | International Business Machines Corporation | Input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the bus |
US5185878A (en) | 1988-01-20 | 1993-02-09 | Advanced Micro Device, Inc. | Programmable cache memory as well as system incorporating same and method of operating programmable cache memory |
JP2744865B2 (ja) | 1991-04-30 | 1998-04-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | シリアルチャネルアダプタ |
US5379386A (en) | 1991-09-05 | 1995-01-03 | International Business Machines Corp. | Micro channel interface controller |
US5657456A (en) * | 1993-06-18 | 1997-08-12 | Digital Equipment Corporation | Semiconductor process power supply voltage and temperature compensated integrated system bus driver rise and fall time |
US5748939A (en) | 1993-06-30 | 1998-05-05 | Intel Corporation | Memory device with a central control bus and a control access register for translating an access request into an access cycle on the central control bus |
EP0702306A1 (en) | 1994-09-19 | 1996-03-20 | International Business Machines Corporation | System and method for interfacing risc busses to peripheral circuits using another template of busses in a data communication adapter |
US5793815A (en) * | 1996-12-13 | 1998-08-11 | International Business Machines Corporation | Calibrated multi-voltage level signal transmission system |
-
1997
- 1997-11-21 KR KR1019970062078A patent/KR100258361B1/ko not_active IP Right Cessation
-
1998
- 1998-11-20 JP JP33138198A patent/JP3449466B2/ja not_active Expired - Fee Related
- 1998-11-20 US US09/196,118 patent/US6460102B1/en not_active Expired - Fee Related
- 1998-11-21 TW TW087119355A patent/TW390985B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR19990041484A (ko) | 1999-06-15 |
US6460102B1 (en) | 2002-10-01 |
JP3449466B2 (ja) | 2003-09-22 |
JPH11265237A (ja) | 1999-09-28 |
TW390985B (en) | 2000-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7194559B2 (en) | Slave I/O driver calibration using error-nulling master reference | |
US7301371B2 (en) | Transmitter of a semiconductor device | |
KR100258361B1 (ko) | 출력 데이터 보정장치를 가지는 고속 디램 시스템 | |
US20030117172A1 (en) | Bi-directional output buffer | |
US20180203063A1 (en) | Detection circuits, detection method, and electronic systems for i/o output status | |
US5943289A (en) | Hierarchical word line structure | |
CN109787611B (zh) | 一种适用于电平转换芯片的自选择偏置电路 | |
US8330486B2 (en) | Data line termination circuit | |
KR100825791B1 (ko) | 저속 ate 장비를 사용하여 용이하게 테스트될 수 있는고속 메모리장치 및 이에 대한 입출력핀 제어방법 | |
US7768336B2 (en) | Level shifting circuit | |
US20090059689A1 (en) | Apparatus and method for transmitting/receiving signals at high speed | |
KR100495916B1 (ko) | 클럭인에이블 버퍼를 구비한 반도체 장치 | |
US7480191B2 (en) | High speed logic level shifter | |
KR100640783B1 (ko) | 노이즈를 줄일 수 있는 데이터 출력 드라이버 | |
US7580300B2 (en) | Data output circuit of semiconductor memory apparatus | |
KR100292404B1 (ko) | 겸용전송회로및이를이용한겸용입력방법 | |
US7826402B2 (en) | Signal transfer systems and methods | |
US9874604B2 (en) | Semiconductor device and test system including the same | |
KR100360149B1 (ko) | 병렬테스트회로 | |
KR100286345B1 (ko) | 문턱전압 측정 회로 | |
KR0144494B1 (ko) | 메모리 장치용 멀티플렉서 | |
KR100486200B1 (ko) | 반도체장치의비트라인전압발생기 | |
US20180364297A1 (en) | Semiconductor device and method of testing semiconductor device | |
KR20050063203A (ko) | 반도체 메모리 장치 | |
KR100298436B1 (ko) | 데이터출력버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120222 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |