CN109787611B - 一种适用于电平转换芯片的自选择偏置电路 - Google Patents
一种适用于电平转换芯片的自选择偏置电路 Download PDFInfo
- Publication number
- CN109787611B CN109787611B CN201910020472.6A CN201910020472A CN109787611B CN 109787611 B CN109787611 B CN 109787611B CN 201910020472 A CN201910020472 A CN 201910020472A CN 109787611 B CN109787611 B CN 109787611B
- Authority
- CN
- China
- Prior art keywords
- transistor
- power supply
- voltage
- field effect
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供一种适用于电平转换芯片的自选择偏置电路,包括:双端电源电压比较模块、低压选择模块、高压选择模块和栅端驱动模块;其中:双端电源电压比较模块、低压选择模块和高压选择模块分别与输入电源和输出电源相连;双端电源电压比较模块用于比较输入电源和输出电源的电压大小;低压选择模块用于选择输入电源和输出电源中较低的电压通过第一节点连通至栅端驱动模块;高压选择模块用于选择输入电源和输出电源中较高的电压通过第二节点连通至栅端驱动模块;栅端驱动模块用于驱动第一晶体管的栅端电压。本发明解决了现有技术在电平转换应用中输入输出端口电压域受限、无法真正实现信号双向传输的问题。
Description
技术领域
本发明涉及电力电子技术领域,特别涉及一种适用于电平转换芯片的自选择偏置电路。
背景技术
电平转换芯片是集成电路中的常见芯片类型之一,其广泛应用于数据传输、逻辑控制、数模转换等系统中。其作用是将一端较低/较高电压域下的逻辑电平信号传输至另一端较高/较低电压域,并在传输过程中尽可能减小传输延时,同时保持信号的完整性。
电平转换芯片的一种常见架构如图1所示。其中,MP1管、MP2管为端口上拉开关管,用于加速端口的上拉速度,减小传输的延时,ONE-SHOT模块为上拉管的控制模块。端口A_Port和端口B_Port分别在VCCA电源域和VCCB电源域下,MN1管在传输高电平时用于隔离A_Port端口和B_Port端口的端口信号,在传输低电平时可以通过导通加速信号的传输。VB模块为绝缘栅双极晶体管MN1的偏置模块,用于给MN1的栅端提供合适的电压偏置,使其可以在传输低电平时快速导通,传输高电平时快速关断并保持截止。
图2为现有电平转换芯片中一种NMOS管的驱动电路。其中,VCCA为信号传输两端电压域较低端的电压源,VCCB为电压域较高端的电压源。当使能信号EN=H时,反相器INV1输出低电平,MP1管导通,因此在A1节点有VA1=VCCA+VGSP2,VGSP2为MP2管的栅源电压。正常工作时,VCCA<VCCB,A1节点的偏置电压可以确保转换器在传输高电平时MN1管截止,传输低电平时MN1管快速导通。但图2所示的现有的一种NMOS管的驱动电路应用在电平转换芯片中的缺陷也很明显:这种结构在实际应用中需要确保VCCA<VCCB,即A_Port端口的电平电压必须小于B_Port端口,对于信号传输通路两端电源域变化不确定、电源域的大小关系不固定的应用,采用这种电路的电平转换芯片就无法适应。
发明内容
本发明提供一种适用于电平转换芯片的自选择偏置电路,以解决现有技术在电平转换应用中输入输出端口电压域受限、无法真正实现信号双向传输的问题。
为实现上述目的,本申请提供的技术方案如下:
一种适用于电平转换芯片的自选择偏置电路,包括:双端电源电压比较模块、低压选择模块、高压选择模块和栅端驱动模块;其中:
所述双端电源电压比较模块、低压选择模块和高压选择模块分别与输入电源和输出电源相连;
所述双端电源电压比较模块用于比较所述输入电源和输出电源的电压大小;
所述低压选择模块用于选择所述输入电源和输出电源中较低的电压通过第一节点连通至所述栅端驱动模块;
所述高压选择模块用于选择所述输入电源和输出电源中较高的电压通过第二节点连通至所述栅端驱动模块;
所述栅端驱动模块用于驱动第一晶体管的栅端电压。
优选地,所述双端电源电压比较模块包括:第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一反相器、第二反相器和第三反相器;其中:
所述第二晶体管的第一端与所述输入电源相连,所述第二晶体管的第二端接地,所述第二晶体管的第三端与所述第三晶体管的第三端相连,所述第二晶体管的第二端与第三端相连;
所述第三晶体管的第二端接地,所述第三晶体管的第一端所述第五晶体管的第一端相连;
所述第五晶体管的第二端与所述输入电源相连,所述第五晶体管的第三端与所述第六晶体管的第三端相连,所述第五晶体管的第一端与第三端相连;
所述第六晶体管的第二端与所述输出电压相连,所述第六晶体管的第一端与所述第四晶体管的第一端相连;
所述第六晶体管的第一端与所述第四晶体管的第一端相连的中点与所述第一反相器的第一端以及所述第三反相器的第一端相连,所述第一反相器的第二端与所述第二反相器的第一端相连,所述第一反相器的第三端与所述输出电源相连;
所述第二反相器的第二端与所述低压选择模块相连,所述第二反相器的第三端与所述输出电源相连;
所述第三反相器的第二端与所述低压选择模块相连,所述第三反相器的第三端与所述输入电源相连;
所述第二晶体管的第三端与所述第三晶体管的第三端以及所述第四晶体管的第三端相连;
所述第三晶体管的第三端与所述第四晶体管的第三端相连。
优选地,所述低压选择模块包括:第一场效应管和第二场效应管;其中:
所述第一场效应管的栅极与所述第三反相器的第二端相连,所述第一场效应管的漏极与所述输入电源相连,所述第一场效应管的源极与所述第二场效应管的源极相连;
所述第二场效应管的栅极与所述第二反相器的第二端相连,所述第二场效应管的漏极与所述输出电源相连;
所述第一场效应管的源极和所述第二场效应管的源极与所述栅端驱动模块相连。
优选地,所述高压选择模块包括:第三场效应管和第四场效应管,其中:
所述第三场效应管的栅极与第一电平信号输入端相连,所述第三场效应管的漏极与所述输入电源相连,所述第三场效应管的源极与所述第四场效应管的源极相连;
所述第四场效应管的栅极与第二电平信号输入端相连,所述第四场效应管的漏极与所述输出电源相连;
所述第三场效应管的源极与所述第四场效应管的源极相连的中点与所述栅端驱动模块相连。
优选地,所述栅端驱动模块包括:第四反相器、第七晶体管、电阻、第八晶体管和电容;其中:
所述第四反相器的第一端与使能信号输入端相连,所述第四反相器的第二端与所述第七晶体管的第三端相连,所述第四反相器的第三端与所述第七晶体管的第二端相连;
所述第七晶体管的第二端与所述第三场效应管的源极与所述第四场效应管的源极相连的中点相连,所述第七晶体管的第一端与所述电阻的第一端相连;
所述电阻的第二端分别与所述第八晶体管的第二端、电容的第一端和第一晶体管的第三端相连;
所述第八晶体管的第三端分别与所述第一场效应管的源极和所述第二场效应管的源极相连,所述第八晶体管的第一端接地;
所述电容的第一端与所述电阻第二端与所述第八晶体管第二端的连接中点相连,以及与所述第一晶体管的第三端相连,所述电容的第二端接地。
本发明提供的一种适用于电平转换芯片的自选择偏置电路,包括:双端电源电压比较模块、低压选择模块、高压选择模块和栅端驱动模块;其中:双端电源电压比较模块、低压选择模块和高压选择模块分别与输入电源和输出电源相连;双端电源电压比较模块用于比较输入电源和输出电源的电压大小;低压选择模块用于选择输入电源和输出电源中较低的电压通过第一节点连通至栅端驱动模块;高压选择模块用于选择输入电源和输出电源中较高的电压通过第二节点连通至所述栅端驱动模块;栅端驱动模块用于驱动第一晶体管的栅端电压。本发明解决了现有技术在电平转换应用中输入输出端口电压域受限、无法真正实现信号双向传输的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术内的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述内的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种电平转换芯片的电路拓扑图;
图2为现有技术提供的一种NMOS管的驱动电路拓扑图;
图3为本发明提供的一种适用于电平转换芯片的自选择偏置电路实施例1的示意图;
图4为本发明提供的一种适用于电平转换芯片的自选择偏置电路实施例2的示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
如图3所示,为本发明公开的一种适用于电平转换芯片的自选择偏置电路实施例1的示意图,所述适用于电平转换芯片的自选择偏置电路可以包括:双端电源电压比较模块301、低压选择模块302、高压选择模块303和栅端驱动模块304;其中:
双端电源电压比较模块301、低压选择模块302和高压选择模块303分别与输入电源VCCA和输出电源VCCB相连;
双端电源电压比较模块301用于比较输入电源VCCA和输出电源VCCB的电压大小;
低压选择模块302用于选择输入电源VCCA和输出电源VCCB中较低的电压通过第一节点连通至栅端驱动模块304;
高压选择模块303用于选择输入电源VCCA和输出电源VCCB中较高的电压通过第二节点连通至栅端驱动模块304;
栅端驱动模块304用于驱动第一晶体管MN1的栅端电压。
上述实施例的工作原理为:通过双端电源电压比较模块301对输入电源VCCA和输出电源VCCB的电压的大小进行比较,低压选择模块302根据双端电源电压比较模块301的比较结果,选择输入电源VCCA和输出电源VCCB中较低的电压通过节点连接至栅端驱动模块304。例如,当输入电源VCCA的电压比输出电源VCCB的电压低时,低压选择模块302将输入电源VCCA的电压通过节点连接至栅端驱动模块304;相反,当输出电源VCCB的电压比输入电源VCCA的电压低时,低压选择模块302将输出电源VCCB的电压通过节点连接至栅端驱动模块304。高压选择模块303根据双端电源电压比较模块301的比较结果,选择输入电源VCCA和输出电源VCCB中较高的电压通过节点连接至栅端驱动模块304。例如,当输入电源VCCA的电压比输出电源VCCB的电压高时,高压选择模块303将输入电源VCCA的电压通过节点连接至栅端驱动模块304;相反,当输出电源VCCB的电压比输入电源VCCA的电压高时,高压选择模块303将输出电源VCCB的电压通过节点连接至栅端驱动模块304。最后,栅端驱动模块304根据接收到的电压驱动第一晶体管MN1的栅端电压。
综上所述,在上述实施例中,一种适用于电平转换芯片的自选择偏置电路,包括:双端电源电压比较模块、低压选择模块、高压选择模块和栅端驱动模块;其中:双端电源电压比较模块、低压选择模块和高压选择模块分别与输入电源和输出电源相连;双端电源电压比较模块用于比较输入电源和输出电源的电压大小;低压选择模块用于选择输入电源和输出电源中较低的电压通过第一节点连通至栅端驱动模块;高压选择模块用于选择输入电源和输出电源中较高的电压通过第二节点连通至所述栅端驱动模块;栅端驱动模块用于驱动第一晶体管的栅端电压。本发明可以检测输入输出两端双电源电压的大小关系,判断出较低的电源电压作为栅端箝位电压,较高的电源电压作为栅端驱动电路的供电电压。从而使得电平转换芯片在应用中输入输出端口不再被电压域的大小关系所限制,增大了芯片的应用范围,解决了现有技术在电平转换应用中输入输出端口电压域受限、无法真正实现信号双向传输的问题。
如图4所示,为本发明公开的一种适用于电平转换芯片的自选择偏置电路实施例2的示意图,所述适用于电平转换芯片的自选择偏置电路可以包括:双端电源电压比较模块401、低压选择模块402、高压选择模块403和栅端驱动模块404;其中:
双端电源电压比较模块401、低压选择模块402和高压选择模块403分别与输入电源VCCA和输出电源VCCB相连;
双端电源电压比较模块401用于比较输入电源VCCA和输出电源VCCB的电压大小;
低压选择模块402用于选择输入电源VCCA和输出电源VCCB中较低的电压通过第一节点连通至栅端驱动模块404;
高压选择模块403用于选择输入电源VCCA和输出电源VCCB中较高的电压通过第二节点连通至栅端驱动模块404;
栅端驱动模块404用于驱动第一晶体管MN1的栅端电压。
具体的,如图4所示,双端电源电压比较模块401包括:第二晶体管MN2、第三晶体管MN3、第四晶体管MN4、第五晶体管MP7、第六晶体管MP8、第一反相器INV3、第二反相器INV2和第三反相器INV4;其中:
第二晶体管MN2的第一端与输入电源VCCA相连,第二晶体管MN2的第二端接地,第二晶体管MN2的第三端与第三晶体管MN3的第三端相连,第二晶体管MN2的第二端与第三端相连;
第三晶体管MN3的第二端接地,第三晶体管MN3的第一端第五晶体管MP7的第一端相连;
第五晶体管MP7的第二端与输入电源VCCA相连,第五晶体管MP7的第三端与第六晶体管MP8的第三端相连,第五晶体管MP7的第一端与第三端相连;
第六晶体管MP8的第二端与输出电压VCCB相连,第六晶体管MP8的第一端与第四晶体管MN4的第一端相连;
第六晶体管MP8的第一端与第四晶体管MN4的第一端相连的中点与第一反相器INV3的第一端以及第三反相器INV4的第一端相连,第一反相器INV3的第二端与第二反相器INV2的第一端相连,第一反相器INV3的第三端与输出电源VCCB相连;
第二反相器INV2的第二端与低压选择模块402相连,第二反相器INV2的第三端与输出电源VCCB相连;
第三反相器INV4的第二端与低压选择模块402相连,第三反相器INV4的第三端与输入电源VCCA相连;
第二晶体管MN2的第三端与述第三晶体管MN3的第三端以及第四晶体管MN4的第三端相连;
第三晶体管MN3的第三端与第四晶体管MN4的第三端相连。
具体的,如图4所示,低压选择模块402包括:第一场效应管MP3和第二场效应管MP4;其中:
第一场效应管MP3的栅极与第三反相器INV4的第二端相连,第一场效应管MP3的漏极与输入电源VCCA相连,第一场效应管MP3的源极与第二场效应管MP4的源极相连;
第二场效应管MP4的栅极与第二反相器INV2的第二端相连,第二场效应管MP4的漏极与输出电源VCCB相连;
第一场效应管MP3的源极和第二场效应管MP4的源极与栅端驱动模块404相连。
具体的,如图4所示,高压选择模块403包括:第三场效应管MP5和第四场效应管MP6,其中:
第三场效应管MP5的栅极与第一电平信号输入端SELB相连,第三场效应管MP5的漏极与输入电源VCCA相连,第三场效应管MP5的源极与第四场效应管MP6的源极相连;
第四场效应管MP6的栅极与第二电平信号输入端SELA相连,第四场效应管MP6的漏极与输出电源VCCB相连;
第三场效应管MP5的源极与第四场效应管MP6的源极相连的中点VH与栅端驱动模块404相连。
具体的,如图4所示,栅端驱动模块404包括:第四反相器INV1、第七晶体管MP1、电阻R1、第八晶体管MP2和电容C1;其中:
第四反相器INV1的第一端与使能信号输入端EN相连,第四反相器INV1的第二端与第七晶体管MP1的第三端相连,第四反相器INV1的第三端与第七晶体管MP1的第二端相连;
第七晶体管MP1的第二端与第三场效应管MP5的源极与第四场效应管MP6的源极相连的中点VH相连,第七晶体管MP1的第一端与电阻R1的第一端相连;
电阻R1的第二端分别与第八晶体管MP2的第二端、电容C1的第一端和第一晶体管MN1的第三端相连;
第八晶体管MP2的第三端分别与第一场效应管MP3的源极和第二场效应管MP4的源极相连,第八晶体管MP2的第一端接地;
电容C1的第一端与电阻R1第二端与第八晶体管MP2第二端的连接中点A1相连,以及与第一晶体管MN1的第三端相连,电容C1的第二端接地。
在上述实施例中,通过双端电源电压比较模块401对输入电源VCCA和输出电源VCCB的电压的大小进行比较,低压选择模块402根据双端电源电压比较模块401的比较结果,选择输入电源VCCA和输出电源VCCB中较低的电压通过节点连接至栅端驱动模块404。例如,当输入电源VCCA的电压比输出电源VCCB的电压低时,低压选择模块402将输入电源VCCA的电压通过节点连接至栅端驱动模块404;相反,当输出电源VCCB的电压比输入电源VCCA的电压低时,低压选择模块402将输出电源VCCB的电压通过节点连接至栅端驱动模块404。高压选择模块403根据双端电源电压比较模块401的比较结果,选择输入电源VCCA和输出电源VCCB中较高的电压通过节点连接至栅端驱动模块404。例如,当输入电源VCCA的电压比输出电源VCCB的电压高时,高压选择模块403将输入电源VCCA的电压通过节点连接至栅端驱动模块404;相反,当输出电源VCCB的电压比输入电源VCCA的电压高时,高压选择模块403将输出电源VCCB的电压通过节点连接至栅端驱动模块404。最后,栅端驱动模块404根据接收到的电压驱动第一晶体管MN1的栅端电压。
具体的,根据电路结构的需求,VH端应选择电压较高的电压源,A2端应选择电压较低的电压源。其中,双端电源电压比较模块用于比较输入电源VCCA和输出电源VCCB的大小,低压选择模块选择输入电源VCCA和输出电源VCCB中较低的电压连通至A2节点,高压选择模块选择输入电源VCCA和输出电源VCCB较高的电压连通至VH节点,栅端驱动模块用于驱动第一晶体管MN1的栅端电压。当VCCA>VCCB时,OUT端输出为低电平,第一电平信号输入端SELA输出高电平VCCA,第一场效应管MP3和第四场效应管MP6关断,第一电平信号输入端SELB输出低电平,第二场效应管MP4和第三场效应管MP5管导通,此时:
VH=VCCA
VA1=VA2+VGSP2=VCCB+VGSP2;
当VCCB>VCCA时,OUT端输出为高电平VCCB,第一电平信号输入端SELA输出低电平,第一场效应管MP3和第四场效应管MP6导通,第一电平信号输入端SELB输出高电平VCCB,第二场效应管MP4和第三场效应管MP5管关断,此时:
VH=VCCB
VA1=VA2+VGSP2=VCCA+VGSP2;
其中,VGSP2为第八晶体管MP2的栅源电压。
由以上分析可得,本发明所提出的自选择偏置电路,可以检测输入输出两端双电源电压的大小关系,判断出较低的电源电压作为栅端箝位电压,较高的电源电压作为栅端驱动电路的供电电压。从而使得电平转换芯片在应用中输入输出端口不再被电压域的大小关系所限制,增大了芯片的应用范围。
本发明中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (5)
1.一种适用于电平转换芯片的自选择偏置电路,其特征在于,包括:双端电源电压比较模块、低压选择模块、高压选择模块和栅端驱动模块;其中:
所述双端电源电压比较模块、低压选择模块和高压选择模块分别与输入电源和输出电源相连;
所述双端电源电压比较模块用于比较所述输入电源和输出电源的电压大小,并输出比较结果,其中,所述比较结果为高电平信号和低电平信号,所述双端电源电压比较模块向所述低压选择模块输出所述高电平信号和所述低电平信号,所述双端电源电压比较模块向所述高压选择模块输出所述高电平信号和所述低电平信号;
所述低压选择模块用于根据所述比较结果选择所述输入电源和输出电源中较低的电压通过第一节点连通至所述栅端驱动模块;
所述高压选择模块用于根据所述比较结果选择所述输入电源和输出电源中较高的电压通过第二节点连通至所述栅端驱动模块;
所述栅端驱动模块用于驱动第一晶体管的栅端电压。
2.根据权利要求1所述的电路,其特征在于,所述双端电源电压比较模块包括:第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一反相器、第二反相器和第三反相器;其中:
所述第二晶体管的第一端与所述输入电源相连,所述第二晶体管的第二端接地,所述第二晶体管的第三端与所述第三晶体管的第三端相连,所述第二晶体管的第二端与第三端相连;
所述第三晶体管的第二端接地,所述第三晶体管的第一端所述第五晶体管的第一端相连;
所述第五晶体管的第二端与所述输入电源相连,所述第五晶体管的第三端与所述第六晶体管的第三端相连,所述第五晶体管的第一端与第三端相连;
所述第六晶体管的第二端与所述输出电源相连,所述第六晶体管的第一端与所述第四晶体管的第一端相连;
所述第六晶体管的第一端与所述第四晶体管的第一端相连的中点与所述第一反相器的第一端以及所述第三反相器的第一端相连,所述第一反相器的第二端与所述第二反相器的第一端相连,所述第一反相器的第三端与所述输出电源相连;
所述第二反相器的第二端与所述低压选择模块相连,所述第二反相器的第三端与所述输出电源相连;
所述第三反相器的第二端与所述低压选择模块相连,所述第三反相器的第三端与所述输入电源相连;
所述第二晶体管的第三端与所述第三晶体管的第三端以及所述第四晶体管的第三端相连;
所述第三晶体管的第三端与所述第四晶体管的第三端相连。
3.根据权利要求2所述的电路,其特征在于,所述低压选择模块包括:第一场效应管和第二场效应管;其中:
所述第一场效应管的栅极与所述第三反相器的第二端相连,所述第一场效应管的漏极与所述输入电源相连,所述第一场效应管的源极与所述第二场效应管的源极相连;
所述第二场效应管的栅极与所述第二反相器的第二端相连,所述第二场效应管的漏极与所述输出电源相连;
所述第一场效应管的源极和所述第二场效应管的源极与所述栅端驱动模块相连。
4.根据权利要求3所述的电路,其特征在于,所述高压选择模块包括:第三场效应管和第四场效应管,其中:
所述第三场效应管的栅极与第一电平信号输入端相连,所述第三场效应管的漏极与所述输入电源相连,所述第三场效应管的源极与所述第四场效应管的源极相连;
所述第四场效应管的栅极与第二电平信号输入端相连,所述第四场效应管的漏极与所述输出电源相连;
所述第三场效应管的源极与所述第四场效应管的源极相连的中点与所述栅端驱动模块相连。
5.根据权利要求4所述的电路,其特征在于,所述栅端驱动模块包括:第四反相器、第七晶体管、电阻、第八晶体管和电容;其中:
所述第四反相器的第一端与使能信号输入端相连,所述第四反相器的第二端与所述第七晶体管的第三端相连,所述第四反相器的第三端与所述第七晶体管的第二端相连;
所述第七晶体管的第二端与所述第三场效应管的源极与所述第四场效应管的源极相连的中点相连,所述第七晶体管的第一端与所述电阻的第一端相连;
所述电阻的第二端分别与所述第八晶体管的第二端、电容的第一端和第一晶体管的第三端相连;
所述第八晶体管的第三端分别与所述第一场效应管的源极和所述第二场效应管的源极相连,所述第八晶体管的第一端接地;
所述电容的第一端与所述电阻第二端与所述第八晶体管第二端的连接中点相连,以及与所述第一晶体管的第三端相连,所述电容的第二端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910020472.6A CN109787611B (zh) | 2019-01-09 | 2019-01-09 | 一种适用于电平转换芯片的自选择偏置电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910020472.6A CN109787611B (zh) | 2019-01-09 | 2019-01-09 | 一种适用于电平转换芯片的自选择偏置电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109787611A CN109787611A (zh) | 2019-05-21 |
CN109787611B true CN109787611B (zh) | 2023-04-28 |
Family
ID=66500076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910020472.6A Active CN109787611B (zh) | 2019-01-09 | 2019-01-09 | 一种适用于电平转换芯片的自选择偏置电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109787611B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113794472B (zh) * | 2021-08-30 | 2023-09-29 | 珠海亿智电子科技有限公司 | 上电检测电路、gpio接口电路及集成电路芯片 |
CN113765369B (zh) * | 2021-09-01 | 2024-01-23 | 深圳市爱协生科技股份有限公司 | 在复杂电源域中的新型正电压转负电压的电压转换电路 |
CN116054356B (zh) * | 2023-03-30 | 2023-06-20 | 苏州贝克微电子股份有限公司 | 一种高压差下的快速响应电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847249B1 (en) * | 2003-10-09 | 2005-01-25 | Analog Devices, Inc. | Highest available voltage selector circuit |
CN107979285A (zh) * | 2017-12-20 | 2018-05-01 | 上海艾为电子技术股份有限公司 | 一种电源转换电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067709A (ja) * | 2005-08-30 | 2007-03-15 | Nec Electronics Corp | 比較回路および半導体装置 |
-
2019
- 2019-01-09 CN CN201910020472.6A patent/CN109787611B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847249B1 (en) * | 2003-10-09 | 2005-01-25 | Analog Devices, Inc. | Highest available voltage selector circuit |
CN107979285A (zh) * | 2017-12-20 | 2018-05-01 | 上海艾为电子技术股份有限公司 | 一种电源转换电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109787611A (zh) | 2019-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109787611B (zh) | 一种适用于电平转换芯片的自选择偏置电路 | |
US7248075B2 (en) | Level shifter with low leakage current | |
KR100282282B1 (ko) | 전원전압이 저전압인 경우에도 확실하게 동작할 수 있는레벨 쉬프터 회로 | |
US6801064B1 (en) | Buffer circuit using low voltage transistors and level shifters | |
US10502781B2 (en) | Detection circuits, detection method, and electronic systems for I/O output status | |
US20110043269A1 (en) | Level shift circuit | |
US7795905B2 (en) | On die termination (ODT) circuit having improved high frequency performance | |
KR101265218B1 (ko) | 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치 | |
CN108305647B (zh) | 输出驱动器和存储器的读电路 | |
US6064233A (en) | Semiconductor integrated circuit measuring current to test damaged transistor | |
EP3154201B1 (en) | Differential driver circuit and method for controlling a differential driver circuit | |
CN109450436B (zh) | 一种信号传输管的驱动电路和电平转换电路 | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
CN113726330A (zh) | 一种电平转换电路及芯片 | |
KR100468758B1 (ko) | 고속 신호전송을 위한 신호버퍼 및 이를 구비하는신호라인 구동회로 | |
US7301375B2 (en) | Off-chip driver circuit and data output circuit using the same | |
US11063587B1 (en) | Voltage on-off detector and electronic device including the same | |
EP4072015A1 (en) | Level shifter | |
CN109743055B (zh) | 一种双通道复用电平转换电路 | |
JP6408443B2 (ja) | レベルシフト回路及びドライバ回路 | |
KR100334536B1 (ko) | 입력 버퍼를 포함하는 반도체 메모리 장치 | |
KR100583108B1 (ko) | 레벨 시프터 회로 | |
KR100318267B1 (ko) | 구동전류를 제어하기 위한 씨모스 출력 버퍼회로 | |
KR0179810B1 (ko) | 메모리의 출력버퍼회로 | |
KR0132369B1 (ko) | 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |