CN109450436B - 一种信号传输管的驱动电路和电平转换电路 - Google Patents

一种信号传输管的驱动电路和电平转换电路 Download PDF

Info

Publication number
CN109450436B
CN109450436B CN201811640142.9A CN201811640142A CN109450436B CN 109450436 B CN109450436 B CN 109450436B CN 201811640142 A CN201811640142 A CN 201811640142A CN 109450436 B CN109450436 B CN 109450436B
Authority
CN
China
Prior art keywords
voltage
transistor
electrically connected
signal transmission
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811640142.9A
Other languages
English (en)
Other versions
CN109450436A (zh
Inventor
董渊
王云松
黄建刚
吴传奎
程剑涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN201811640142.9A priority Critical patent/CN109450436B/zh
Publication of CN109450436A publication Critical patent/CN109450436A/zh
Application granted granted Critical
Publication of CN109450436B publication Critical patent/CN109450436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种信号传输管的驱动电路和电平转换电路，包括第一检测模块、第二检测模块和栅极驱动模块；第一检测模块用于将第一电压和第二电压中的较大者传输至栅极驱动模块的第一输入端；第二检测模块用于将第一电压和第二电压中的较小者传输至栅极驱动模块的第二输入端；栅极驱动模块用于根据第一电压和第二电压产生箝位电压，以通过箝位电压控制信号传输管进行信号的传输，从而可以在第一电压和第二电压大小关系不确定即两个电压所属电压域的大小关系不确定的情况下，实现两个电压域之间信号的传输。

Description

一种信号传输管的驱动电路和电平转换电路
技术领域
本发明涉及半导体集成电路技术领域，更具体地说，涉及一种信号传输管的驱动电路和电平转换电路。
背景技术
电平转换芯片是集成电路中常见的芯片类型之一，其广泛应用于数据传输、逻辑控制和数模转换等系统中。电平转换芯片的作用是将一端较低电压域下的逻辑电平信号传输至另一端的较高电压域下，或者，将一端较高电压域下的逻辑电平信号传输至另一端的较低电压域下，并在传输过程中尽可能减小传输延时，同时保持信号的完整性。
但是，在将现有的电平转换芯片连接到信号传输通路中时，需明确信号传输通路两端的电压域大小关系，即明确哪一端为较高电压域、哪一端为较低电压域，也就是说，现有的电平转换芯片不适用于信号传输通路两端电压域大小关系不确定的情况，限制了电平转换芯片的应用范围。
发明内容
有鉴于此，本发明提供了一种信号传输管的驱动电路和电平转换电路，以解决现有的电平转换芯片不适用于信号传输通路两端电压域大小关系不确定的情况的问题。
为实现上述目的，本发明提供如下技术方案：
一种信号传输管的驱动电路，包括第一检测模块、第二检测模块和栅极驱动模块；
所述第一检测模块的第一输入端与第一电压电连接，所述第一检测模块的第二输入端与第二电压电连接；所述第一检测模块用于将所述第一电压和所述第二电压中的较大者传输至所述栅极驱动模块的第一输入端；
所述第二检测模块的第一输入端与第一电压电连接，所述第二检测模块的第二输入端与第二电压电连接；所述第二检测模块用于将所述第一电压和所述第二电压中的较小者传输至所述栅极驱动模块的第二输入端；
所述栅极驱动模块用于根据所述第一电压和所述第二电压产生箝位电压，以通过所述箝位电压控制所述信号传输管进行信号的传输。
可选地，所述第一检测模块包括第一晶体管和第二晶体管；
所述第一晶体管的第一端与所述第一电压电连接，所述第一晶体管的控制端与所述第二电压电连接，所述第二晶体管的第一端与所述第二电压电连接，所述第二晶体管的控制端与所述第一电压电连接，所述第二晶体管的第二端与所述第一晶体管的第二端电连接，且所述第一晶体管的第二端与所述栅极驱动模块的第一输入端电连接。
可选地，所述第二检测模块包括第三晶体管和第四晶体管；
所述第三晶体管的第一端与所述第一电压电连接，所述第三晶体管的控制端与所述第二电压电连接，所述第四晶体管的第一端与所述第二电压电连接，所述第四晶体管的控制端与所述第一电压电连接，所述第四晶体管的第二端与所述第三晶体管的第二端电连接，且所述第三晶体管的第二端与所述栅极驱动模块的第二输入端电连接。
可选地，所述第一晶体管和所述第二晶体管都为PMOS晶体管；
所述第三晶体管和所述第四晶体管都为NMOS晶体管。
可选地，所述栅极驱动模块包括反相器、第五晶体管、第六晶体管、电阻和电容；
所述反相器的输入端与使能端电连接，所述反相器的输出端与所述第五晶体管的控制端电连接；
所述第五晶体管与所述栅极驱动模块的第一输入端电连接，所述第五晶体管的第二端与所述电阻的第一端电连接，所述电阻的第二端与所述第六晶体管的第一端电连接；
所述第六晶体管的第二端接地，所述第六晶体管的控制端与所述栅极驱动模块的第二输入端电连接；
所述电容的第一端与所述电阻的第二端电连接，所述电容的第二端接地；
所述电容的第一端与所述信号传输管的控制端电连接，以将箝位电压传输至所述信号传输管的控制端，并通过所述箝位电压控制所述信号传输管进行信号的传输。
可选地，所述第五晶体管和所述第六晶体管都为PMOS晶体管。
一种电平转换电路，包括信号传输管和信号传输管的驱动电路，所述信号传输管的驱动电路为如上任一项所述的驱动电路。
可选地，还包括第一上拉管、第二上拉管、第一控制模块和第二控制模块；
所述第一上拉管的第一端与所述第一电压电连接，所述第一上拉管的第二端与所述信号传输管的第一端电连接，所述第一上拉管的控制端与所述第一控制模块的输出端电连接；所述第一控制模块的第一输入端与所述信号传输管的第二端电连接，所述第一控制模块的第二输入端与所述第一电压电连接；所述第一控制模块用于在所述信号传输管的第二端为高电平时，控制所述第一上拉管导通；
所述第二上拉管的第一端与所述第二电压电连接，所述第二上拉管的第二端与所述信号传输管的第二端电连接，所述第二上拉管的控制端与所述第二控制模块的输出端电连接；所述第二控制模块的第一输入端与所述信号传输管的第一端电连接，所述第二控制模块的第二输入端与所述第二电压电连接；所述第二控制模块用于在所述信号传输管的第一端为高电平时，控制所述第二上拉管导通。
可选地，所述第一上拉管和所述第二上拉管为PMOS晶体管。
可选地，所述信号传输管为NMOS晶体管。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的信号传输管的驱动电路和电平转换电路，无论第一电压大于第二电压，还是第一电压小于第二电压，第一检测模块都会将两个电压中的较大者传输至栅极驱动模块的第一输入端，第二检测模块都会将两个电压中的较小者传输至栅极驱动模块的第二输入端，以使栅极驱动模块根据所述第一电压和所述第二电压产生箝位电压，并通过所述箝位电压控制所述信号传输管进行信号的传输，从而可以在第一电压和第二电压大小关系不确定即两个电压所属电压域的大小关系不确定的情况下，实现两个电压域之间信号的传输。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种信号传输管的驱动电路的结构示意图；
图2为本发明实施例提供的另一种信号传输管的驱动电路的结构示意图；
图3为本发明实施例提供的一种电平转换电路的结构示意图；
图4为本发明实施例提供的另一种电平转换电路的结构示意图。
具体实施方式
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种信号传输管的驱动电路，该电平转换电路可以应用于电平转换芯片、逻辑控制芯片和数据传输芯片等，如图1所示，该信号传输管的驱动电路包括第一检测模块11、第二检测模块12和栅极驱动模块13。
其中，第一检测模块11的第一输入端与第一电压VA电连接，第一检测模块11的第二输入端与第二电压VB电连接。第一检测模块11用于将第一电压VA和第二电压VB中的较大者传输至栅极驱动模块13的第一输入端A1。
第二检测模块12的第一输入端与第一电压VA电连接，第二检测模块12的第二输入端与第二电压VB电连接。第二检测模块12用于将第一电压VA和第二电压VB中的较小者传输至栅极驱动模块13的第二输入端A2。
也就是说，若第一电压VA大于第二电压VB，则第一检测模块11将第一电压VA传输至栅极驱动模块13的第一输入端A1、第二检测模块12将第二电压VB传输至栅极驱动模块13的第二输入端A2；若第一电压VA小于第二电压VB，则第一检测模块11将第二电压VB传输至栅极驱动模块13的第一输入端A1、第二检测模块12将第一电压VA传输至栅极驱动模块13的第二输入端A2。
栅极驱动模块13用于根据第一电压VA和第二电压VB产生箝位电压，以通过箝位电压控制信号传输管MN进行信号的传输。其中，栅极驱动模块13的输出端与信号传输管MN的控制端电连接，以将箝位电压传输至信号传输管MN的控制端，并通过箝位电压控制信号传输管MN的导通和截止。可选地，信号传输管MN为NMOS晶体管。
其中，第一电压VA为第一电压域的电压源的输出电压，第二电压VB为第二电压域的电压源的输出电压。信号传输管MN的第一端A与第一电压域的信号传输端电连接、第二端B与第二电压域的信号传输端，当信号传输管MN导通时，进行第一电压域和第二电压域之间信号的传输。其中，当第一电压VA大于第二电压VB时，说明第一电压域为高电压域，第二电压域为低电压域。当第一电压VA小于第二电压VB时，说明第一电压域为低电压域，第二电压域为高电压域。
本发明实施例中，无论第一电压VA大于第二电压VB，还是第一电压VA小于第二电压VB，第一检测模块11都会将两个电压中的较大者传输至栅极驱动模块13的第一输入端A1，第二检测模块12都会将两个电压中的较小者传输至栅极驱动模块13的第二输入端A2，而只要栅极驱动模块13的第一输入端A1的电压大于第二输入端的电压，栅极驱动模块13就会产生箝位电压，并通过箝位电压控制信号传输管MN进行信号的传输，从而可以在第一电压VA和第二电压VB大小关系不确定即两个电压域大小关系不确定的情况下，实现两个电压域之间信号的传输。
在本发明的一个具体实施例中，如图2所示，第一检测模块11包括第一晶体管M1和第二晶体管M2。第一晶体管M1的第一端与第一电压VA电连接，第一晶体管M1的控制端与第二电压VB电连接，第二晶体管M2的第一端与第二电压VB电连接，第二晶体管M2的控制端与第一电压VA电连接，第二晶体管M2的第二端与第一晶体管M1的第二端电连接，且第一晶体管M1的第二端与栅极驱动模块13的第一输入端A1电连接。
第二检测模块12包括第三晶体管M3和第四晶体管M4。第三晶体管M3的第一端与第一电压VA电连接，第三晶体管M3的控制端与第二电压VB电连接，第四晶体管M4的第一端与第二电压VB电连接，第四晶体管M4的控制端与第一电压VA电连接，第四晶体管M4的第二端与第三晶体管M3的第二端电连接，且第三晶体管M3的第二端与栅极驱动模块13的第二输入端A2电连接。
栅极驱动模块13包括反相器INV、第五晶体管M5、第六晶体管M6、电阻R和电容C。反相器INV的输入端与使能端EN电连接，反相器INV的输出端与第五晶体管M5的控制端电连接；第五晶体管M5与栅极驱动模块13的第一输入端A1电连接，第五晶体管M5的第二端与电阻R的第一端电连接，电阻R的第二端与第六晶体管M6的第一端电连接；第六晶体管M6的第二端接地，第六晶体管M6的控制端与栅极驱动模块13的第二输入端A2电连接；电容C的第一端与电阻R的第二端电连接，电容C的第二端接地；电容C的第一端与信号传输管MN的控制端电连接，以将箝位电压传输至信号传输管MN的控制端，并通过箝位电压控制信号传输管MN进行信号的传输。
可选地，第一晶体管M1和第二晶体管M2都为PMOS晶体管；第三晶体管M3和第四晶体管M4都为NMOS晶体管；第五晶体管M5和第六晶体管M6都为PMOS晶体管。需要说明的是，本发明实施例中的控制端是指薄膜晶体管的栅极，第一端为薄膜晶体管的源极或漏极，第二端为薄膜晶体管的漏极或源极。
参考图2，当第一电压VA小于第二电压VB时，如第一电压VA为低电平、第二电压VB为高电平时，第一晶体管M1截止、第二晶体管M2导通，栅极驱动模块13的第一输入端A1的电压VA1＝VB，同时，第三晶体管M3导通、第四晶体管M4截止，栅极驱动模块13的第二输入端A2的电压VA2＝VA，此时，第六晶体管M6导通。使能端EN输入高电平信号后，反相器IVN输出低电平信号，使得第五晶体管M5导通。此时，电流从第二电压VB端经过第五晶体管M5、电阻R和第六晶体管M6流向地，使得栅极驱动模块13的输出端的电压即A3节点的电压VA3＝VA+VGSP。
当第一电压VA大于第二电压VB时，如第一电压VA为高电平、第二电压VB为低电平时，第一晶体管M1导通、第二晶体管M2截止，栅极驱动模块13的第一输入端A1的电压VA1＝VA，同时，第三晶体管M3截止、第四晶体管M4导通，栅极驱动模块13的第二输入端A2的电压VA2＝VB，此时，第六晶体管M6导通。使能端EN输入高电平信号后，反相器IVN输出低电平信号，使得第五晶体管M5导通。此时，电流从第一电压VA端经过第五晶体管M5、电阻R和第六晶体管M6流向地，使得栅极驱动模块13的输出端的电压即A3节点的电压VA3＝VB+VGSP。
其中，VGSP为第六晶体管M6的栅源电压，由于该栅源电压较小，可以忽略不计，因此，当第一电压VA小于第二电压VB时，栅极驱动模块13输出的箝位电压即A3节点的电压VA3＝VA；当第一电压VA大于第二电压VB时，栅极驱动模块13输出的箝位电压即A3节点的电压VA3＝VB。
也就是说，本发明实施例中，可以通过第一检测模块11和第二检测模块12检测第一电压VA和第二电压VB的大小关系，并将第一电压VA和第二电压VB中的较大者作为栅极驱动模块13的供电电压，将第一电压VA和第二电压VB中的较小者作为箝位电压输出至信号传输管MN的栅极，从而可以在应用中不再被电压域的大小关系限制，扩大了应用范围。
本发明实施例还提供了一种电平转换电路，该电平转换电路可以应用于电平转换芯片、逻辑控制芯片和数据传输芯片等，如图3所示，该电平转换电路包括信号传输管MN和信号传输管MN的驱动电路，该信号传输管MN的驱动电路为如上任一实施例提供的驱动电路，该驱动电路用于向信号传输管MN的栅极提供箝位电压，以使信号传输管MN在传输低电平信号时导通、在传输高电平信号时截止。
当信号传输管MN传输低电平信号时，如信号传输管MN的第一端A输入低电平信号时，箝位电压和低电平信号的电压差大于或等于信号传输管MN的导通电压阈值，从而使得信号传输管MN导通；当信号传输管MN传输高电平信号时，如信号传输管MN的第一端A输入高电平信号时，箝位电压和高电平信号的电压差小于信号传输管MN的导通电压阈值，从而使得信号传输管MN截止。
本发明实施例中，如图3所示，电平转换电路还包括第一上拉管MP1、第二上拉管MP2、第一控制模块和第二控制模块。第一上拉管MP1的第一端与第一电压VA电连接，第一上拉管MP1的第二端与信号传输管MN的第一端A电连接，第一上拉管MP1的控制端与第一控制模块的输出端电连接；第一控制模块的第一输入端与信号传输管MN的第二端B电连接，第一控制模块的第二输入端与第一电压VA电连接；第一控制模块用于在信号传输管MN的第二端B为高电平时，控制第一上拉管MP1导通。
第二上拉管MP2的第一端与第二电压VB电连接，第二上拉管MP2的第二端与信号传输管MN的第二端B电连接，第二上拉管MP2的控制端与第二控制模块的输出端电连接；第二控制模块的第一输入端与信号传输管MN的第一端A电连接，第二控制模块的第二输入端与第二电压VB电连接；第二控制模块用于在信号传输管MN的第一端A为高电平时，控制第二上拉管MP2导通。
可选地，第一上拉管MP1和第二上拉管MP2为PMOS晶体管。
当需要传输高电平信号时，如信号传输管MN的第一端A输入高电平信号时，第二控制模块控制第二上拉管MP2导通，将信号传输管MN的第二端B的电压上拉为高电平，相当于将第一端A的高电平信号传输到了第二端B。同样，当信号传输管MN的第二端B输入高电平信号时，第一控制模块控制第一上拉管MP1导通，将信号传输管MN的第一端A的电压上拉为高电平，相当于将第二端B的高电平信号传输到了第一端A。
需要说明的是，本发明实施例中的第一控制模块和第二控制模块可以由NMOS晶体管、反相器和逻辑门等构成，在此不再赘述。
本发明所提供的信号传输管的驱动电路和电平转换电路，无论第一电压大于第二电压，还是第一电压小于第二电压，第一检测模块都会将两个电压中的较大者传输至栅极驱动模块的第一输入端，第二检测模块都会将两个电压中的较小者传输至栅极驱动模块的第二输入端，以使栅极驱动模块根据所述第一电压和所述第二电压产生箝位电压，并通过所述箝位电压控制所述信号传输管进行信号的传输，从而可以在第一电压和第二电压大小关系不确定即两个电压所属电压域的大小关系不确定的情况下，实现两个电压域之间信号的传输。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种信号传输管的驱动电路，其特征在于，包括第一检测模块、第二检测模块和栅极驱动模块；
所述第一检测模块的第一输入端与第一电压电连接，所述第一检测模块的第二输入端与第二电压电连接；所述第一检测模块用于将所述第一电压和所述第二电压中的较大者传输至所述栅极驱动模块的第一输入端；
所述第二检测模块的第一输入端与第一电压电连接，所述第二检测模块的第二输入端与第二电压电连接；所述第二检测模块用于将所述第一电压和所述第二电压中的较小者传输至所述栅极驱动模块的第二输入端；
所述栅极驱动模块用于根据所述第一电压和所述第二电压产生箝位电压，以通过所述箝位电压控制所述信号传输管进行信号的传输；
所述栅极驱动模块包括反相器、第五晶体管、第六晶体管、电阻和电容；
所述反相器的输入端与使能端电连接，所述反相器的输出端与所述第五晶体管的控制端电连接；
所述第五晶体管与所述栅极驱动模块的第一输入端电连接，所述第五晶体管的第二端与所述电阻的第一端电连接，所述电阻的第二端与所述第六晶体管的第一端电连接；
所述第六晶体管的第二端接地，所述第六晶体管的控制端与所述栅极驱动模块的第二输入端电连接；
所述电容的第一端与所述电阻的第二端电连接，所述电容的第二端接地；
所述电容的第一端与所述信号传输管的控制端电连接，以将箝位电压传输至所述信号传输管的控制端，并通过所述箝位电压控制所述信号传输管进行信号的传输。
2.根据权利要求1所述的驱动电路，其特征在于，所述第一检测模块包括第一晶体管和第二晶体管；
所述第一晶体管的第一端与所述第一电压电连接，所述第一晶体管的控制端与所述第二电压电连接，所述第二晶体管的第一端与所述第二电压电连接，所述第二晶体管的控制端与所述第一电压电连接，所述第二晶体管的第二端与所述第一晶体管的第二端电连接，且所述第一晶体管的第二端与所述栅极驱动模块的第一输入端电连接。
3.根据权利要求2所述的驱动电路，其特征在于，所述第二检测模块包括第三晶体管和第四晶体管；
所述第三晶体管的第一端与所述第一电压电连接，所述第三晶体管的控制端与所述第二电压电连接，所述第四晶体管的第一端与所述第二电压电连接，所述第四晶体管的控制端与所述第一电压电连接，所述第四晶体管的第二端与所述第三晶体管的第二端电连接，且所述第三晶体管的第二端与所述栅极驱动模块的第二输入端电连接。
4.根据权利要求3所述的驱动电路，其特征在于，所述第一晶体管和所述第二晶体管都为PMOS晶体管；
所述第三晶体管和所述第四晶体管都为NMOS晶体管。
5.根据权利要求1所述的驱动电路，其特征在于，所述第五晶体管和所述第六晶体管都为PMOS晶体管。
6.一种电平转换电路，其特征在于，包括信号传输管和信号传输管的驱动电路，所述信号传输管的驱动电路为权利要求1～5任一项所述的驱动电路。
7.根据权利要求6所述的电路，其特征在于，还包括第一上拉管、第二上拉管、第一控制模块和第二控制模块；
所述第一上拉管的第一端与所述第一电压电连接，所述第一上拉管的第二端与所述信号传输管的第一端电连接，所述第一上拉管的控制端与所述第一控制模块的输出端电连接；所述第一控制模块的第一输入端与所述信号传输管的第二端电连接，所述第一控制模块的第二输入端与所述第一电压电连接；所述第一控制模块用于在所述信号传输管的第二端为高电平时，控制所述第一上拉管导通；
所述第二上拉管的第一端与所述第二电压电连接，所述第二上拉管的第二端与所述信号传输管的第二端电连接，所述第二上拉管的控制端与所述第二控制模块的输出端电连接；所述第二控制模块的第一输入端与所述信号传输管的第一端电连接，所述第二控制模块的第二输入端与所述第二电压电连接；所述第二控制模块用于在所述信号传输管的第一端为高电平时，控制所述第二上拉管导通。
8.根据权利要求7所述的电路，其特征在于，所述第一上拉管和所述第二上拉管为PMOS晶体管。
9.根据权利要求6所述的电路，其特征在于，所述信号传输管为NMOS晶体管。
CN201811640142.9A 2018-12-29 2018-12-29 一种信号传输管的驱动电路和电平转换电路 Active CN109450436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811640142.9A CN109450436B (zh) 2018-12-29 2018-12-29 一种信号传输管的驱动电路和电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811640142.9A CN109450436B (zh) 2018-12-29 2018-12-29 一种信号传输管的驱动电路和电平转换电路

Publications (2)

Publication Number Publication Date
CN109450436A CN109450436A (zh) 2019-03-08
CN109450436B true CN109450436B (zh) 2024-02-09

Family

ID=65540080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811640142.9A Active CN109450436B (zh) 2018-12-29 2018-12-29 一种信号传输管的驱动电路和电平转换电路

Country Status (1)

Country Link
CN (1) CN109450436B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110138359B (zh) * 2019-05-20 2023-05-26 上海艾为电子技术股份有限公司 单脉冲产生电路和电平转换电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252241A (ja) * 1996-03-15 1997-09-22 Fujitsu Ltd アナログスイッチ及び半導体装置
CN102130492A (zh) * 2010-07-31 2011-07-20 华为技术有限公司 电源选择装置和方法
CN102340302A (zh) * 2010-06-25 2012-02-01 施乐公司 使用电容耦合的低压至高压电平转换
CN102959863A (zh) * 2010-06-28 2013-03-06 飞思卡尔半导体公司 用于高压端子的传输门电路
JP2013219693A (ja) * 2012-04-11 2013-10-24 Mitsubishi Electric Corp スイッチ回路
CN103856204A (zh) * 2012-12-05 2014-06-11 艾尔瓦特集成电路科技（天津）有限公司 集成电路及其启动方法和电压选择电路
CN106160717A (zh) * 2015-04-03 2016-11-23 飞思卡尔半导体公司 传输门电路
CN209572001U (zh) * 2018-12-29 2019-11-01 上海艾为电子技术股份有限公司 一种信号传输管的驱动电路和电平转换电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252241A (ja) * 1996-03-15 1997-09-22 Fujitsu Ltd アナログスイッチ及び半導体装置
CN102340302A (zh) * 2010-06-25 2012-02-01 施乐公司 使用电容耦合的低压至高压电平转换
CN102959863A (zh) * 2010-06-28 2013-03-06 飞思卡尔半导体公司 用于高压端子的传输门电路
CN102130492A (zh) * 2010-07-31 2011-07-20 华为技术有限公司 电源选择装置和方法
JP2013219693A (ja) * 2012-04-11 2013-10-24 Mitsubishi Electric Corp スイッチ回路
CN103856204A (zh) * 2012-12-05 2014-06-11 艾尔瓦特集成电路科技（天津）有限公司 集成电路及其启动方法和电压选择电路
CN106160717A (zh) * 2015-04-03 2016-11-23 飞思卡尔半导体公司 传输门电路
CN209572001U (zh) * 2018-12-29 2019-11-01 上海艾为电子技术股份有限公司 一种信号传输管的驱动电路和电平转换电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
祝晓笑 ; 翟江 ; 赵洋立 ; 王世腾 ; 刘昌举 ; .一种CMOS图像传感器片上LVDS驱动电路设计.半导体光电.2018,(第05期),20-30. *

Also Published As

Publication number Publication date
CN109450436A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN105446923B (zh) 具有上拉升压器和下拉升压器的差分驱动器
JP2986333B2 (ja) インターフェース回路及び低電圧信号受信回路
US9473135B2 (en) Driver circuit including driver transistors with controlled body biasing
CN110660431B (zh) 第四代双倍数据率内存的输入输出驱动器
US7893720B2 (en) Bus low voltage differential signaling (BLVDS) circuit
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
CN109787611B (zh) 一种适用于电平转换芯片的自选择偏置电路
CN110098830B (zh) 一种晶体管的衬底切换电路和电平转换电路
US10367505B2 (en) Low power general purpose input/output level shifting driver
US6650167B1 (en) Multi-level/single ended input level shifter circuit
CN109450436B (zh) 一种信号传输管的驱动电路和电平转换电路
US9647666B1 (en) Transmitter and semiconductor device
US20180287615A1 (en) Level shifter and level shifting method
CN109787614B (zh) 一种单脉冲产生电路和双向电平转换电路
EP3154201B1 (en) Differential driver circuit and method for controlling a differential driver circuit
CN111415689A (zh) 输出电路和芯片
US20070049235A1 (en) Apparatus and method for transmitting signals
US10778197B2 (en) Level conversion device and method
US9362912B2 (en) Data output circuit of semiconductor apparatus
US11552639B2 (en) Low voltage differential signaling driver
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
CN113285706B (zh) 一种电压电平转换电路
KR20100133610A (ko) 전압 레벨 시프터
US11626864B1 (en) Level shift circuit
CN101123431B (zh) 电流型逻辑-cmos转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant