JP2008066908A - パルス幅制御等化回路 - Google Patents

Abstract

【課題】 符号間干渉によるパタンジッタを抑制する。
【解決手段】 パルス幅制御等化において、前後信号の対称性の有無に着目し、エッジ位置の調整量を記憶するテーブルの大きさを１／２乗に削減する。具体的には、 送信する符号系列に応じて各シンボルのパルス時間幅を、計算式あるいはテーブル検索によって決定した最適なパルス幅に調整する。テーブルを使う構成においては、エッジ位置調整量を符号系列の中のまさに送出しようとしているシンボルを中心として、前後の対称な位置にある２つのシンボル同士の排他的論理和の列、を検索キーとして記憶するテーブルを作成する。
【選択図】 図１

Description

本発明は、伝送装置に関し、特に信号の送信制御を行う伝送装置に関する。

近年、ＬＳＩ間あるいは基板間通信の伝送速度が急激に高速化するに伴い、従来の併進クロックを用いたパラレル伝送方式に代わって、１信号線にデータとクロックの両方を重畳して伝送するシリアル伝送方式が普及している。シリアル伝送方式では１信号線当たりの伝送速度を飛躍的に高める必要があるが、それに伴って、伝送路導体の表皮効果あるいは絶縁材料の誘電損失等による伝送信号の高周波成分の減衰が大きくなり、受信側では入力波形にＩＳＩ（Inter-Symbol Interference：符号間干渉）と呼ばれる送信符号系列に依存する信号品質の劣化が現れる。このため、受信側でのアイパタンが、時間軸方向（幅）、振幅方向（高さ）、ともに狭まり受信エラーを引き起こす原因となる。

図５は、ＩＳＩによって信号が劣化することを概念的に表した図である。図５(a) のように、符号系列が“H”と“L”レベルが交互に出現するパタンであるときには、受信信号の時刻、振幅がともにそろう。ところが、図５(b)に示したように、“Ｌ”が2符合続いた後に“Ｈ”がくるような符号系列では、受信信号に時間方向のずれ、すなわちパタンジッタが現れ、同時に振幅も所定レベルまで達しないことある。時間軸方向のずれ（パタンジッタ）５０１と、振幅方向のずれ５０２は、それぞれ、受信側アイパタンの幅、高さの減少として現れることになる。

このうち、アイパタンの高さの減少、すなわち振幅方向のずれについては、増幅器によって信号を増幅することである程度補償することが可能である。しかし、アイパタンの幅の減少、すなわちパタンジッタは、時間軸を引き伸ばすことが不可能であることから簡単に補う手段がない。加えて、最近のシリアル伝送方式では、信号波形それ自体から、クロック再生器（ＣＤＲ）によってクロックを取り出すことが一般的であるが、受信信号のジッタは、クロック再生器の性能を大きく低下させ、同期ずれによる受信エラーを引き起こす原因となる。したがって、受信側でのパタンジッタをいかに抑える、あるいは補償するかが、高速な信号伝送を行うにあたっての大きな課題である。

この課題を解決するために、送信側から伝送路のＩＳＩの分を考慮してあらかじめ歪ませた波形を送信することで、受信端でのアイを広げる方法（送信側等化）が行われている。送信側等化には、大きく分けて、送ろうとする符号系列に応じてパルス振幅を変化させる方法（送信側パルス振幅等化）と、送ろうとする符号系列に応じてパルス時間幅を変化させる方法（送信側パルス幅等化）とがある。

送信側パルス振幅等化は、振幅の変化量を送信データ系列の線形演算（ＦＩＲフィルタ）によって定めることができるため実現が比較的容易であり、現在、広く行われている。しかし、送信側パルス振幅等化は、等化処理を毎シンボルごとに行うことから、原理上シンボルレートより速いＩＳＩを補償できないため、ＩＳＩ低減の効果には限界がある。

一方、送信側パルス幅等化は、パルス幅の変化量を最適に制御すれば、原理上、パタンジッタをゼロとすることができる。また、送信波形の平均レベルを送信器の性能の限界まであげることができるため、受信側でのアイパタンの高さも大きくできる。

ＬＳＩ間の通信に送信側パルス幅等化を適用した例として、例えば、特許文献１で開示されている伝送信号補正用回路がある。 図２は、特許文献１で開示されている伝送信号補正用回路のブロック図である。図２において、外部に送出するとして内部回路から送られてくる符号系列２０１を、データ列検査回路２０３が検査し、最適なパルス幅を決定する。Ｍ階可変遅延回路２０２は、該パルス幅に基づいて内部回路から送られてきた符号系列を遅延させ、送信ドライバ回路２０４によって信号を送信レベルに増幅して出力する。

この構成による伝送信号補正回路においては、受信側でのパタンジッタをあらかじめ補償するように、送信符号系列に応じてなんらかの方法で決定した最適なパルス幅になるように、内部信号を遅延させて出力する。この結果、受信側ではパタンジッタの影響が打ち消され、きれいな観測波形を得ることが可能となる。

送信側パルス幅等化における大きな課題は、送信符号列と最適なパルス幅が複雑な非線形な関係にあるために、符号系列に応じた最適なパルス幅の決定が難しいことである。この課題を解決するために、送信符号列を検索キーとして最適なパルス幅を格納するテーブルを実際の送信に先立ってあらかじめ作成しておくことが考えられる。

例えば、光ディスクあるいは磁気ディスクといったディジタル信号記録再生装置においては、実際のデータ書き込みに先立って，複数の特定の符号系列を試し書きし，その再生信号のエッジ位置の観測結果から，符号系列に応じた最適なパルス幅を決定してテーブルに記憶する、という処理が行われている。

図３は特許文献２に開示されている光ディスク記憶装置のブロック図を簡略化したものである。記録媒体３０１が交換されるたびに、実データの記録を開始する前に、記録媒体上の試し書き用の領域に、複数の特定の符号系列を試し書きする。このとき、コントローラは、パルス幅調整回路３０５を停止させて、書き込むパルス幅を一定としておく。試し書き込み終了後、ピックアップ３０２で、試し書きしたデータを読み取り、増幅器３０６で増幅して、エッジタイミング検出器３０８でデータのエッジ位置を検出する。パルス幅設定用判定器で試し書きしたデータのエッジ位置が本来あるべき位置からどれだけずれているかを判定し、データ変換回路３１０で、エッジ位置を本来あるべき位置にするのに必要なパルス幅調整量を計算して、パルス幅調整量テーブルに設定する。以上が、記録媒体を交換するたびに、実データの書き込み処理の前に行う処理である。

実データの記録時には、パルス幅調整量テーブル３１１を、書き込む符号系列を検索キーとして表引きして最適なパルス幅を決定する。パルス幅調整回路３０４によって該最適パルス幅になるようにパルス時間幅を調整した後、レーザードライバ３０３、ピックアップ３０２を通して、記録媒体３０１にデータが書き込まれる。

特許文献２に開示されている光ディスク記憶装置によれば、記録媒体を交換するたびに、試し書きによって、符号系列に応じて最適なパルス幅調整量を決定することで、読み取り時には、ジッタが少ないきれいな波形を得ることが可能になる。
ここで，特許文献２に開示されている光ディスク記憶装置のような、テーブルに符号系列に応じた最適なパルス幅を記憶する構成を実現するのに必要なテーブルの大きさを見積もる。注目しているシンボルから離れるほどＩＳＩは減少するため、等化処理を行うにあたっては、ＩＳＩの影響が無視できない長さＮの符合列のみを考慮にいれればよい。ここで、Ｎは線路の状態と受信器の感度によって決まる定数である。特許文献２に開示されている光ディスク記録装置においては、長さＮの符号系列それぞれについて、最適なパルス幅をテーブルに格納する必要がある。したがって、テーブルの大きさは２のＮ乗に比例する大きさが必要である。

特開2005-057686号公報 特開平11-259863号公報

最適なパルス幅は、送信符号系列と複雑な非線形な関係にあるため、送信符号系列から効率的に最適なパルス幅の変化量を決定する手段が必要となる。しかしながら、特許文献1では、“Ｈ” あるいは“Ｌ”レベルの連続といったごく少数の特定の符号系列以外の場合に最適なパルス幅の変化量を決定する具体的な実施方法が、明らかにされていない。

特許文献２に開示されたディジタル信号記録再生装置では、２値符号系列に応じて最適なパルス幅調整量をテーブルに記録している。そのため、伝送路のＩＳＩがＮ符号に及ぶとすると、２のＮ乗に比例する大きさのテーブルが必要となる。したがって、伝送路のＩＳＩが大きい場合には、非常に大きなテーブルが必要となる。ディジタル信号記録再生装置は、系全体として伝送路は１本のみであるため、テーブルの大きさが問題になることはなかった。しかし、多数の伝送路を並列させて伝送速度を稼ぐことが一般的に行われているＬＳＩ間伝送においては、テーブルを小さくすることが実装にあたっての課題である。

また、特許文献２に開示されたディジタル信号記録再生装置においては、実データの記録前に、パルス幅調整量を決めるために試し書き（トレーニング）を行う必要がある。このため、記録媒体の一部を試し書き用の領域として確保する必要があり、その分だけ、実データの記憶可能容量が減少する。ＬＳＩ間通信においても、並列している伝送路の数が増えるにしたがって、トレーニング時間の増大が問題となっている。したがって、トレーニング手順を簡単化することが課題である。

本発明の代表的な実施態様にかかるパルス振幅変調信号出力回路では、現在送出しようとしている符号を中心として、前後の対称な位置にある符合同士の排他的論理和の列に対応してそれぞれパルス幅調整量を記憶するテーブルを備え、実際に送出すべき符号系列についてのまさに送出しようとしているシンボルを中心として、前後の対称な位置にあるシンボル同士の排他的論理和の列を検索キーとして上記テーブルを参照して調整量を得て送信側パルス幅等化を行う。

シンボル間干渉（ＩＳＩ）が存在する伝送路にシンボル列ａ_ｋを（ｋ＝…−２，−１，０，１，２）を２値パルス振幅変調（ＰＡＭ２）によって送信することを考える。送信器から送信されるシンボル周期Ｔの１シンボルのパルス波形ｇ(ｔ)が、伝送路でのロスによって、受信器ではパルスレスポンス関数ｈ(ｔ)として観察されるとする。ここで、Ｔは定数であり、全てのシンボルについてパルス幅は一定である。伝送路が線形であるとすれば、この伝送系でシンボル列ａ_ｋ（ａ_ｋ＝−１，１）を送受信したとき、受信器での観測波形は、

となる。シンボルａ_−１とシンボルＡ_０の間で符号遷移がある（ａ_−１≠ａ_０）とすると、この遷移におけるパタンジッタは、

ただし、−Ｔ／２＜ｔ_Ｊ＜Ｔ／２）を満たすｔ_Ｊで表される。上式をｔ＝０でニュートン法によって１回近似すると、

となる。ただし、ｈ'(ｔ)は、ｈ(ｔ)の時間微分を表している。

伝送路のパルスレスポンス関数が、中心を１シンボル離れるごとに、後ろ側ではβ（０＜β＜１）、前側ではγ（０＜γ＜１）の割合で指数的に減少すると仮定する。すなわち、パルスレスポンス関数が図４で示したように、

と表せるとする。（数５）を（数４）に代入すると、

となる。

さらに、パルスレスポンス関数がｔ＝Ｔ／２に関して対称、すなわち、β＝γとすると、

となる。ここで、ａ_−１≠ａ_０を使った。

｜ａ_ｋ｜＝１かつ０＜β＜１であるから、数７の絶対値は分子の影響が支配的である。したがって、パタンジッタｔ_Ｊの絶対値は、注目シンボルａ_０の前後、対称な位置にあるシンボル（ａ_−(k+1) とａ_ｋ）同士の排他的論理和の列のみによって定まることになる。一方、数７をβについてマクローリン展開してａ_ｋ＝−１，１を考慮すると、（数７）の分子が大きいとき、すなわちシンボル列の対称性がくずれて大きなパタンジッタが発生するときには、（数７）の符号が積ａ_−１ａ_−２で決まることがわかる。すなわち、ａ_-1≠ａ_-2のときにはエッジが早まる方向に、ａ_−１＝ａ_−２のときにはエッジが遅くなる方向にパタンジッタが発生する。

以上により、送出するべき符号列中の、注目シンボルを中心として前後の対称な位置にあるシンボル同士の排他的論理和の列をキーとするテーブルに、パタンジッタを打ち消すパルス幅調整量を記憶して、そのテーブルの表引きにより送信側パルス幅等化を行うことができる。このとき、パルス幅調整の方向は、注目シンボルの前２つのシンボルによって定める。

また、本発明の別の実施態様のパルス振幅変調信号出力回路は、符号列中の注目シンボル（まさに送信しようとしているシンボル）を中心として前後の対象な位置にあるシンボル同士の排他論理和に対応したエッジ位置調整量を記憶したテーブルを用いるのに代えて、伝送路の状態を示すパルスレスポンス関数のパラメータβ,γから、（数６）で表される受信側でのエッジ位置のパタンジッタｔ_Ｊを打ち消すエッジ位置整量を直接算出して送信信号のエッジ位置を決定する。すなわち、与えられた伝送路のパラメータβ,γから、次式によりエッジ位置調整量ｔ_Ｅを算出して出力するエッジ位置調整回路を用いる。

本発明によれば、送信すべき符号列のパタンごとにパタンジッタを打ち消すエッジ位置調整量を格納するテーブルのサイズを劇的に小さくさることができる。したがって、受信側でのパタンジッタを所望の精度まで抑制するのに必要な送信側の回路規模を小さくすることができる。また回路のトレーニングの手間も大幅に短縮できる。

なお、実際には、伝送路のパルスレスポンスは完全な前後対称形ではないし、正確に指数的に減少するとも言い切れない。したがって、厳密に言えば、上記の方法でエッジ位置調整量を記録すると、単純に符号系列全体をキーとして作成するときに比べて、等化誤差が大きくなる。しかし、調整可能なパルス幅の刻みよりも、等化誤差が小さければ、上記の方法を採用したことによるペナルティは顕在化しない。

更に、伝送路の状態を表すパラメータから直接エッジ位置調量を算出する構成をとれば、回路のトレーニングをすることなしに、送信する符号系列に対して最適なエッジ位置調整量を決定することが可能となる。ＬＳＩ間伝送においては、伝送路の状態は、主に伝送距離で決まるので、伝送距離を与えさえすれば、トレーニングなしで最初から適切なパルス幅で送信することが可能となる。

以下に、この発明の実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態によりこの発明が限定されるものではない。

図１は、本発明にかかるパルス振幅変調信号出力回路の実施例１による構成を表す図である。図１において、このパルス振幅変調信号出力回路は、パルス振幅等化回路１０２と、エッジ位置調整回路１０３と、まさに送信符号列のまさに送信しようとしているシンボルの前後対称な位置にあるシンボル同士の排他的論理和を検索キーとして最適なパルス幅を記憶しているエッジ位置調整量テーブル１０４と、現在の注目シンボルの前に符号遷移があるかどうかを検出する排他的論理和回路１０５と、現在の注目シンボルの前後の対称な位置にあるシンボル同士の排他的論理和を計算する排他的論理和回路群１０６と、現在の注目シンボルの前２つのシンボルの排他的論理輪を計算することによりエッジ位置調整方向を計算する排他的論理輪回路１０７と、送信ドライバ１０８と、を備えている。図１において、送信符号系列１０１は、外部に送出するとして内部回路から送られてくる２値符号系列 …ａ_−３ａ_−２ａ_−１ａ_０ａ_１ａ_２ａ_３… （ａ_ｋ＝＋１または−１）を表す。ただし、ａ_０は、まさに送信しようとしているシンボルを表す。

実際の送信に先立って、エッジ位置調整量テーブル１０４を、何らかの方法で最適な値に設定する。たとえば、実データ転送前の初期化手順において、エッジ位置を固定して複数の既知の符号系列を送信し受信器でのエッジ位置を測定する、あるいは、エッジ位置を変えながら複数の既知の符号系列を伝送し受信器でのアイ開口が最大となるエッジ位置を記録する、といった方法が考えられる。また、基板材質・線路長などが既知であり、伝送路の状態を表すパラメータが推定できるのであれば、後に実施例２で示す計算回路を使ってエッジ位置調整量テーブル１０４を作成することも可能である。あるいは、送受信が毎回固定した伝送路を通して行われるのであれば、回路の設計時にエッジ位置調整量テーブル１０４に最適なエッジ位置調整量をハードワイヤあるいはＲＯＭによって格納する構成も可能である。

実際の送信において、外部に送出するとして内部回路から送られてくる符号系列１０１は、パルス振幅等化回路１０２によって振幅方向について等化され、エッジ位置調整回路１０３に入力される。パルス振幅等化回路１０２は、一般的なＦＩＲフィルタによる等化回路といった公知な回路を用いることができる。ここで、パルス振幅等化回路１０２をなくして、送信符号系列１０１を、パルス振幅等化をせずに直接、エッジ位置調整回路１０３に入力する構成も可能である。あるいは、パルス振幅等価回路１０１と、エッジ位置調整回路１０３の順序を入れかえ、先にパルス幅等化をおこなったあと、パルス振幅等化を行う構成も考えられる。

一方、排他的論理和回路群１０６は、まさに送信しようとしているシンボルａ_０の前後の対称な位置にあるシンボル同士の排他的論理和列を計算する。なお、図１において、排他的論理和回路群１０６は、まさに送信しようとしているシンボルａ_０の前後３シンボル分の排他的論理和列を計算する３つの排他的論理和回路から構成されているが、伝送路のＩＳＩの大きさや、エッジ位置調整回路１０３が調整可能なエッジ位置の刻み、などを勘案して、シンボルａ_０の前後対称位置の排他的論理和を計算するシンボル数を３以外の適切な値にすることも可能である。エッジ位置調整テーブル１０４は、排他的論理和回路群１０６で計算された、まさに送信しようとしているシンボルａ_０の前後対称な位置にあるシンボル同士の排他的論理和列を検索キーとして、シンボルａ_０の直前のエッジの最適なエッジ位置を表引きし、エッジ位置調整回路１０３に入力する。

排他的論理和回路１０５は、まさに送信しようとしているシンボルａ_０の直前にエッジが存在する場合、すなわちａ_−１≠ａ_０の場合にエッジ位置調整回路１０３を動作させ、シンボルａ_０の直前にエッジが存在しない場合、すなわちａ_−１＝ａ_０の場合にはエッジ位置調整回路１０３を停止させ、パルス振幅等価回路１０２の出力を直接、送信ドライバ１０８に入力させる。ここで、エッジが存在しない場合にはエッジ位置調整回路１０３は何も行わないことを考えると、排他的論理和回路１０５をなくし、エッジの有無に関わらず常にエッジ位置調整回路１０３を動作させ続ける構成も可能である。

排他的論理輪回路１０７は、まさに送信しようとしているシンボルａ_０の直前の２シンボルａ_−１とａ_−２の排他的論理和を計算することにより、エッジ位置の調整方向を決定する。すなわち、ａ_−１≠ａ_−２の場合にはエッジ位置調整回路１０３はエッジ位置を遅くするにエッジ位置を変化させ、ａ_−１＝ａ_−２の場合にはエッジ位置調整回路１０３はエッジ位置を早くするにエッジ位置を変化させる。ここで、エッジ位置調整テーブル１０４にａ_−２とａ_０の排他的論理和が入力されていることを考えると、排他的論理和回路１０７がシンボルａ_−１とａ_−２の排他的論理和ではなく、シンボルａ_０とａ_−１の排他的論理和を計算する構成も可能である。

エッジ位置調整回路１０３は、パルス振幅等価回路１０１から出力された信号のエッジの位置を、排他的論理和回路１０７が計算した方向に、エッジ位置調整量テーブル１０４が示す大きさだけ調整する。送信ドライバ１０８は、エッジ位置調整回路１０３の出力信号を送信レベルに増幅し、送信波形１０９として、外部に送出する。

この実施の形態によるパルス振幅変調信号出力回路は、外部に送出するとして内部回路から送られてくる２値符号系列 …ａ_−３ａ_−２ａ_−１ａ_０ａ_１ａ_２ａ_３…の、まさに送信しようとしているシンボルａ_０の直前のエッジを、ａ_０の前後の符号列を勘案して最適な位置に調整して出力する。これによって、受信端では、パタンジッタが減少し、信号伝送の信頼性が向上する。

図６は、本発明にかかるパルス振幅変調信号出力回路の実施例２による構成を表す図である。このパルス振幅変調信号出力回路は、パルス振幅等化回路５０２と、エッジ位置調整回路１０３と、エッジ位置調整量計算回路６０１と、送信ドライバ１０７と、を備えている。

実際のデータ伝送に先立って、伝送路の状態を表すパラメータβ、γ（図４、および数６を参照）を決定する必要がある。伝送路の状態は、基板の材質と線路長からほぼ決まるので、何らかの方法でこれらを知ることができれば、表引きによってβ、γを決定することが可能である。実際の応用においては、ほとんどの場合、基板の材質は最初から既知である、一方、線路長は反射波の帰還時間の測定といった公知な方法で測定することができる。あるいは、送受信が毎回固定した伝送路を通して行われるのであれば、伝送路の状態パラメータβとγを、回路の設計時にハードワイヤによって作り込む構成も可能である。

実際のデータ伝送においては、外部に送出するとして内部回路から送られてくる符号系列１０１は、パルス振幅等化回路１０２によって振幅方向について等化され、エッジ位置調整回路１０３に入力される。パルス振幅等化回路１０２は、一般的なＦＩＲフィルタによる等化回路といった公知な回路を用いることができる。なお、パルス振幅等化回路１０２をなくして、送信符号系列１０１を、パルス振幅等化をせずに直接、エッジ位置調整回路１０３に入力する構成も可能である。あるいは、パルス振幅等価回路１０１と、エッジ位置調整回路１０３の順序を入れかえ、先にパルス幅等化をおこなったあと、パルス振幅等化を行う構成も考えられる。一方、エッジ位置計算回路６０１は、伝送路の状態を表すパラメータβとγから、数６で表される受信側でのエッジのパタンジッタｔ_Ｊを打ち消すエッジ位置調整量ｔ_Ｅを次式のように算出して出力する。

エッジ位置調整回路１０３は、エッジ位置調整量計算回路６０１の出力ｔ_Ｅにしたがってパルス振幅等化回路１０２から出力された信号のエッジ位置を調整して出力する。送信ドライバ１０７は、エッジ位置調整回路１０３の出力信号を送信レベルに増幅し、送信波形１０８として、外部に送出する。

エッジ位置調整量を計算する式、数１は除算を含むため、効率の良い回路で実装するには工夫が必要である。一例として、図７に、まさに送信しようとするシンボルのａ_０の前後３シンボルすなわち ａ_−３ａ_−２ａ_−１ａ_０ａ_１ａ_２ の６シンボルの影響のみを考慮にいれた場合に、数６をＩＩＲフィルタによって計算する回路を示した、図７において、ブロックＺ^−１は１シンボル時間Ｔのホールド回路を、三角形はゲイン（定数乗算）を、＋は加算を示している。図７に示したＩＩＲフィルタの伝達関数をｚ変換表示したものは、

であり、このフィルタは、まさに送信しようとしているシンボルａ_０の前後３シンボルすなわち ａ_−３ａ_−２ａ_−１ａ_０ａ_１ａ_２ の６シンボルについて、（数１）を計算した値を出力することがわかる。伝送路のＩＳＩの大きさや、エッジ位置調整回路１０３が調整可能なエッジ位置の刻み、などを勘案して、考慮するシンボル数を６以外の値にする構成も考えられる。また、考慮するシンボル数は、まさに送信しようとしているシンボルａ_０の前後について必ずしも同数である必要はなく、例えば、前４シンボル、後ろ１シンボル、すなわちａ_−４ａ_−３ａ_−２ａ_−１ａ_０ を考慮に入れるといった構成も可能である。

以上は（数６）で表される受信側でのエッジ位置のパタンジッタを打ち消すようにエッジ位置調整量を算出するエッジ位置計算回路を採用した実施態様を説明した。これに変えて、（数７）のようにパルスレスポンス関数がｔ＝Ｔ／２に関して対称として近似した受信側エッジ位置のパタンジッタ量を補償するようにエッジ位置計算回路の構成を変形することも可能であり、より回路構成が簡単化される。

本発明は通信インタフェースおよび高速シリアルインタフェースを用いたデータ伝送回路に属し、ネットワーク装置（ルータやスイッチ、伝送装置、メディアコンバータ、リピータ、ゲートウェイ等）やパーソナルコンピュータ、サーバ、大型計算機、ディスクアレイシステム、ネットワーク・アタッチド・ストレージ（ＮＡＳ）等、通信インタフェース及び装置内でのデータ伝送経路を持つ全ての装置で利用可能である。

本発明によるパルス振幅変調信号出力回路のエッジ位置調整量テーブルの構成の１実施例を示す図。 公知なパルス幅等化回路の１例のブロック図。 公知なパルス幅可変の光ディスク記録再生装置のブロック図。 指数的に減少する伝送路のパルス応答波形。 符号間干渉（ＩＳＩ）によって信号品質が劣化することの概念的に示した図。 本発明によるパルス幅振幅変調信号出力回路の１実施例を示す図。 エッジ位置調整量計算回路の１実施例を示す図。

符号の説明

１０１…外部に送出するとして内部回路から送られてくる符号系列、１０２…パルス振幅等化回路、１０３…エッジ位置調整回路、１０４…エッジ位地調整量テーブル、１０５…排他的論理和回路、１０６…排他的論理和回路群、１０７…送信ドライバ、１０８…送信波形、２０１…外部に送出するとして内部回路から送られてくる符号系列、２０２…Ｍ階可変遅延回路、２０３…データ列検出器、２０４…送信ドライバ、２０５…送信波形、３０１…光ディスク記録媒体、３０２…ピックアップ、３０３…レーザードライバ、３０４…パルス幅調整回路、３０５…変調回路、３０６…増幅器、３０７…符号判定器、３０８…エッジタイミング検出回路、３０９…パルス幅設定用判定回路、３１０…データ変換器、３１１…パルス幅調整量テーブル、５０１…伝送路の符号間干渉によるパタンジッタ、５０２…伝送路の符号間干渉による振幅のずれ、６０１…エッジ位置調整量計算回路、６０２…伝送路の状態パラメータ。

Claims (3)

1. 符号系列をパルス振幅変調して出力するパルス振幅変調信号出力回路であって、外部に送出するとして内部回路から送られてくる２値符号系列から最適なエッジ位置調整量を決定するエッジ位置調整量計算回路と、該エッジ位置調整量計算回路の出力に基づいて送信信号のエッジ位置を調整するエッジ位置調整回路と、を備えており、上記エッジ位置調整量計算回路は、符号系列の中のまさに送出しようとしているシンボルを中心として、前後の対称な位置にある２つのシンボル同士の排他的論理和の列、を検索キーとしてエッジ位置調整量を格納するテーブルを備えていることを特徴とするパルス振幅変調信号出力回路。
2. 符号系列をパルス振幅変調して出力するパルス振幅変調信号出力回路であって、
   外部に送出するとして内部回路から送られてくる２値符号系列中のまさに送出しようとするシンボルの前に遷移があるかを検出する第１の排他論理和回路と、前記２値符号系列中送の前記送出しようとするシンボル前後の対象な位置にあるシンボル同士の排他論理和を算出する排他論理和回路群と、前記２値符号系列中送の前記送出しようとするシンボル前後の対象な位置にあるシンボル同士の排他論理和の列に対応してそれぞれエッジ位置調整量を格納し、前記排他論理和回路群の出力を検索キーとして入力してエッジ位置調整量を表引きするテーブルと、前記第１の排他論理回路の出力により送信信号の遷移を決定し、その送信信号のエッジ位置を前記テーブルから表引きされたエッジ位置調整量にしたがって制御するエッジ位置調整回路を含むパルス振幅変調信号出力回路。
3. 符号系列をパルス振幅変調して出力するパルス振幅変調信号出力回路であって、外部に送出するとして内部回路から送られてくる符号系列から最適なエッジ位置調整量を決定するエッジ位置調整量計算回路と、該エッジ位置調整量計算回路の出力に基づいて送信信号のエッジの位置を調整するエッジ位置調整回路と、を備えており、
   上記エッジ位置調整量計算回路は、外部に送出するとして内部回路から送られてくる符号系列
   …ａ_−４ａ_−３ａ_−２ａ_−１ａ_０…
   と、伝送路の状態から定まるパラメータβ（0<β<1）と、γ（0<γ<1）から、式
   

   

   
   にしたがって最適なエッジ位置調整量を計算する計算回路を備えたことを特徴とするパルス振幅変調信号出力回路。
   
   

Images