TWI608711B - 時脈資料回復裝置 - Google Patents

時脈資料回復裝置 Download PDF

Info

Publication number
TWI608711B
TWI608711B TW105102369A TW105102369A TWI608711B TW I608711 B TWI608711 B TW I608711B TW 105102369 A TW105102369 A TW 105102369A TW 105102369 A TW105102369 A TW 105102369A TW I608711 B TWI608711 B TW I608711B
Authority
TW
Taiwan
Prior art keywords
signal
equalizer
clock
data recovery
data
Prior art date
Application number
TW105102369A
Other languages
English (en)
Other versions
TW201717554A (zh
Inventor
康文柱
蔡政宏
潘辰陽
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Publication of TW201717554A publication Critical patent/TW201717554A/zh
Application granted granted Critical
Publication of TWI608711B publication Critical patent/TWI608711B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

時脈資料回復裝置
本發明是有關於時脈資料回復(clock and data recovery)，且特別是一種時脈資料回復裝置。
電子高速傳輸系統(例如有線通訊系統或無線通訊系統)可以一傳輸系統為模型，其包含發射器、接收器和傳輸通道的傳輸系統。在此種傳輸系統中，發射器根據產生時脈訊號產生傳輸訊號，且發射此傳輸訊號經由傳輸通道至接收器。
然而，傳輸通道的特性會影響訊號傳輸的品質。舉例而言，當發射器發射出方波傳輸訊號至接收器時，接收器將接收到具有緩慢上升和下降邊緣的波形，而非具有快速上升和下降邊緣的方波。在由接收器所接收到的波形中，緩慢上升的部分稱為前標記(pre-cursor)，緩慢上升之尖峰形成主要標記(main-cursor)，且尖峰後緩慢下降的部分稱為後標記(post-cursor)。此種訊號失真(distortion)將造成符元間干擾(inter-symbol interference；ISI)且降低訊號傳輸品質，例如增加位元錯誤率(bit error rate；BER)。
為了補償傳輸通道的影響，可配備具有等化機制的接收器。舉例而言，當接收器從傳輸通道接收進來的訊號時，接收器因應等化器係數等化接收的訊號，且使用時脈資料回復(clock and data recovery；CDR)電路以產生回復的時脈訊號，此回復的時脈訊號接收的訊號同步。如此一來，便可去除傳輸通道的影響。
本發明的目的是在於提供一種時脈資料回復裝置。藉由本發明之時脈資料回復裝置，可改善由等化器係數所引致的相位偏移對邊緣偵測和/或相位誤差預估的影響。
本發明之一態樣是在於提供一種時脈資料回復裝置，此時脈資料回復裝置包含第一加法器、第二加法器、邊緣裁剪器(edge slicer)、資料裁剪器(data slicer)、誤差裁剪器(error slicer)、時脈資料回復電路、適應性濾波器和等化單元。第一加法器用以因應第一回授等化訊號和輸入訊號產生第一疊加訊號。第二加法器用以因應第二回授等化訊號和第一疊加訊號產生第二疊加訊號。邊緣裁剪器用以根據第一時脈訊號裁剪第一疊加訊號，以產生邊緣訊號。資料裁剪器用以根據第二時脈訊號裁剪第二疊加訊號，以產生資料訊號。誤差裁剪器用以根據第二時脈訊號和參考訊號裁剪第二疊加訊號，以產生誤差訊號。時脈資料回復電路用以因應資料訊號和邊緣訊號產生第一時脈訊號和第二時脈訊號。適應性濾波器用以因應資料訊號和誤差訊號產生 參考訊號和等化器係數組。等化單元用以因應資料訊號和等化器係數組產生第一回授等化訊號和第二回授等化訊號。
在一或多個實施例中，上述等化單元係決策回授等化器(decision feedback equalizer；DFE)。
在一或多個實施例中，上述等化器係數組包含多個第一等化器係數和第二等化器係數，其中此些第一等化器係數係與第一回授等化訊號相關，且第二等化器係數係與第二回授等化訊號相關。
在一或多個實施例中，上述第二等化器係數係等化器係數組中最接近第二疊加訊號之主要標記(main cursor)者，且上述第二等化器係數大於每一此些第一等化器係數。
在一或多個實施例中，上述等化單元包含第一決策回授等化器和第二決策回授等化器。第一決策回授等化器用以因應資料訊號和此些第一等化器係數產生第一回授等化訊號，且第二決策回授等化器用以因應資料訊號和第二等化器係數產生第二回授等化訊號。
在一或多個實施例中，上述第一時脈訊號與上述第二時脈訊號實質上互為反相。
在一或多個實施例中，上述時脈資料回復裝置更包含連續時間線性等化器(continuous time linear equalizer；CTLE)，此連續時間線性等化器係耦接於第一加法器，其用以等化從傳輸通道所接收之輸入訊號。
在一或多個實施例中，上述適應性濾波器係用以回應資料訊號和誤差訊號動態調整等化器係數組。
在一或多個實施例中，上述時脈資料回復電路包含正反相位偵測器(bang-bang phase detector)。正反相位偵測器用以因應資料訊號和邊緣訊號產生相位更新資訊，且第一時脈訊號和第二時脈訊號之相位因應相位更新資訊而對應被調整。
在一或多個實施例中，上述適應性濾波器係基於最小均方(least mean square；LMS)之適應性濾波器。
本發明之另一態樣是在於提供一種時脈資料回復裝置，此時脈資料回復裝置包含第一加法器、第二加法器、第一誤差裁剪器、資料裁剪器、第二誤差裁剪器、時脈資料回復電路、適應性濾波器和等化單元。第一加法器用以因應第一回授等化訊號和輸入訊號產生第一疊加訊號。第二加法器用以因應第二回授等化訊號和第一疊加訊號產生第二疊加訊號。第一誤差裁剪器用以根據時脈訊號和第一參考訊號裁剪第一疊加訊號，以產生第一誤差訊號。資料裁剪器用以根據時脈訊號裁剪第二疊加訊號，以產生資料訊號。第二誤差裁剪器用以根據時脈訊號和第二參考訊號裁剪第二疊加訊號，以產生第二誤差訊號。時脈資料回復電路用以因應資料訊號和第一誤差訊號產生時脈訊號。適應性濾波器用以因應資料訊號和第二誤差訊號產生第二參考訊號和等化器係數組。等化單元用以因應資料訊號和等化器係數組產生第一回授等化訊號和第二回授等化訊號。
在一或多個實施例中，上述等化單元係決策回授等化器。
在一或多個實施例中，上述等化器係數組包含多個第一等化器係數和第二等化器係數，其中此些第一等化器係數係與第一回授等化訊號相關，且第二等化器係數係與第二回授等化訊號相關。
在一或多個實施例中，上述第二等化器係數係等化器係數組中最接近第二疊加訊號之主要標記者，且上述第二等化器係數大於每一此些第一等化器係數。
在一或多個實施例中，上述等化單元包含第一決策回授等化器和第二決策回授等化器。第一決策回授等化器用以因應資料訊號和此些第一等化器係數產生第一回授等化訊號，且第二決策回授等化器用以因應資料訊號和第二等化器係數產生第二回授等化訊號。
在一或多個實施例中，上述時脈資料回復裝置更包含連續時間線性等化器，此連續時間線性等化器係耦接於第一加法器，其用以等化從傳輸通道所接收之輸入訊號。
在一或多個實施例中，上述適應性濾波器係用以回應資料訊號和第二誤差訊號動態調整第二參考訊號。
在一或多個實施例中，上述適應性濾波器係用以回應資料訊號和第二誤差訊號動態調整等化器係數組。
在一或多個實施例中，上述時脈資料回復電路包含繆勒-馬勒相位偵測器(Mueller-Muller phase detector)。繆勒-馬勒相位偵測器用以因應資料訊號和第 一誤差訊號產生相位更新資訊，且第一時脈訊號和第二時脈訊號之相位因應相位更新資訊而對應被調整。
在一或多個實施例中，上述適應性濾波器係基於最小均方之適應性濾波器。
100、500、600‧‧‧時脈資料回復裝置
102、502、602‧‧‧可變增益放大器
104、504、604‧‧‧連續時間線性等化器
106、506A、506B、606A、606B‧‧‧加法器
108、508‧‧‧邊緣裁剪器
110、510、610‧‧‧資料裁剪器
112、512、608、612‧‧‧誤差裁剪器
114、514、614‧‧‧時脈資料回復電路
116、516、616‧‧‧適應性濾波器
118、518、618‧‧‧等化單元
202、204、302、304‧‧‧曲線
518A、518B、618A、618B‧‧‧決策回授等化器
CLK‧‧‧時脈訊號
CLK1‧‧‧第一時脈訊號
CLK2‧‧‧第二時脈訊號
h1-hN‧‧‧等化器係數
P1、P1'、P2、P2'‧‧‧相位
SD‧‧‧資料訊號
SE‧‧‧邊緣訊號
SER、SER1、SER2‧‧‧誤差訊號
SF‧‧‧回授等化訊號
SF1‧‧‧第一回授等化訊號
SF2‧‧‧第二回授等化訊號
SX‧‧‧輸入訊號
SY、SY1、SY2‧‧‧疊加訊號
VF、VREF、VREF1、VREF2‧‧‧參考訊號
為了更完整了解實施例及其優點，現參照結合所附圖式所做之下列描述，其中：〔圖1〕係繪示時脈資料回復(clock and data recovery；CDR)裝置的電路示意圖；〔圖2〕示意性地示出若最大等化器係數未在適當時間被加入時最大等化器係數在零交越(zero crossing)上影響〔圖1〕之疊加訊號的相位；〔圖3〕示意性地示出最大等化器係數對〔圖1〕之訊號準位的影響；〔圖4A〕示意性地示出〔圖1〕之時脈資料回復裝置的最大等化器係數對時間的關係；〔圖4B〕示意性地示出〔圖1〕之時脈資料回復裝置的時脈資料回復相位對時間的關係；〔圖5〕係繪示依據本發明一些實施例之時脈資料回復裝置的電路示意圖；〔圖6〕係繪示依據本發明一些實施例之時脈資料回復裝置的電路示意圖； 〔圖7A〕示意性地示出〔圖5〕之時脈資料回復裝置的最大等化器係數對時間的關係；以及〔圖7B〕示意性地示出〔圖5〕之時脈資料回復裝置的時脈資料回復相位對時間的關係。
以下仔細討論本發明的實施例。然而，可以理解的是，實施例提供許多可應用的概念，其可實施於各式各樣的特定內容中。所討論、揭示之實施例僅供說明，並非用以限定本發明之範圍。
除非另有指定或者需要描述的操作，關於電子通訊等術語(例如「耦合」一詞)係指節點通過中間結構、部件或元件與另一節點直接或間接通訊的關係。
請參照圖1，圖1係繪示時脈資料回復(clock and data recovery；CDR)裝置100的電路示意圖。時脈資料回復裝置100係位於傳輸系統的接收器。如圖1所示，時脈資料回復裝置100包含可變增益放大器(variable gain amplifier；VGA)102、連續時間線性等化器(continuous time linear equalizer；CTLE)104、加法器106、邊緣裁剪器(edge slicer)108、資料裁剪器(data slicer)110、誤差裁剪器(error slicer)112、時脈資料回復電路114、適應性濾波器116和等化單元118。
可變增益放大器102用以從傳輸通道接收輸入訊號且放大此輸入訊號。特別地，可變增益放大器102根據可變增益因子來放大輸入訊號。連續時間線性等化器104耦 接至可變增益放大器102的輸出端，且其用以等化輸入訊號。特別地，連續時間線性等化器104用以增加輸入訊號之高頻成分的振幅。
加法器106耦接至連續時間線性等化器104的輸出端，其用以因應回授等化訊號SF和輸入訊號SX產生疊加訊號SY，其中的回授等化訊號SF係由等化單元118產生，而輸入訊號SX係由連續時間線性等化器104產生。加法器106包含正輸入端、負輸入端和輸出端，其中正輸入端用以接收輸入訊號SX，且負輸入端用以接收回授等化訊號SF。加法器106藉由將輸入訊號SX減去回授等化訊號SF來產生且輸出疊加訊號SY。
邊緣裁剪器108耦接至加法器106的輸出端，且其用以根據第一時脈訊號CLK1進行疊加訊號SY的裁剪而產生邊緣訊號SE。邊緣裁剪器108偵測疊加訊號SY的邊緣且在第一時脈訊號CLK1的轉換時間點對疊加訊號SY取樣，以產生邊緣訊號SE。
資料裁剪器110耦接至加法器106的輸出端，且其用以藉由根據第二時脈訊號CLK2和固定的參考訊號VF(例如0伏特)裁剪疊加訊號SY來產生資料訊號SD。資料裁剪器110對疊加訊號SY取樣、判別取樣的邏輯值且據以產生資料訊號SD。舉例而言，資料裁剪器110比較疊加訊號SY的每一取樣與一中間準位，以判別疊加訊號SY的每一取樣是否大於中間準位。若疊加訊號SY的取樣大於中間準位， 則資料裁剪器110將疊加訊號SY的取樣設為等於邏輯"1"；反之，資料裁剪器110疊加訊號SY的取樣設為等於邏輯"0"。
誤差裁剪器112耦接至加法器106的輸出端，且其用以根據第二時脈訊號CLK2和參考訊號VREF裁剪疊加訊號SY來產生誤差訊號SER。舉例而言，若疊加訊號SY的取樣被判別為邏輯"1"，則誤差裁剪器112將疊加訊號SY的取樣設為等於+1或-1，以反映疊加訊號SY的取樣是否大於或小於參考訊號VREF的準位。
時脈資料回復電路114耦接至邊緣裁剪器108和資料裁剪器110，且其用以因應資料訊號SD和邊緣訊號SE產生第一時脈訊號CLK1和第二時脈訊號CLK2。時脈資料回復電路114可包含正反相位偵測器(bang-bang phase detector；亦稱為Alexander相位偵測器)，其用以接收資料訊號SD和邊緣訊號SE，以產生用於對應調整第一時脈訊號CLK1和第二時脈訊號CLK2的相位更新資訊。
適應性濾波器116耦接至資料裁剪器110和誤差裁剪器112，且其用以因應資料訊號SD和誤差訊號SER產生參考訊號VREF和一組等化器係數h1-hN。適應性濾波器116可被實施為若干適應性迴圈，此些適應性迴圈用以決定等化器係數h1-hN。此外，適應性濾波器116可動態調整參考訊號VREF和等化器係數h1-hN。在一些實施例中，適應性濾波器116係基於最小均方(least mean square；LMS)之適應性濾波器。
等化單元118耦接至資料裁剪器110和適應性濾波器116，且其用以因應資料訊號SD和等化器係數h1-hN產生回授等化訊號SF，以為了消除輸入訊號SX的後標記(post-cursor)。舉例而言，等化單元118可為決策回授等化器(decision feedback equalizer；DFE)，且回授等化訊號SF、資料訊號SD與等化器係數h1-hN之間的關係如式(1)所示： 其中[k-i]為訊號SD[k]的第i個延遲取樣。因此，疊加訊號SY、回授等化訊號SF與輸入訊號SX之間的關係如式(2)所示：
圖2示意性地示出若最大等化器係數(即等化器係數h1-hN中最接近疊加訊號SY之主要標記(main cursor)的等化器係數h1)未在適當時間被加入時最大等化器係數在零交越(zero crossing)上影響圖1之疊加訊號SY的相位。因為二相鄰位元的符號在資料轉換實為相反，故此係數最顯著影響零交越，且其值將改變零交越的位置或原訊號準位。在圖2中，曲線202代表不包含等化器係數h1之疊加訊號SY的電壓值與相位之間的關係，且曲線204代表包含等化器係數h1之疊加訊號SY的電壓值與相位之間的關係。如圖2所示，疊加訊號SY在上升階段中的相位轉換(在零交越點)位於相位P1，且邊緣訊號SE在上升階段中的相位轉換位於 相位P1'。在相位P1與相位P1'之間存在顯著的相位偏移，從而影響邊緣裁剪器108的邊緣取樣。
圖3示意性地示出最大等化器係數對訊號準位的影響。在圖3中，曲線302代表不包含等化器係數h1之疊加訊號SY的電壓值與相位之間的關係，且曲線304代表包含等化器係數h1之疊加訊號SY的電壓值與相位之間的關係。如圖3所示，在下降階段中，疊加訊號SY的取樣相位(在參考訊號VR的電壓準位)係在相位P2，而邊緣訊號SE的相位轉係在相位P2'。在相位P2與P2'之間存在顯著的相位偏移，從而影響用於相位誤差預估之誤差訊號的訊號準位。
圖4A和4B示意性地示出最大等化器係數(即等化器係數h1-hN中最接近疊加訊號SY之主要標記的等化器係數h1)與時脈資料回復裝置100的時脈資料回復相位對時間的關係。如圖4A和4B所示，時脈資料回復裝置100的時脈資料回復相位對應等化器係數h1而改變；也就是說，時脈資料回復裝置100的時脈資料回復相位與等化器係數h1耦合。因此，等化器係數h1顯著地影響時脈資料回復裝置100的時脈資料回復相位。
請參照圖5，圖5係繪示依據本發明一些實施例之時脈資料回復裝置500的電路示意圖。如圖5所示，時脈資料回復裝置500包含可變增益放大器502、連續時間線性等化器504、二加法器506A和506B、邊緣裁剪器508、資料裁剪器510、誤差裁剪器512、時脈資料回復電路514、適應性濾波器516和等化單元518。
可變增益放大器502用以從傳輸通道接收輸入訊號且放大此輸入訊號。連續時間線性等化器504耦接至可變增益放大器502的輸出端，且其用以等化輸入訊號。特別地，可變增益放大器502根據可變增益因子來放大輸入訊號，且連續時間線性等化器504用以增加輸入訊號之高頻成分的振幅。
加法器506A耦接至連續時間線性等化器504的輸出端和等化單元518，其用以因應第一回授等化訊號SF1和輸入訊號SX產生疊加訊號SY1，其中的第一回授等化訊號SF1係由等化單元518產生，而輸入訊號SX係由連續時間線性等化器504產生。加法器506A包含正輸入端、負輸入端和輸出端，其中正輸入端用以接收輸入訊號SX，且負輸入端用以接收第一回授等化訊號SF1。加法器506A藉由將輸入訊號SX減去第一回授等化訊號SF1來產生且輸出疊加訊號SY1。
加法器506B耦接至等化器506A的輸出端和等化單元518，且其用以因應第二回授等化訊號SF2和疊加訊號SY1產生疊加訊號SY2，其中的第一回授等化訊號SF1係由等化單元518產生，而疊加訊號SY1係由加法器506A產生。加法器506B包含正輸入端、負輸入端和輸出端，其中正輸入端用以接收疊加訊號SY1，且負輸入端用以接收第二回授等化訊號SF2。加法器506B藉由將疊加訊號SY1減去第二回授等化訊號SF2來產生且輸出疊加訊號SY2。
邊緣裁剪器508耦接至加法器506A的輸出端，且其用以根據第一時脈訊號CLK1進行疊加訊號SY1的裁剪而產生邊緣訊號SE。邊緣裁剪器508偵測疊加訊號SY1的邊緣且在第一時脈訊號CLK1的轉換時間點對疊加訊號SY1取樣，以產生邊緣訊號SE。
資料裁剪器510耦接至加法器506B的輸出端，且其用以藉由根據第二時脈訊號CLK2和固定的參考訊號VF(例如0伏特)裁剪疊加訊號SY2來產生資料訊號SD。資料裁剪器510對疊加訊號SY2取樣、判別取樣的邏輯值且據以產生資料訊號SD。舉例而言，資料裁剪器510比較疊加訊號SY2的每一取樣與一中間準位，以判別疊加訊號SY2的每一取樣是否大於中間準位。若疊加訊號SY2的取樣大於中間準位，則資料裁剪器510將疊加訊號SY2的取樣設為等於邏輯"1"；反之，資料裁剪器510疊加訊號SY2的取樣設為等於邏輯"0"。
誤差裁剪器512耦接至加法器506B的輸出端，且其用以根據第二時脈訊號CLK2和參考訊號VREF裁剪疊加訊號SY2來產生誤差訊號SER。舉例而言，若疊加訊號SY2的取樣被判別為邏輯"1"，則誤差裁剪器512將疊加訊號SY2的取樣設為等於+1或-1，以反映疊加訊號SY2的取樣是否大於或小於參考訊號VREF的準位。
時脈資料回復電路514耦接至邊緣裁剪器508和資料裁剪器510，且其用以因應資料訊號SD和邊緣訊號SE產生第一時脈訊號CLK1和第二時脈訊號CLK2。時脈資料 回復電路514可包含正反相位偵測器，其用以接收資料訊號SD和邊緣訊號SE，以產生用於對應調整第一時脈訊號CLK1和第二時脈訊號CLK2的相位更新資訊。
適應性濾波器516耦接至資料裁剪器510和誤差裁剪器512，且其用以因應資料訊號SD和誤差訊號SER產生參考訊號VREF和一組等化器係數h1-hN。適應性濾波器516可被實施為若干適應性迴圈，此些適應性迴圈用以決定等化器係數h1-hN，其中N為等化器係數h1-hN的總個數。等化器係數h1係等化器係數h1-hN中最接近疊加訊號SY2之主要標記者，且其大於等化器係數h2-hN中的每一者。等化器係數h1-hN的個數可根據不同設計需求來設定，例如效能與複雜度之間的取捨。此外，適應性濾波器516可動態調整參考訊號VREF和等化器係數h1-hN。在一些實施例中，適應性濾波器516係基於最小均方之適應性濾波器，其用以利用最小均方演算法從資料訊號SD和誤差訊號SER所導出的均衡來設定等化器係數h1-hN。
等化單元518耦接至資料裁剪器510和適應性濾波器516，其用以因應資料訊號SD和等化器係數h2-hN產生第一回授等化訊號SF1且因應資料訊號SD和等化器係數h1產生第二回授等化訊號SF2，以為了消除輸入訊號SX的後標記。如圖5所示，等化單元518包含兩決策回授等化器518A和518B。決策回授等化器518A接收等化器係數h2-hN，而決策回授等化器518B接收等化器係數h1。在其他實施例中，等化單元518包含單一決策回授等化器，其因應 資料訊號SD和等化器係數h2-hN產生第一回授等化訊號SF1且因應資料訊號SD和等化器係數h1產生第二回授等化訊號SF2。
第一回授等化訊號SF1、資料訊號SD與等化器係數h2-hN之間的關係如式(3)所示： 且第二回授等化訊號SF2、資料訊號SD與等化器係數h1之間的關係如式(4)所示：SF2[k]=h1．SD[k-1]， (4)其中[k-i]為訊號SD[k]的第一個延遲取樣。因此，疊加訊號SY1、第一回授等化訊號SF1與輸入訊號SX之間的關係如式(5)所示： 且疊加訊號SY1和SY2與第二回授等化訊號SF2之間的關係如式(6)所示：
或者，時脈資料回復之相位誤差預估可藉由繆勒-馬勒相位偵測器(Mueller-Muller phase detector)來進行。請參照圖6，圖6係繪示依據本發明一些實施例之時脈資料回復裝置600的電路示意圖。如圖6所示，時脈資料回復裝置600包含可變增益放大器602、連續時間線性等化器604、二加法器606A和606B、二誤差裁剪器608和612、資料裁剪器610、時脈資料回復電路614、適應性濾波器616和等化單元618。
可變增益放大器602用以從傳輸通道接收輸入訊號且放大此輸入訊號。特別地，可變增益放大器602根據可變增益因子來放大輸入訊號。連續時間線性等化器604耦接至可變增益放大器602的輸出端，其用以等化輸入訊號。特別地，連續時間線性等化器604用以增加輸入訊號之高頻成分的振幅。
加法器606A耦接至連續時間線性等化器604的輸出端和等化單元618，且其用以因應第一回授等化訊號SF1和輸入訊號SX產生疊加訊號SY1，其中的第一回授等化訊號SF1係由等化單元618產生，而輸入訊號SX係由連續時間線性等化器604產生。加法器606A包含正輸入端、負輸入端和輸出端，其中正輸入端用以接收輸入訊號SX，且負輸入端用以接收第一回授等化訊號SF1。加法器606A藉由將輸入訊號SX減去第一回授等化訊號SF1來產生且輸出疊加訊號SY1。
加法器606B耦接至等化器606A的輸出端和等化單元618，且其用以因應第二回授等化訊號SF2和疊加訊號SY1產生疊加訊號SY2，其中的第一回授等化訊號SF1係由等化單元618產生，而疊加訊號SY1係由加法器606A產生。加法器606B包含正輸入端、負輸入端和輸出端，其中正輸入端用以接收疊加訊號SY1，且負輸入端用以接收第二回授等化訊號SF2。加法器606B藉由將疊加訊號SY1減去第二回授等化訊號SF2來產生且輸出疊加訊號SY2。
誤差裁剪器608耦接至加法器606A的輸出端，且其用以根據時脈訊號CLK和參考訊號VREF1進行疊加訊號SY1的裁剪而產生誤差訊號SER1。舉例而言，若疊加訊號SY1的取樣被判別為邏輯"1"，則誤差裁剪器608將疊加訊號SY1的取樣設為等於+1或-1，以反映疊加訊號SY1的取樣是否大於或小於參考訊號VREF1的準位。
資料裁剪器610耦接至加法器606B的輸出端，且其用以藉由根據時脈訊號CLK和固定的參考訊號VF(例如0伏特)裁剪疊加訊號SY2來產生資料訊號SD。資料裁剪器610對疊加訊號SY2取樣、判別取樣的邏輯值且據以產生資料訊號SD。舉例而言，資料裁剪器610比較疊加訊號SY2的每一取樣是否大於一中間準位。若疊加訊號SY2的取樣大於中間準位，則資料裁剪器610將疊加訊號SY2的取樣設為等於邏輯"1"；反之，資料裁剪器610疊加訊號SY2的取樣設為等於邏輯"0"。
誤差裁剪器612耦接至加法器606B的輸出端，且其用以根據時脈訊號CLK和參考訊號VREF2裁剪疊加訊號SY2來產生誤差訊號SER2。舉例而言，若疊加訊號SY2的取樣被判別為邏輯"1"，則誤差裁剪器612將疊加訊號SY2的取樣設為等於+1或-1，以反映疊加訊號SY2的取樣是否大於或小於參考訊號VREF2的準位。
時脈資料回復電路614耦接至誤差裁剪器608和資料裁剪器610，且其用以因應資料訊號SD和誤差訊號SER1產生時脈訊號CLK。時脈資料回復電路614可包含繆勒 -馬勒相位偵測器，其用以接收資料訊號SD和誤差訊號SER1，以產生用於對應調整時脈訊號CLK的相位更新資訊。
適應性濾波器616耦接至資料裁剪器610和誤差裁剪器612，且其用以因應資料訊號SD和誤差訊號SER2產生參考訊號VREF2和一組等化器係數h1-hN。適應性濾波器616可被實施為若干適應性迴圈，此些適應性迴圈用以決定等化器係數h1-hN，其中N為等化器係數h1-hN的總個數。等化器係數h1係等化器係數h1-hN中最接近疊加訊號SY2之主要標記者，且其大於等化器係數h2-hN中的每一者。此外，適應性濾波器616可動態調整參考訊號VREF2和等化器係數h1-hN。在一些實施例中，適應性濾波器616係基於最小均方之適應性濾波器，其用以利用最小均方演算法從資料訊號SD和誤差訊號SER2所導出的均衡來設定等化器係數h1-hN。
等化單元618耦接至資料裁剪器610和適應性濾波器616，其用以因應資料訊號SD和等化器係數h2-hN產生第一回授等化訊號SF1且因應資料訊號SD和等化器係數h1產生第二回授等化訊號SF2，以為了消除輸入訊號SX的後標記。如圖6所示，等化單元618包含二決策回授等化器618A和618B。在其他實施例中，等化單元618包含單一決策回授等化器，其因應資料訊號SD和等化器係數h2-hN產生第一回授等化訊號SF1且因應資料訊號SD和等化器係數h1產生第二回授等化訊號SF2。疊加訊號SY1、第一回授等化訊號SF1與輸入訊號SX之間的關係如式(5)所示，且疊加訊 號SY1和SY2與第二回授等化訊號SF2之間的關係如式(6)所示。
圖7A和7B示意性地示出最大等化器係數(即等化器係數h1-hN中最接近疊加訊號SY2之主要標記的等化器係數h1)與時脈資料回復裝置500的時脈資料回復相位對時間的關係。如圖7A和7B所示，無論等化器係數h1是否改變，時脈資料回復裝置500的時脈資料回復相位均維持在0或1。與圖1之時脈資料回復裝置100相比，時脈資料回復裝置500提供較小的時脈資料回復相位，其不受最大等化器係數的影響。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
500‧‧‧時脈資料回復裝置
502‧‧‧可變增益放大器
504‧‧‧連續時間線性等化器
506A、506B‧‧‧加法器
508‧‧‧邊緣裁剪器
510‧‧‧資料裁剪器
512‧‧‧誤差裁剪器
514‧‧‧時脈資料回復電路
516‧‧‧適應性濾波器
518‧‧‧等化單元
518A、518B‧‧‧決策回授等化器
CLK1‧‧‧第一時脈訊號
CLK2‧‧‧第二時脈訊號
h1-hN‧‧‧等化器係數
SD‧‧‧資料訊號
SE‧‧‧邊緣訊號
SER‧‧‧誤差訊號
SF1‧‧‧第一回授等化訊號
SF2‧‧‧第二回授等化訊號
SX‧‧‧輸入訊號
SY1、SY2‧‧‧疊加訊號
VF、VREF‧‧‧參考訊號

Claims (20)

  1. 一種時脈資料回復(clock and data recovery；CDR)裝置，包含：一第一加法器，用以因應一第一回授等化訊號和一輸入訊號產生一第一疊加訊號；一第二加法器，用以因應一第二回授等化訊號和該第一疊加訊號產生一第二疊加訊號；一邊緣裁剪器(edge slicer)，用以根據一第一時脈訊號裁剪該第一疊加訊號，以產生一邊緣訊號；一資料裁剪器(data slicer)，用以根據一第二時脈訊號裁剪該第二疊加訊號，以產生一資料訊號；一誤差裁剪器(error slicer)，用以根據該第二時脈訊號和一參考訊號裁剪該第二疊加訊號，以產生一誤差訊號；一時脈資料回復電路，用以因應該資料訊號和該邊緣訊號產生該第一時脈訊號和該第二時脈訊號；一適應性濾波器，用以因應該資料訊號和該誤差訊號產生該參考訊號和一等化器係數組；以及一等化單元，用以因應該資料訊號和該等化器係數組產生該第一回授等化訊號和該第二回授等化訊號。
  2. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該等化單元係一決策回授等化器(decision feedback equalizer；DFE)。
  3. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該等化器係數組包含複數個第一等化器係數和一第二等化器係數，其中該些第一等化器係數係與該第一回授等化訊號相關，且該第二等化器係數係與該第二回授等化訊號相關。
  4. 如申請專利範圍第3項所述之時脈資料回復裝置，其中該第二等化器係數係該等化器係數組中最接近該第二疊加訊號之一主要標記(main cursor)者，且該第二等化器係數大於每一該些第一等化器係數。
  5. 如申請專利範圍第3項所述之時脈資料回復裝置，其中該等化單元包含一第一決策回授等化器和一第二決策回授等化器，其中該第一決策回授等化器係用以因應該資料訊號和該些第一等化器係數產生該第一回授等化訊號，且該第二決策回授等化器係用以因應該資料訊號和該第二等化器係數產生該第二回授等化訊號。
  6. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該第一時脈訊號與該第二時脈訊號實質上互為反相。
  7. 如申請專利範圍第1項所述之時脈資料回復裝置，更包含一連續時間線性等化器(continuous time linear equalizer；CTLE)，該連續時間線性等化器係耦 接於該第一加法器，其用以等化從一傳輸通道所接收之該輸入訊號。
  8. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該適應性濾波器係用以回應該資料訊號和該誤差訊號動態調整該等化器係數組。
  9. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該時脈資料回復電路包含一正反相位偵測器(bang-bang phase detector)，其中該正反相位偵測器係用以因應該資料訊號和該邊緣訊號產生一相位更新資訊，且該第一時脈訊號和該第二時脈訊號之相位因應該相位更新資訊而對應被調整。
  10. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該適應性濾波器係一基於最小均方(least mean square；LMS)之適應性濾波器。
  11. 一種時脈資料回復(clock and data recovery；CDR)裝置，包含：一第一加法器，用以因應一第一回授等化訊號和一輸入訊號產生一第一疊加訊號；一第二加法器，用以因應一第二回授等化訊號和該第一疊加訊號產生一第二疊加訊號； 一第一誤差裁剪器(error slicer)，用以根據一時脈訊號和一第一參考訊號裁剪該第一疊加訊號，以產生一第一誤差訊號；一資料裁剪器(data slicer)，用以根據該時脈訊號裁剪該第二疊加訊號，以產生一資料訊號；一第二誤差裁剪器，用以根據該時脈訊號和一第二參考訊號裁剪該第二疊加訊號，以產生一第二誤差訊號；一時脈資料回復電路，用以因應該資料訊號和該第一誤差訊號產生該時脈訊號；一適應性濾波器，用以因應該資料訊號和該第二誤差訊號產生該第二參考訊號和一等化器係數組；以及一等化單元，用以因應該資料訊號和該等化器係數組產生該第一回授等化訊號和該第二回授等化訊號。
  12. 如申請專利範圍第11項所述之時脈資料回復裝置，其中該等化單元係一決策回授等化器(decision feedback equalizer；DFE)。
  13. 如申請專利範圍第11項所述之時脈資料回復裝置，其中該等化器係數組包含複數個第一等化器係數和一第二等化器係數，其中該些第一等化器係數係與該第一回授等化訊號相關，且該第二等化器係數係與該第二回授等化訊號相關。
  14. 如申請專利範圍第13項所述之時脈資料回復裝置，其中該第二等化器係數係該等化器係數組中最接近該第二疊加訊號之一主要標記(main cursor)者，且該第二等化器係數大於每一該些第一等化器係數。
  15. 如申請專利範圍第13項所述之時脈資料回復裝置，其中該等化單元包含一第一決策回授等化器和一第二決策回授等化器，其中該第一決策回授等化器係用以因應該資料訊號和該些第一等化器係數產生該第一回授等化訊號，且該第二決策回授等化器係用以因應該資料訊號和該第二等化器係數產生該第二回授等化訊號。
  16. 如申請專利範圍第11項所述之時脈資料回復裝置，更包含一連續時間線性等化器(continuous time linear equalizer；CTLE)，該連續時間線性等化器係耦接於該第一加法器，其用以等化從一傳輸通道所接收之該輸入訊號。
  17. 如申請專利範圍第11項所述之時脈資料回復裝置，其中該適應性濾波器係用以回應該資料訊號和該第二誤差訊號動態調整該第二參考訊號。
  18. 如申請專利範圍第11項所述之時脈資料回復裝置，其中該適應性濾波器係用以回應該資料訊號和該第二誤差訊號動態調整該等化器係數組。
  19. 如申請專利範圍第11項所述之時脈資料回復裝置，其中該時脈資料回復電路包含一繆勒-馬勒相位偵測器(Mueller-Muller phase detector)，其中該繆勒-馬勒相位偵測器用以因應該資料訊號和該第一誤差訊號產生一相位更新資訊，且該時脈訊號之相位因應該相位更新資訊而對應被調整。
  20. 如申請專利範圍第11項所述之時脈資料回復裝置，其中該適應性濾波器係一基於最小均方(least mean square；LMS)之適應性濾波器。
TW105102369A 2015-11-06 2016-01-26 時脈資料回復裝置 TWI608711B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/934,161 US9350572B1 (en) 2015-11-06 2015-11-06 Apparatus for clock and data recovery

Publications (2)

Publication Number Publication Date
TW201717554A TW201717554A (zh) 2017-05-16
TWI608711B true TWI608711B (zh) 2017-12-11

Family

ID=55969854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105102369A TWI608711B (zh) 2015-11-06 2016-01-26 時脈資料回復裝置

Country Status (3)

Country Link
US (1) US9350572B1 (zh)
CN (1) CN106685631B (zh)
TW (1) TWI608711B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109302361B (zh) * 2017-07-25 2021-06-01 创意电子股份有限公司 接收装置以及信号转换方法
TWI656743B (zh) * 2017-10-19 2019-04-11 創意電子股份有限公司 取樣相位調整裝置及其調整方法
US10454485B1 (en) 2018-06-21 2019-10-22 Samsung Display Co., Ltd. Baud rate clock and data recovery (CDR) for high speed links using a single 1-bit slicer
US10454725B1 (en) * 2018-09-27 2019-10-22 Qualcomm Incorporated C-PHY receiver equalization
CN111786669B (zh) * 2019-04-04 2023-09-12 智原微电子(苏州)有限公司 用来进行决策反馈均衡器自适应控制的装置
CN112491429B (zh) * 2019-09-12 2022-05-10 创意电子股份有限公司 通讯接收装置与时脉数据回复方法
US11240073B2 (en) * 2019-10-31 2022-02-01 Oracle International Corporation Adapative receiver with pre-cursor cancelation
KR102658272B1 (ko) * 2020-05-21 2024-04-17 에스케이하이닉스 주식회사 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법
CN112468139B (zh) * 2020-11-05 2023-08-29 深圳市紫光同创电子有限公司 时钟数据恢复电路、方法及装置
US11770274B1 (en) * 2022-05-24 2023-09-26 Apple Inc. Receiver with half-rate sampler circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070258517A1 (en) * 2006-05-08 2007-11-08 Micro Circuits Corporation Adaptive error slicer and residual intersymbol interference estimator
CN103229473A (zh) * 2012-12-28 2013-07-31 华为技术有限公司 判决反馈均衡器和接收机
US20140016692A1 (en) * 2006-11-16 2014-01-16 Rambus Inc. Edge based partial response equalization
TW201404105A (zh) * 2012-07-06 2014-01-16 Novatek Microelectronics Corp 時脈資料回復電路及方法
TWI427926B (zh) * 2008-10-07 2014-02-21 Realtek Semiconductor Corp 時脈資料回復裝置及方法
US20150078430A1 (en) * 2007-01-08 2015-03-19 Rambus Inc. High-speed signaling systems and methods with adaptable, continuous-time equalization

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177378B2 (en) 2001-03-30 2007-02-13 Telefonaktiebolaget Lm Ericsson (Publ) Minimization of error contributions in a DMT system
US7317755B2 (en) * 2003-05-21 2008-01-08 Via Technologies, Inc. Predicted parallel branch slicer and slicing method thereof
CN1278509C (zh) * 2004-03-04 2006-10-04 北京清华华环电子股份有限公司 一种数字化时钟恢复方法及其电路
GB2413043B (en) * 2004-04-06 2006-11-15 Wolfson Ltd Clock synchroniser and clock and data recovery apparatus and method
US20050254569A1 (en) 2004-05-14 2005-11-17 Afshin Momtaz System and method for generating equalization coefficients
US7636408B2 (en) 2006-06-01 2009-12-22 Sun Microsystems, Inc. Reliable startup and steady-state of estimation based CDR and DFE
EP2115929B1 (en) * 2007-01-09 2014-05-21 Rambus Inc. Receiver with clock recovery circuit and adaptive sample and equalizer timing
US8102910B2 (en) 2008-09-29 2012-01-24 Lsi Corporation Re-adaption of equalizer parameter to center a sample point in a baud-rate clock and data recovery receiver
CN101820340A (zh) * 2010-02-22 2010-09-01 中兴通讯股份有限公司 一种时钟恢复装置及方法
EP2378727A1 (en) * 2010-04-14 2011-10-19 Texas Instruments Limited Channel equalization using application specific digital signal processing in high-speed digital transmission systems
US8457190B2 (en) * 2010-07-30 2013-06-04 Broadcom Corporation Summer block for a decision feedback equalizer
US8599909B2 (en) * 2010-08-04 2013-12-03 Oracle International Corporation Serial link voltage margin determination in mission mode
US8588290B2 (en) 2010-09-02 2013-11-19 Lsi Corporation Adaptation of crossing latch threshold
US8401064B1 (en) * 2010-12-20 2013-03-19 Netlogic Microsystems, Inc. Systems, circuits and methods for adapting parameters of components in a receiver
US8416846B1 (en) * 2010-12-20 2013-04-09 Netlogic Microsystems, Inc. Systems, circuits and methods for adapting taps of a decision feedback equalizer in a receiver
US9166774B2 (en) 2010-12-21 2015-10-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Decoupling bang-bang CDR and DFE
US8559497B2 (en) * 2011-03-14 2013-10-15 Lsi Corporation Adaptation of delay line feedback equalizer
US8649476B2 (en) 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
US8743945B2 (en) * 2012-03-02 2014-06-03 Lsi Corporation Shift register based downsampled floating tap decision feedback equalization
US8831142B2 (en) 2012-12-18 2014-09-09 Lsi Corporation Adaptive cancellation of voltage offset in a communication system
US9026970B2 (en) 2013-03-07 2015-05-05 Freescale Semiconductor, Inc. Prioritized design for manufacturing virtualization with design rule checking filtering

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070258517A1 (en) * 2006-05-08 2007-11-08 Micro Circuits Corporation Adaptive error slicer and residual intersymbol interference estimator
US20140016692A1 (en) * 2006-11-16 2014-01-16 Rambus Inc. Edge based partial response equalization
US20150078430A1 (en) * 2007-01-08 2015-03-19 Rambus Inc. High-speed signaling systems and methods with adaptable, continuous-time equalization
TWI427926B (zh) * 2008-10-07 2014-02-21 Realtek Semiconductor Corp 時脈資料回復裝置及方法
TW201404105A (zh) * 2012-07-06 2014-01-16 Novatek Microelectronics Corp 時脈資料回復電路及方法
CN103229473A (zh) * 2012-12-28 2013-07-31 华为技术有限公司 判决反馈均衡器和接收机

Also Published As

Publication number Publication date
TW201717554A (zh) 2017-05-16
CN106685631A (zh) 2017-05-17
CN106685631B (zh) 2019-07-26
US9350572B1 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
TWI608711B (zh) 時脈資料回復裝置
US11063791B2 (en) Receiver with clock recovery circuit and adaptive sample and equalizer timing
US20200252248A1 (en) Serdes receiver with optimized cdr pulse shaping
EP2119156B1 (en) Adaptive continuous-time equalizer for correcting the first post-cursor isi
US7508892B2 (en) Receiver circuit comprising equalizer
US8831142B2 (en) Adaptive cancellation of voltage offset in a communication system
EP2241050B1 (en) Receiver with enhanced clock and data recovery
US8325793B2 (en) Precursor ISI cancellation using adaptation of negative gain linear equalizer
US10742458B2 (en) Equalizer circuit and control method of equalizer circuit
US20150381393A1 (en) Adaptive Cancellation of Voltage Offset in a Communication System
US9438450B1 (en) Receiver and associated control method
US20150016497A1 (en) Clock and data recovery architecture with adaptive digital phase skew
US9401800B1 (en) Clock data recovery system for Serdes
TWI748337B (zh) 決策前饋等化器、串聯器/解串器接收器以及接收器產生資料的方法
CN109687951B (zh) 取样相位调整装置及其调整方法
TWI656743B (zh) 取樣相位調整裝置及其調整方法
US9426004B1 (en) Method for reducing jitter in receivers
TWI635713B (zh) 接收裝置以及訊號轉換方法
US10505705B1 (en) Receiver with cancellation of intrinsic offset from decision feedback equalization to enhance data margin
US20110317753A1 (en) Equalizers
JP2014033347A (ja) アダプティブイコライザ、イコライザ調整方法、それを用いた半導体装置および情報ネットワーク装置
JP2012217081A (ja) 適応型受信システム、適応型送受信システム及び複数チャネル送受信システム
CN109302361B (zh) 接收装置以及信号转换方法
CN116827731A (zh) 判决反馈均衡器及其相关方法
KR20210042004A (ko) 미분 수신기 및 신호 수신 방법