CN1278509C - 一种数字化时钟恢复方法及其电路 - Google Patents
一种数字化时钟恢复方法及其电路 Download PDFInfo
- Publication number
- CN1278509C CN1278509C CN 200410006160 CN200410006160A CN1278509C CN 1278509 C CN1278509 C CN 1278509C CN 200410006160 CN200410006160 CN 200410006160 CN 200410006160 A CN200410006160 A CN 200410006160A CN 1278509 C CN1278509 C CN 1278509C
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- phase error
- signal
- adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种数字化时钟恢复方法及其电路，属于数字通信技术领域。首先将数字通信中的输入信号与恢复时钟进行比相，得到相位误差信号；利用数字信号处理对相位误差信号进行滤波，以滤除相位误差信号中的干扰和噪声，得到平滑后的相位误差值；对相位误差值通过总和-增量量化方法进行定时综合，以得到调整指令；用调整指令对设定的参考时钟和恢复时钟中的任何一个进行调整，得到调整时钟，将调整时钟与另一个未调整的时钟信号进行锁相，滤除调整量化中产生的高频分量，得到恢复时钟。本电路包括：鉴相器、数字滤波器、总和-增量相位量化器和锁相电路。本发明的优点是时钟频率保持性能优异，设计时带宽可以较宽，所以稳定性好，抗噪声能力强。
Description
技术领域 本发明涉及一种数字化时钟恢复方法及其电路，属于数字通信技术领域。
背景技术 随着通信带宽的增加和片上系统(以下简称SoC)技术的发展，在单一芯片上需要处理的数据带宽急剧增加。单路带宽从622Mb/s到10Gb/s，甚至到40Gb/s。一个芯片可以需要处理十路到几十路这样的数据。单片处理带宽已经达到Tb/s的水平。在处理这些串行数据进行时钟恢复的同时，SoC还在进行复杂的协议处理，这些往往需要大量的数字电路。这些数字电路会带来很高的电源和衬底噪声，影响时钟恢复电路的工作。为了减少噪声的影响，降低对工艺的要求，提高集成度，数字化方法逐渐得到发展和重视。定时恢复电路一般如图1所示，由鉴相、滤波和时钟综合三部分组成。对于低速时钟恢复，数字化方法应用广泛。全数字接收机应用很多。利用高速时钟或直接频率综合进行低速时钟恢复的算法也比较成熟。在高速时钟综合部分，锁相环和延迟锁相环(以下简称DLL)是两种最主要的时钟产生电路。DLL抗干扰性能较好，没有抖动积累问题和稳定性问题。但是简单的DLL由于只能进行相位的有限调整，所以它必须一个绝对同步的参考时钟。这一条件大大限制了它在时钟恢复电路中的应用。为此人们提出了双环路DLL的方案，主环路的DLL将参考时钟的相位离散化，得到参考时钟在一个完整周期内均匀间隔的多个不同相位值，实际上就是参考时钟相位的数字化。从环路的DLL利用数字插值，选择合适的离散相位综合成为连续的时钟。由于数字插值很容易解决相位的边界问题，所以双环路DLL可以进行准同步的定时恢复。
现有的时钟恢复方法有以下局限性。传统的模拟时钟恢复方法，锁相环既在相差信号的滤波环路中，又在系统噪声的滤波环路中，两者要求矛盾。在输入数据长连“0”或“1”时，模拟方法由于无法保证频率相位稳定度，容易造成失锁。采用DLL方法，要求参考时钟必须与恢复时钟有严格的相位同步关系，这对于远距离通信和其他没有单独时钟的系统限制过大。通过双环路DLL的方法需要进行时钟插值，需要高速模拟处理，方法和电路结构上复杂，而且只能工作在准同步方式，要求参考时钟与输入信号频率相差很小，使用范围收到限制。
总和一增量(以下简称SDM)方法利用多次量化值逼进精确值，是一种针对窄带信号的有效量化方法。利用SDM进行时钟恢复的数字化受以下方面的启发。一、与时钟恢复有密切关系的频率综合领域，数字化方法占据了重要地位。分数频率综合中采用SDM理论，通过相位域参考时钟一个周期的调整，相当于2π的量化精度，经过PLL滤波得到相位误差低于2π的分数频率。虽然由于量化引入的噪声较大以及SDM非线性造成的线谱限制了它在频率中的广泛应用。但是这一理论将频率综合与过采样量化理论结合起来。二、SDM理论在过采样幅度量化中应用广泛，针对中低频信号量化，利用多次采样值逼进幅度精确值，线性度优异。它与时钟综合的结合也有着内在的机理。时钟信号本身的频率一般很高，特别是高速时钟的频率往往在GHz量级。但是时钟的带宽却要比它的频率低得多，一般从KHz到MHz。根据采样定理，量化和综合时钟只和它得带宽成正比。也就是说时钟数字化后的“信息”速率并不高。因此，从理论上，数字化的时钟信号处理具有可行性。时钟恢复没有像频率综合中要求的高频谱纯度和高信噪比，SDM是一个可行的数字化方法。
发明内容 本发明的目的是提出一种数字化时钟恢复方法及其电路，尽量避免模拟处理和模拟电路，以减少噪声对时钟恢复的影响，从而降低对半导体集成电路制造工艺的要求。
本发明提出的数字化时钟恢复方法，包括如下步骤：
(1)将数字通信中的输入信号与恢复时钟进行比相，得到相位误差信号；
(2)利用数字信号处理对上述相位误差信号进行滤波，以滤除相位误差信号中的干扰和噪声，得到平滑后的相位误差值；
(3)对上述相位误差值通过总和-增量量化方法进行定时综合，以得到调整指令；
(4)用上述调整指令对设定的参考时钟和恢复时钟中的任何一个进行调整，得到调整时钟，将该调整时钟与另一个设定的参考时钟和恢复时钟中未调整的时钟信号进行锁相，滤除调整量化中产生的高频分量，得到恢复时钟；
(5)重复步骤(1)～(4)。
上述方法中对相位误差值通过总和-增量量化方法进行定时综合的过程包括如下步骤：
(1)将相位误差值p(n)与量化后的调整指令d(n)进行比较，得到量化误差e(n)；
(2)对上述量化误差e(n)进行滤波，抑制其中高频分量，保留低频分量，得到滤波后的低频误差s(n)；
(3)滤波后的低频误差s(n)与设定的门限值比较，得到量化后的调整指令d(n)；
(4)重复步骤(1)～(3)，完成定时综合。
上述方法中对时钟信号进行调整的方法是：一个调整指令d(n)对应一个整数，使一个整数对应一个时钟固定相位常数，待调整的参考时钟或恢复时钟加减对应时钟固定相位常数，累加后得到调整时钟。
本发明提出的数字化时钟恢复电路，包括：
(1)鉴相器，用于将数字通信中的输入信号与恢复时钟进行比相，以得到相位误差信号；
(2)数字滤波器，用于对上述相位误差信号进行滤波，以滤除相位误差信号中的干扰和噪声，得到平滑后的相位误差值；
(3)总和-增量相位量化器，用于对上述相位误差值进行定时综合，以得到调整指令；
(4)锁相电路，用于根据调整指令得到恢复时钟。
上述电路中，总和-增量相位量化器包括：
(1)减法器，用于将相位误差值p(n)与量化后的调整指令d(n)进行比较，得到量化误差e(n)；
(2)数字滤波器，用于对量化误差e(n)进行滤波，抑制其中高频分量，保留低频分量，得到滤波后的低频误差s(n)；
(3)比较器，用于将滤波后的低频误差s(n)与设定的门限值比较，得到量化后的调整指令d(n)。
上述电路中的锁相电路包括：
(1)译码器，用于选择分频比，将调整指令转换成为所需的分频比；
(2)分频器，用于调整时钟分频比，并将时钟相位调整至与调整指令相对应的相位；
(3)锁相环，用于滤除调整量化中产生的高频分量，得到恢复时钟。
本发明提出的数字化时钟恢复方法及其电路，采用主环路对输入数据的相差进行滤波，从环路对量化结果进行滤波，解决了高精度定时恢复与锁相环噪声的矛盾。本发明的优点之一是时钟频率保持性能优异，在输入数据长连“0”或“1”时，虽然没有外部数据引入的相位反馈，但是由于PLL是锁定在参考时钟及其附加的量化调整上，相当于精确地与参考时钟同步，只要参考时钟具有高稳定性，恢复的时钟就可以保持相当长的相位同步关系。优点之二是，由于整个方法及其电路中的模拟部分只有锁相环单元，而该锁相环锁定的是参考时钟，设计时带宽可以较宽，所以它的稳定性好，抗噪声能力强。优点之三：电路设计上可以充分利用现有的锁相环模块，加入本发明提供的数字化综合滤波电路模块，就可以构成新的时钟恢复电路。
附图说明
图1是已有技术中的时钟恢复电路结构示意图。
图2是本发明提出的总和-增量数字化时钟恢复方法示意图。
图3是本方法中总和-增量相位量化方法示意图。
图4是本方法中相位调整方法示意图。
图5是本发明提出的总和-增量数字化时钟恢复电路示意图。
图6是本发明中的总和-增量相位量化电路示意图。
图7是本发明中的锁相电路示意图。
具体实施方式
本发明提出的数字化时钟恢复方法，其系统框图如图2所示，将数字通信中的输入信号与恢复时钟进行比相，得到相位误差信号；利用数字信号处理对相位误差信号进行滤波，以滤除相位误差信号中的干扰和噪声，得到平滑后的相位误差值；对相位误差值通过总和-增量量化方法进行定时综合，以得到调整指令；用调整指令对设定的参考时钟和恢复时钟中的任何一个进行调整，得到调整时钟，将该调整时钟与另一个未调整的时钟信号进行锁相，滤除调整量化中产生的高频分量，得到恢复时钟，上述过程为一循环过程。
上述方法中对相位值通过总和-增量量化方法进行定时综合的过程，如图3所示，将相位误差p(n)与量化后的调整指令d(n)进行比较，得到量化误差e(n)；对量化误差e(n)进行滤波，抑制其中高频分量，保留低频分量，得到滤波后的低频误差s(n)；滤波后的低频误差s(n)与设定的门限值比较，得到量化后的调整指令d(n)，该过程也是一个重复循环过程。
上述方法中对时钟信号进行调整的方法，如图4所示，每个调整指令d(n)对应一个整数，使一个整数对应一个时钟固定相位常数，加减对应相位值，累加后得到调整相位。
本发明提出的数字化时钟恢复电路，电路原理图如图5所示，包括：鉴相器，用于将数字通信中的输入信号与恢复时钟进行比相，以得到相位误差信号；数字滤波器，用于对相位误差信号进行滤波，以滤除相位误差信号中的干扰和噪声，得到平滑后的相位误差值；总和-增量相位量化器，用于对相位误差值进行定时综合，以得到调整指令；锁相电路，用于根据调整指令得到恢复时钟。
上述电路中的总和-增量相位量化器的电路原理如图6所示，包括：
(1)减法器，用于将相位误差p(n)与量化后的调整指令d(n)进行比较，得到量化误差e(n)；
(2)数字滤波器，用于对量化误差e(n)进行滤波，抑制其中高频分量，保留低频分量，得到滤波后的低频误差s(n)；
(3)比较器，用于将滤波后的低频误差s(n)与设定的门限值比较，得到量化后的调整指令d(n)。
上述电路中的锁相电路的电路原理如图7所示，包括：
(1)译码器，用于选择分频比，将调整指令转换成为所需的分频比；
(2)分频器，用于调整时钟分频比，并将时钟相位调整至与调整指令相对应的相位；
(3)锁相环，用于滤除调整量化中产生的高频分量，得到恢复时钟。
本发明提出的数字化时钟恢复方法及其电路工作原理如下：
1、首先鉴相得到数字化的相差。通过输入信号与恢复时钟进行比相，得到相位误差信号。
2、然后经过数字滤波器滤除抖动得到平滑后的相位值，通过数字信号处理可以滤除相差中的干扰和噪声。一般通过滤波处理分别得到频差和相差的估计值，不断修正进行相位值的跟踪。
3、此相位值通过SDM定时综合得到调整指令。这是本方法的重点。高速时钟的数字化不能像低速时钟一样，通过分频方法或DDFS得到。本方法通过SDM进行量化(相对于带宽的“过采样”)，利用PLL滤波后综合得到恢复时钟。根据时钟恢复的特点，SDM量化与频率综合时单一稳定的频率值不同，在时钟恢复中需要跟踪外部数据的漂移和抖动，同时不仅要像频率综合中那样跟踪频率，更重要的是要跟踪相位，才能恢复出与数据同步的时钟。它的原理如图3所示。其中p(n)是相位值(确切的说相对相位值，即与参考时钟的相差值)，e(n)是相位与量化累加得到的相位值的误差，s(n)是滤波后的误差，d(n)是误差量化结果。d(n)就是相位调整。由于它是一个整数，一般情况下是“-1”、“0”、“+1”或其它小范围整数，对应了时钟调整，“1”就：对应—个时钟固定相位常数。如果我们的调整通过扣除或者添加脉冲，即改变分频比进行，“1”就对应一个时钟周期。量化方法中的滤波采用噪声成形技术，由于后面的锁相滤波可以滤除高频噪声，这里的滤波突出e(n)的低频特性，然后通过量化得到调整结果d(n)。常用的简单滤波形式有
形式，这时量化系统构成一个二阶SDM。
4、锁相滤波得到输出定时。量化后的调整指令作用在时钟上，对相位进行离散调整。它可以作用在参考时钟，或者可以作用在锁相输出时钟上。当通过分频比调整相位时，—个调整步长就是一个时钟周期。调整时钟通过锁相环滤波后就得到恢复时钟。
本发明提出的数字化时钟恢复电路工作原理如下：
1、鉴相器采用数字鉴相器。如Alexander鉴相器等可以得到数字结果的鉴相器
2、数字滤波器。利用数字信号处理，对通过相差滤波得到相位估计值。如一阶、二阶IIR低通滤波器等数字滤波器。
3、总和-增量相位量化器。采用总和-增量相位量化量化方法，将估计相位值转换为数字化的离散调整信号。利用数字信号处理进行滤波，通过比较数字电路进行量化。
4、锁相电路。将调整信号作用与参考时钟或者恢复时钟，改变相位值，通过锁相环滤波得到恢复时钟。锁相环可以利用现有的电路单元，如FPGA中内置的锁相环、半导体厂商的锁相环单元等。
Claims (6)
1、一种数字化时钟恢复方法，其特征在于该方法包括如下步骤：
(1)将数字通信中的输入信号与恢复时钟进行比相，得到相位误差信号；
(2)利用数字信号处理对上述相位误差信号进行滤波，以滤除相位误差信号中的干扰和噪声，得到平滑后的相位误差值；
(3)对上述相位误差值通过总和-增量量化方法进行定时综合，以得到调整指令；
(4)用上述调整指令对设定的参考时钟和恢复时钟中的任何一个进行调整，得到调整时钟，将该调整时钟与另一个设定的参考时钟和恢复时钟中未调整的时钟信号进行锁相，滤除调整量化中产生的高频分量，得到恢复时钟；
(5)重复步骤(1)～(4)。
2、如权利要求1所述的方法，其特征在于步骤(3)对相位误差值通过总和-增量量化方法进行定时综合的过程包括如下步骤：
(1)将相位误差值p(n)与量化后的调整指令d(n)进行比较，得到量化误差e(n)；
(2)对上述量化误差e(n)进行滤波，抑制其中高频分量，保留低频分量，得到滤波后的低频误差s(n)；
(3)滤波后的低频误差s(n)与设定的门限值比较，得到量化后的调整指令d(n)；
(4)重复步骤(1)～(3)，完成定时综合。
3、如权利要求1所述的方法，其特征在于步骤(4)中对时钟信号进行调整的方法是：一个调整指令d(n)对应一个整数，使一个整数对应一个时钟固定相位常数，待调整的参考时钟或恢复时钟加减对应时钟固定相位常数，累加后得到调整时钟。
4、一种数字化时钟恢复电路，其特征在于该电路包括：
(1)鉴相器，用于将数字通信中的输入信号与恢复时钟进行比相，以得到相位误差信号；
(2)数字滤波器，用于对上述相位误差信号进行滤波，以滤除相位误差信号中的干扰和噪声，得到平滑后的相位误差值；
(3)总和-增量相位量化器，用于对上述相位误差值进行定时综合，以得到调整指令；
(4)锁相电路，用于根据调整指令得到恢复时钟。
5、如权利要求4所述的电路，其特征在于其中的总和-增量相位量化器包括：
(1)减法器，用于将相位误差值p(n)与量化后的调整指令d(n)进行比较，得到量化误差e(n)；
(2)数字滤波器，用于对量化误差e(n)进行滤波，抑制其中高频分量，保留低频分量，得到滤波后的低频误差s(n)；
(3)比较器，用于将滤波后的低频误差s(n)与设定的门限值比较，得到量化后的调整指令d(n)。
6、如权利要求4所述的电路，其特征在于其中的锁相电路包括：
(1)译码器，用于选择分频比，将调整指令转换成为所需的分频比；
(2)分频器，用于调整时钟分频比，并将时钟相位调整至与调整指令相对应的相位；
(3)锁相环，用于滤除调整量化中产生的高频分量，得到恢复时钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410006160 CN1278509C (zh) | 2004-03-04 | 2004-03-04 | 一种数字化时钟恢复方法及其电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410006160 CN1278509C (zh) | 2004-03-04 | 2004-03-04 | 一种数字化时钟恢复方法及其电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1561023A CN1561023A (zh) | 2005-01-05 |
| CN1278509C true CN1278509C (zh) | 2006-10-04 |
Family
ID=34439720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410006160 Expired - Fee Related CN1278509C (zh) | 2004-03-04 | 2004-03-04 | 一种数字化时钟恢复方法及其电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1278509C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170398B (zh) * | 2007-11-30 | 2010-04-14 | 北京卫星信息工程研究所 | 一种基于压控晶体振荡器的大动态范围的快速时钟恢复系统 |
| CN101674173B (zh) * | 2009-10-26 | 2011-09-21 | 西安空间无线电技术研究所 | 一种高速并行8psk时钟恢复系统及恢复方法 |
| CN102164031B (zh) * | 2011-03-16 | 2014-05-21 | 华为技术有限公司 | 一种链路时钟恢复方法及装置 |
| CN104363016B (zh) * | 2014-10-17 | 2018-03-13 | 青岛歌尔声学科技有限公司 | 一种时钟数据恢复电路和时钟数据恢复方法 |
| CN105262480A (zh) * | 2015-10-22 | 2016-01-20 | 江苏绿扬电子仪器集团有限公司 | 一种从高速串行信号中恢复时钟信号的系统 |
| US9350572B1 (en) * | 2015-11-06 | 2016-05-24 | Global Unichip Corporation | Apparatus for clock and data recovery |
| CN107528658B (zh) * | 2017-08-02 | 2019-02-19 | 北京交通大学 | 一种时钟恢复方法及装置 |
| US20220345289A1 (en) * | 2022-07-06 | 2022-10-27 | Intel Corporation | Dynamic spread-spectrum-clocking control |
| CN115189862B (zh) * | 2022-07-06 | 2023-12-29 | 中国电子科技集团公司第五十四研究所 | 一种高精度同步数据同步时钟恢复方法 |
-
2004
- 2004-03-04 CN CN 200410006160 patent/CN1278509C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1561023A (zh) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1630196A (zh) | 时钟同步器 | |
| US9467153B2 (en) | Low power and compact area digital integrator for a digital phase detector | |
| US9319051B2 (en) | Digital PLL with hybrid phase/frequency detector and digital noise cancellation | |
| CN1278509C (zh) | 一种数字化时钟恢复方法及其电路 | |
| CN1684405A (zh) | 时钟同步器以及时钟与数据恢复装置和方法 | |
| CN110235408B (zh) | 具有非均匀时钟跟踪的时钟数据恢复 | |
| CN1812268A (zh) | 时钟产生电路及相关数据恢复电路 | |
| US20100123493A1 (en) | System and method for implementing a digital phase-locked loop | |
| US20070052463A1 (en) | Method and apparatus for sigma-delta delay control in a Delay-Locked-Loop | |
| US20130070882A1 (en) | Phase Averaging-Based Clock and Data Recovery | |
| CN1201490C (zh) | 相位同步循环电路以及数据再生装置 | |
| CN1867119A (zh) | 一种射频远端模块中时钟恢复方法和装置 | |
| CN1252932C (zh) | 半导体集成电路 | |
| US7176821B1 (en) | Reduced area digital sigma-delta modulator | |
| CN1794618A (zh) | 数字时钟滤波器 | |
| CN1697324A (zh) | 传输信号去抖动的实现方法及其装置 | |
| CN111147071B (zh) | 一种应用于时钟数据恢复电路的比例通路增益调节器 | |
| CN1213539C (zh) | 用输入信号的零交叉特性检测相差的装置及其锁相环电路 | |
| CN1992529A (zh) | 高精度数字时频标合成方法 | |
| US7991103B2 (en) | Systems and methods for data recovery in an input circuit receiving digital data at a high rate | |
| CN1839549A (zh) | Pll电路的σ△调制器 | |
| CN1219357C (zh) | 数字时钟恢复装置 | |
| CN1770633A (zh) | 时钟锁相环及时钟锁相的控制方法 | |
| CN1799198A (zh) | 用于再现信息的比特检测装置和设备 | |
| CN101032080A (zh) | 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061004 Termination date: 20130304 |