KR20060045121A - 동적 등화기 최적화 장치 - Google Patents

동적 등화기 최적화 장치 Download PDF

Info

Publication number
KR20060045121A
KR20060045121A KR1020050024898A KR20050024898A KR20060045121A KR 20060045121 A KR20060045121 A KR 20060045121A KR 1020050024898 A KR1020050024898 A KR 1020050024898A KR 20050024898 A KR20050024898 A KR 20050024898A KR 20060045121 A KR20060045121 A KR 20060045121A
Authority
KR
South Korea
Prior art keywords
signal
equalizer
parameter
cosine function
coefficients
Prior art date
Application number
KR1020050024898A
Other languages
English (en)
Inventor
로이 디 시데이얀
아제이 돌아키아
에반제로스 에스 엘프데리오
리차드 엘 겔브라이드
웰돈 엠 한슨
토마스 미텔홀저
트라비스 알 오엔닝
미쳘 제이 로스
다비드 제이 스타넥
Original Assignee
히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. filed Critical 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이.
Publication of KR20060045121A publication Critical patent/KR20060045121A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027Analogue recording
    • G11B5/035Equalising
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

본 발명의 동적 등화기 최적화를 제공하는 장치가 개시된다. 본 발명은 디스크에 주지 패턴을 먼저 기록함 없이 혹은 디스크상에 이미 기록된 데이터의 사전 지식을 필요로 하지 않고 등화기 계수를 갱신함으로써 종래 기술의 문제점을 해소한다. 적응 코사인 함수를 사용하여 DFIR 탭 세트, 즉 코사인 등화기의 j 및 k 파라미터 만을 수정하거나, 혹은 DFIR필터용 탭 세트와 코사인 등화기의 j및 k 파라미터를 둘다 수정할 수 있다. LMS 알고리즘과 같은 다른 알고리즘을 사용하여 코사인 알고리즘에 의해 수정되지 않는 파라미터를 수정할 수가 있다.

Description

동적 등화기 최적화 장치 {APPARATUS FOR PROVIDING DYNAMIC EQUALIZER OPTIMIZATION}
본 발명은 일반적으로 데이터 채널에서 데이터 신호 검출에 관한 것이다. 더 구체적으로는, 동적 등화기를 최적화하는 장치에 관한 것이다.
컴퓨터 하드웨어나 소프트웨어 기술의 발달이 지속됨에 따라, 컴퓨터 소프트웨어 및 데이터를 저장하기 위한 고속의 대용량 스토리지 장치의 필요성이 지속적으로 증가되고 있다. 멀티미디어 어플리케이션(응용 프로그램)과 같은 컴퓨터 어플리케이션과 전자 데이터베이스는 대용량의 디스크 저장 공간을 필요로 한다.
대용량 스토리지 장치 제조업자들은 보다 저렴하게 대용량 데이터를 수용하는 고속 하드 디스크 장치를 생산하기 위해 노력하고 있다. 고속의 하드 디스크 드라이버 장치는 고속으로 데이터를 저장하고 검색할 수 있는 장치이다. 디스크 드라이버의 속도와 용량을 증가하기 위한 하나의 형태는 면적당 기억용량을 증가시키고 개선시키는 것이다. 면적당 기억용량은 데이터 저장과 검색 방법을 개선시킴으로써 증가될 수 있다.
일반적으로, 하드 디스크 드라이브 같은 대용량 스토리지 장치및 시스템은 회전 디스크나 원판과 같은 자기 저장 매체, 스핀들 모터, 판독/기록 헤드, 작동기, 전치 증폭기, 판독 채널, 기록 채널, 서보 제어기 혹은 디지털 신호 처리기 그리고 하드 디스크의 작동을 제어하고 하드디스크 드라이브를 주(host) 버스와 시스템 버스에 적절하게 인터페이스하는 제어 회로를 포함한다. 판독 채널, 기록 채널, 서보 제어기 그리고 메모리는 데이터 채널로 언급된 하나의 통합 회로로서 구현 될 수 있다. 제어 회로는 하드 디스크 드라이버가 작동하는 동안 제어 프로그램과 명령을 실행하는 마이크로프로세서를 포함한다.
하드 디스크 드라이버는 데이터를 저장하여 검색할 때 판독과 기록 동작을 수행한다. 통상적인 하드 디스크 드라이버는 주 인터페이스에서 그것의 제어 회로로 데이터를 전달함으로서 기록 동작을 수행한다. 그때 제어 회로는 로컬 동적 랜덤 엑세스 메모리에 데이터를 저장한다. 제어 회로 처리기는 기록 채널을 통해 디스크 원판에 정보 전달을 가능하게 하도록 일련의 사건 순서를 정한다. 상기 제어 회로는 적합한 트랙으로 판독/기록 헤드를 이동시켜 트랙의 적합한 섹터에서 위치 지정한다. 마침내, 하드 디스크 드라이버 제어 회로는 기록 채널을 통하여 동적 랜덤 엑세스 메모리에서부터 디스크 원판의 지정된 섹터로 데이터를 전송한다. 일반적으로 섹터에 고정된 데이터 기억 장소가 할당되는데, 통상적으로는 512바이트의 유저 데이터이다. 기록 클럭은 기록 채널에서 기록 타이밍을 제어한다. 기록 채널에서 데이터를 부호화함으로써, 나중에 좀더 신뢰 가능하게 터이터를 검색할 수 있다.
판독 동작에서, 판독 헤드를 알맞게 배치하여 판독될 적절한 섹터를 적절히 지정하고, 사전에 디스크에 쓰여진 데이터를 판독한다. 판독/기록 헤드는 디스크 원판의 자속 변화를 감지하고, 대응 아날로그 판독 신호를 생성한다. 판독 채널은 아날로그 판독 신호를 수신하고, 그 신호를 조건화하고 그리고 신호로부터 "0"과 "1"을 검출한다. 판독 채널은 자동 이득 제어(AGC)기술을 이용해서 적합한 수준으로 신호를 증폭함으로서 신호를 조건화한다. 그때 판독 채널에서 신호를 필터링(여파)하고, 원하지 않은 고주파 노이즈를 제거하며, 채널을 등화하고, 신호로부터 "0"과 "1"을 검출하며, 제어 회로의 바이너리 데이터를 형성한다. 바이너리 혹은 디지털 데이터는 판독 채널로부터 전송되고, 제어 회로의 DRAM에 저장된다. 그때 처리기는 전송 대기 중인 데이터를 호스트에 전달한다. 판독 클럭은 판독 채널에서 판독 동작 타이밍을 제어한다.
디스크 원판이 움직이고 있을 때, 판독/기록 헤드는 특정 트랙에서 정렬되거나 머물러야 한다. 이것은 서보 웨지라 불리는 디스크의 보조 정보를 판독함으로써 수행된다. 서보 웨지(servo wedge)는 트랙의 반경 방향과 원주 방향을 따르는 헤드의 위치를 가리킨다. 데이터 채널은 이 위치 정보를 수신하으로써 서보 제어기는 계속해서 트랙상에서 헤드의 위치를 적절하게 유지할 수 있다.
통상의 하드 디스크 드라이브 데이터 또는 판독 채널은 자기 매체 상에 저장된 아날로그 정보로부터 디지털 정보를 검출하거나 추출하기 위한 피크 검출 방법이라고 알려진 기술을 이용하였다. 이 기술에서, 샘플링 윈도우 중에 파형 레벨이 임계값 이상이라면 파형은 검출된 레벨이고, 데이터는 "1"로 간주된다. 최근에는, 디스크에 쓰여진 본래의 데이터를 재구성하기 위해 이산 신호 처리를 활용한 진보된 기술은 면적당 기억 용량을 개선하기 위해서 판독 채널 전자공학에서 이용된다. 이 기술에서, 데이터는 데이터 회복 클럭을 이용하여 동기식으로 샘플링된다. 그때 샘플은 신호 처리 이론을 이용한 일련의 수학적 연산을 통해 처리된다.
동기적으로 샘플링된 데이터 채널은 몇가지 유형이 있다. 부분 응답 최대 우도(PRML), 확장된 PRML(EPRML), 강화 확장된 PRML(EEPRML), 고정된 지연 트리 조사(FDTS), 결정 피드백 등화(DFE)는 이산 시간 신호 처리 기술을 이용한 샘플화된 데이터 채널이 몇가지 예이다. 이들 시스템 대부분에서의 최대 우도 검출은 비터비 알고리즘을 구현하는 비터비 검출기에 의해서 통상 수행된다.
동기적으로 샘플링된 데이터 채널과 판독 채널은 일반적으로 판독 동작을 수행하기 위한 혼합 모드 회로를 필요로 한다. 이 회로는 아날로그 신호 증폭, 자동 이득 제어(AGC), 연속 시간 필터링, 신호 샘플링, 이산 시간 신호 처리 조작, 타이밍 복구, 신호 검출 및 포멧팅 등의 기능을 수행한다. 모든 동기식 샘플링 데이터 채널에서, 판독 동작 중에 주요한 목표는 소음이 높은 환경에서도 비트 오류율을 최소로 하여 데이터를 정확하게 검색하는 것이다.
자기 및 광학 레코딩 시스템에서 레코딩 밀도를 제한하는 기초적인 영향 중 하나는 부호간 간섭(ISI)이다. 이 영향은 해드/매체 조합의 대역제한 특성에 기인하여 매체상에서 순차적으로 기록된 전이에 기인하여 응답이 중복되게 된다. 즉, 소정 시각에 매체로부터 발생한 출력 신호는 그 즉시 입력 부호에 기인한 응답과 사전에 기록된 부호로부터 발생한 응답으로 구성된다. 이 중복량과 스팬은 선형 레코딩 밀도가 증가할때 증가하고, 간단한 장치로는 해결하기 매우 어렵고 복잡한 부호 간 방식 중복이 일어난다.
유한 임펄스 응답 필터링은 수신된 신호를 등화하기 위해 이용된다. 예를 들어, 통신 채널에 도입된 부호간 간섭을 감소시키기 위해서, 적응형 필터를 이용하여 정확한 등화를 할 수 있다. 그리고, 적응형 필터는 노이즈 제거, 선형 예측, 적응 신호 강화 및 적응형 제어기에도 이용될 수 있다.
적응형 필터는 자기조정이 가능한 디지털 필터이고, 가변 신호 조건에 따라 상이한 필터 특성을 필요로 하는 응용 분야에서 이용된다. 적응형 필터는 그것의 계수를 갱신할 수 있는 기능이 있다. 적응형 필터의 계수는 계수 발생기로부터 필터로 새로운 계수가 보내짐으로써 갱신된다. 계수 발생기는 들어오는 신호의 응답 계수를 수정하는 적응형 알고리즘이다.
등화 성능에 있어서 중요한 일면은 그것의 수렴성이다. 일부 초기 트레이닝 주기가 지난 후에, 적응형 등화기 계수는 적합 알고리즘에 따라 판정 지시된 방법으로 계속적으로 조정될 수 있다. 이 모드에서, 오류 신호는 전달된 순서에 의한 최종 수신기의 평가(반드시 정확하지는 않다)로부터 도출된다. 표준 동작에서, 상기 수신기의 판정은 확률적으로 거의 정확하고, 그 결과 상기의 오류 예측은 자주 보정되어 적응 등화기가 정확한 등화를 유지하게 한다. 또한, 판정 지시된 적응형 등화기는 채널 특성의 느린 변화 또는 샘플러 위상의 느린 지터와 같은 수신기 프론트 앤드의 선형 섭동을 추적할 수 있다.
따라서, 적절한 알고리즘을 이용하여 유한 임펄스 응답 필터를 기술하는 양호한 등화기 탭을 판정해야 한다. 이 문제를 해결하는 직접적인 방법은 공지의 패턴을 디스크에 기록하고, 다시 그 패턴을 판독하고, 시스템 응답을 구하기 위해 기록 패턴을 디콘볼브하고 나서, 등화기 탭에 대한 등화 결과 시스템을 직접적으로 해결하는 것이다. 이러한 접근 방법은 공지의 패턴을 디스크에 먼저 기록 하는 것을 필요로 한다.
또 다른 공지의 해결 방법은 LMS(Least Mean Square)알고리즘이다. 평균 제곱 오차(LMS) 적응 필터링 방법이 B.Widrow 와 M.E.Hoff,Jr.의 "적응 스위치 회로" 라는 논문(IRE Wescon Conv.Rec.,Part 4,pp.96-104, August 1960)에 기술되어 있다. 부호간 간섭을 감소시키는 적응형 등화기 LMS 알고리즘 이용에 관해 S.U.H. Qureshi의 "적응 등화"라는 논문(Proc.IEEE, Vol.73, No.9, pp. 1349-1387, september 1987) 에 설명되어 있다.
LMS 등화기에서, 등화기 필터 계수는 평균 제곱 오차의 최소화하기 위해 선택된다. 즉, 모든 ISI 항의 제곱에 등화기 출력에서의 잡음 전력이 더해진 합이다. 그러므로, LMS 등화기는 등화기에 의한 지연과 등화기 시간 스팬의 구속 안에서 그의 출력에서 신호대 왜곡 비율이 최대가 된다. 표준 데이터 전달이 시작되기 전에, 알려지지 않은 채널의 LMS등화기의 자동 합성은 트레이닝 기간 동안 수행될 수 있다. 이것은 통상적으로 동시적 방정식 세트를 반복하는 해법을 포함한다. 트레이닝 기간동안, 주지 신호는 전송되고, 신호의 동기화 변형은 채널 특성에 관한 정보 획득하기 위해 수신기에서 생성된다. 상기 트레이닝 신호는 광대역, 의사 잡음 시퀀스나 폭넓게 알려진 최대 길이 시프트 레지스터와 같은 광범위한 일정 스펙트럼을 가진 연속 시퀀스나 주기적인 분리 펄스로 구성될 수 있다. 그러나, LMS등화기의 수렴 속도는 비교적 느리고, 대역폭은 트레이닝 시퀀스로 소모될 것이다. 게다가, 상기 LMS 해법은 직접적인 방법과 같은 해법으로 수렴이 되지 않는다.
이것이 동적 등화기를 최적화하기 위한 장치가 필요한 이유로 볼 수 있다.
본 명세서를 읽고 이해하면 전술한 종래 기술의 한계를 극복하고, 다른 한계도 극복한다는 것이 명백해질 것이다. 본 발명은 동적 등화기의 최적화 제공 장치를 개시하였다.
본 발명은 디스크에 공지의 패턴을 먼저 기록함 없이 혹은 디스크상에 이미 기록된 데이터의 사전 지식을 필요로 하지 않고 직접적인 방법과 같은 해결책이 되는 등화기 계수를 갱신하여. 전술한 문제를 해결한다. 적응 코사인 함수는 DFIR 탭 세트와 등화기 코사인의 j 및 k 파라미터 중 오직 하나만 수정하거나, 혹은 DFIR 필터용 탭 세트와 코사인 등화기의 j및 k 파라미터 둘다 수정하기 위해 사용될 수 있다. LMS 알고리즘과 같은 다른 알고리즘은 코사인 알고리즘에 의해 수정되지 않은 파라미터를 수정하기 위해 이용 될 수 있다.
본 발명의 원리에 따른 판독 채널은 등화된 재생 신호를 제공하는 디지탈 신호를 등화하기 위해 구성된 등화기와 등화된 재생 신호를 수신하고 등화된 재생 신호를 기록 매체 상에 저장된 데이터를 나타내는 디지털 출력 신호로 전환하기 위한 비터비 검출기를 포함하고, 여기에서 등화기는 코사인 함수에 기초하여 등화기 계수를 적합하게 갱신하는 계수 러닝 회로를 이용하여 구현된다.
본 발명의 다른 실시예에서는, 파형 등화기가 마련된다. 상기 파형 등화기는 등화된 재생 신호의 전파를 지연시키는 지연 요소, 지연 요소에서 지연된 신호와 재생 신호에 의해 소정의 계수를 곱하는 복수의 곱셈기, 복수의 곱셈기 각각의 소정된 계수를 적합하게 갱신하는 계수 러닝 회로와 복수의 곱셈기의 출력을 더하는 가산기를 포함한다.
본 발명의 다른 실시예에서는, 신호 프로세싱(처리) 시스템이 마련된다. 신호 처리 시스템은 그 곳에서 데이터 저장용 메모리와 등화된 재생 신호를 제공하기 위해 메모리에 연결된 처리기를 포함하고, 처리기는 코사인 함수를 기초로 등화기 계수를 적응적으로 갱신한다.
본 발명의 다른 실시예에서는, 자기 저장 장치가 마련된다. 자기 저장 장치는 즉시 데이터를 기록하는 자기 저장 매체, 자기 저장 매체를 이동시키는 모터, 자기 저장 매체상에 데이터를 판독하고 기록하기 위한 헤드, 자기 저장 매체상의 부호화된 신호를 처리하고 자기 저장 매체와 데이터 채널에 관계된 상기 헤드에 위치하기 위한 작동기, 등화된 재생 신호를 제공하고 디지탈 신호를 등화하기 위해 구성된 등화기를 포함하는 데이터 채널, 등화된 재생 신호를 수신하고 기록 매체상에 저장된 데이터를 나타내는 디지탈 출력 신호로 재생 신호를 전환할 수 있는 비터비 검출기를 포함하고, 등화기는 코사인 함수에 기초한 등화기 계수를 적응적으로 갱신하는 계수 러닝 회로를 이용하여 구현된다.
본 발명의 다른 실시예에서는, 다른 판독 채널이 마련된다. 이 판독 채널은 재생 신호를 등화하기 위해 디지탈 신호 등화용 수단을 포함하고, 등화된 수단에 연결된 수단, 등화된 재생 신호를 수신하고 기록 매체상에 저장된 데이터를 나타내는 디지탈 출력 신호로 재생 신호를 전환하는 수단을 포함하고, 이 등화용 수단은 코사인 함수에 기초하여 등화 수단의 계수를 적합하게 갱신하는 수단을 이용하여 구현된다.
본 발명의 다른 실시예서는, 다른 파형 등화기가 마련된다. 이 파형 등화기는 재생 신호의 전파를 지연시키는 수단, 지연 수단으로부터 지연된 신호와 재생 신호에 소정의 계수를 곱하는 수단, 곱셈용 수단에 필요한 소정의 계수를 적합하게 갱신하는 수단, 및 곱셈용 수단의 출력을 더하는 수단을 포함하고, 이 소정의 계수를 적응적으로 갱신하는 수단은 코사인 함수에 기초하여 소정의 계수를 갱신한다.
다음의 실시예의 설명에 따르면, 본 발명을 구현하는 특정 실시예가 특정 실시예의 일 부분을 형성하는 첨부 도면을 참조하여 예로서 설명된다. 본 발명의 범위를 넘지 않고 구조적 변경을 할 수 있기 때문에 다른 실시예에서 이용할 수 있음을 이해할 수 있다.
본 발명은 동적 등화기를 최적화하기 위한 장치를 제공한다. 본 발명은 상기 디스크에 공지의 패턴을 먼저 기록함 없이 혹은 디스크상에 이미 기록된 데이터의 사전 지식을 필요로 하지 않고 전술한 직접적인 방법과 같은 해결책이 되는 등화기 계수를 갱신한다. 적응 코사인 함수는 DFIR 탭 세트와 등화기 코사인의 j 및 k 파라미터 중 오직 하나만 수정하거나, 혹은 DFIR필터용 탭 세트와 코사인 등화기의 j및 k 파라미터를 둘다 수정하기 위해 사용될 수 있다. LMS 알고리즘과 같은 다른 알고리즘은 상기 코사인 알고리즘에 의해 수정되지 않은 파라미터를 수정하기 위해 사용 될 수 있다.
도 1은 본 발명의 일 실시예에 따른 스토리지 시스템(100)을 도시하고 있다. 도1에서, 엑츄에이터(120)는 변환기(110)를 제어한다. 엑츄에이터(120)는 변환기(110)의 포지션을 제어한다. 변환기(110)는 자기 매체(130)상에 데이터를 판독하고 기록한다. 판독/기록 신호는 데이터 채널(140)을 통과한다. 신호 프로세서 시스템(150)은 액츄에이터(120)를 제어하고 데이터 채널(140)의 신호를 처리한다. 또한, 매체 변환기(160)는 상기 신호 프로세서 시스템(150)에 의해 제어됨으로써 자기 매체(130)로 하여금 변환기(110)에 대해서 이동하게 한다. 그렇지만, 본 발명은 특정 타입의 스토리지 시스템(100) 또는 스토리지 시스템(100)에 이용된 매체(130)의 유형에 제한되지는 않는다.
도 2는 본 발명의 일 실시예에 따른 자기 디스크 드라이버 장치(200)의 블럭 도이다. 도2에서, 디스크(210)는 스핀들 모터(234)에 의해 회전하고, 그리고 헤드(212)는 디스크(210) 중 대응하는 하나의 표면에 위치한다. 헤드(212)는 E형 블럭 에셈블리(214)에서 디스크(210)로 연장하는 대응 서보 암에 장착된다. 블럭 어셈블리(214)는 블럭 어셈블리(214)를 움직이는 관련 로터리 보이스 코일 엑츄에이터(230)를 갖고, 따라서 하나 이상의 디스크(210)상의 특정 위치에서 데이터를 판독하거나 데이터를 기록하기 위해 헤드(212)의 위치를 변경한다.
전치 증폭기(216)는 헤드(212)에 의해 픽업된 신호를 전치 증폭하고, 따라서 판독하는 동안 증폭된 신호를 판독/기록 채널 회로(218)에 제공한다. 기록하는 동안, 전치 증폭기(216)는 부호화된 기록 데이터 신호를 판독/기록 채널 회로(218)에서 헤드(212)로 전달한다. 판독하는 동안, 판독/기록 채널 회로(218)는 전치 증폭기(216)에 의해 제공된 판독 신호로부터 데이터 위상을 검출하고 상기 데이터 위상을 복호처리한다. 판독/기록 채널 회로(218)는 복호된 데이터 위상을 디스크 데이터 제어기(DDC)(220)로 전달한다. 그리고나서, 판독/기록 채널 회로(210)는 상기 DDC(220)로부터 받은 기록 데이터를 복호하고, 전치 증폭기(216)에 복호된 데이터를 제공한다.
DDC(220)는 판독/기록 채널 회로(218)와 전치 증폭기(216)를 통해서, 디스크(210)상에 호스트 컴퓨터로부터(도시하지 않음) 받은 데이터를 기록하고, 디스크(210)에서 호스트 컴퓨터로 판독 데이터를 전달한다. 또한 DDC(220)는 호스트 컴퓨터와 마이크로제어기(224) 사이를 연결한다. 버퍼 RAM(Random Access Memory)(222)은 DDC(220)와 호스트 컴퓨터, 마이크로제어기(224), 판독/기록 채널 회로(218) 사이에서 전달되는 데이터를 일시적으로 저장한다. 마이크로제어기(224)는 호스트로부터 판독 및 기록 명령에 응답하여 트랙 검색 및 트랙 추종 함수를 제어한다.
ROM(Read Only Memory)(226)은 마이크로제어기(224)의 제어 프로그램과 다양한 설정 값을 저장한다. 서보 드라이버(228)는 헤드(212)의 위치를 제어하는 마이크로제어기(224)로부터 생성된, 제어 신호에 응답하여 구동 엑츄에이터(230)의 구동 전류를 생성한다. 이 구동 전류는 엑츄에이터(230)의 보이스 코일에 인가된다. 엑츄에이터(230)는 서보 드라이버(228)에서 공급된 구동 전류량과 방향에 따라서 디스크(210)에 대해 헤드(212)의 위치를 지정한다. 스핀들 모터 드라이버(232)는 제어 디스크(210)를 제어하기 위해 마이크로제어기(224)로부터 생성된 제어값에 따라 스핀들 모터(234)를 구동시켜서, 디스크(210)를 회전시킨다.
도 3은 PRML 검출을 이용한 도 2의 판독/기록 채널 회로(300)의 블럭도이다. 도 3에서, 판독/기록 채널 회로(300)는 판독/기록 수단을 갖는 물리적 기록 채널(338)과, 기록 매체에 데이터를 기록하는 기록 채널 회로(340)와, 기록 매체로부터 데이터 판독을 위한 판독 채널 회로(342)를 포함한다. 기록 채널 회로(340)는 부호화기(344), 프리코더(precoder), 및 기록 전치 보상기(348)로 구성된다. 판독 채널 회로(342)는 자동 이득 제어(AGC) 증폭기(350), 로우 패스 필터(LPF), 아날로그-디지탈 변환기(ADC)(354), 적응 등화기(356), 비터비 검출기(358), 이득 제어기(360), 시간 제어기(362) 및 복호기(364)로 구성된다. 상기 비터비 검출기(358)는 정합 필터(도 3에 도시하지 않음)를 포함한다.
동작에 있어서, 부호화기(344)는 기록 매체상에 쓰여지기 위한 입력인 기록 데이터를 소정의 코드로 부호화한다. 예를 들어, 특정 최대값과 최소값 사이에서 다수개의 인접한 제로수를 유지해야 하는 RLL(Run Length Limited) 코드는 이 소정의 코드로 보통 이용된다. 그러나, 본 발명은 RLL로 제한하는 것이 아니라 다른 코딩을 이용할 수 도 있다. 프리코더(346)는 에러 전달을 방지하기 위해 포함된다. 기록 전치보상기(348)는 판독/기록 헤드로부터 발생하는 비선형 영향을 감소시킨다. 그러나, 실제로 기록 채널의 응답이 이 변환 함수에 정확하게 부합하지 않기 때문에, 일부 후속의 등화가 항상 필요하다.
자동 이득 제어기(AGC) 증폭기(350)는 디스크로부터 판독된 아날로그 신호를 증폭한다. 로우 패스 필터(352)는 AGC 증폭기(350)로부터 고주파 잡음을 제거하여 AGC 증폭기(350)로부터 출력된 신호를 재정형한다. 로우 패스 필터(352)의 신호 출력은 아날로그-디지털(A/D) 변환기(354)에 의해 불연속적 디지탈 신호로 변환된다. 최종 디지털 신호는 적응 등화기(356)에 인가되고, 적응 등화기는 부호간 간섭(ISI)을 적절하게 제어하여 원하는 파형을 생성한다. 비터비 검출기(358)는 적응 등화기(356)으로부터 출력되고 등화된 신호를 수신하여, 부호화된 데이터를 생성한다. 복호기(364)는 비터비 검출기(358)로부터 부호화된 데이터 출력을 복호하여 최종 판독 데이터를 생성한다. 동시에, 아날로그 신호 엔밸로프 및 디지털화 샘플 타이밍을 보정하기 위해, 이득 제어기(360)는 AGC 증폭기(350)의 이득을 제어하고, 타이밍 제어기(362)는 A/D 변환기(354)의 샘플 시간을 제어한다.
도 4는 본 발명의 일 실시예에 따른 등화기(400)를 도시한다. 도 4에서, 입력 신호(410)는 시프트 레지스터 회로(412)로 공급된다. 시프트 레지스터로의 각각의 연속적인 입력에 따라, 메모리 요소(420) 값은 탭 오프(tapped off)된다. 탭 신호에는 선택된 계수(440)가 곱해진다(430). 다음에 최종 탭 신호(450)는 부가되어(460) 출력을 제공한다(470).
도 5는 본 발명의 일 실시예에 따른 등화기(500)의 각 스텝에서의 신호를 보여주는 기능적 블럭도이다. 도 5에있어서, 검출될 기록 비트 ak(510)는 입력에 제공된다. 기록 매체로부터 그 비트를 다시 판독할 때, 예를 들어, 각 논리 "1"이 쌍비트 응답, 즉 반대 극성의 2개의 중첩된 로렌츠형 펄스를 발생할 것이고, 반대로 논리 "0"은 어떠한 출력도 발생하지 않는다. 도 5에서, hk(512)는 시스템 쌍비트 응답을 나타낸다. 그러므로, sk(514)는 무잡음 리드 백 신호이다. 무잡음 리드 백 신호, sk(514)는 리드 백 신호를 훼손하는 잡음, nk(520)와 결합되어서, 잡음 리드 백 신호, xk가 된다. 잡음 리드 백 신호 xk (530)는 DFIR 필터 탭 가중치, Wk(540)에 의해 조정되고, 등화된 잡음 리드 백 신호, yk(550)가 산출된다. 원하는 무잡음 신호, dk(570)는 예를 들어 PR4용 (tk,tk-1,tk-2)=(1,0,-1)같은 검출될 기록비트 ak(510)와 목표 응답, tk(560)으로부터 획득된다. 등화된 잡음 리드 백 신호, yk(550)와 원하는 무잡음 신호, dk(570) 사이의 차이는 yk-dk로 주어지는 에러 신호, ek(580)이다.
상기 DFIR 필터 탭 가중치, wk(540)는 wi=wi-g*f(ak-i)*ek 로 주어진 갱신 알고리즘에 따라 갱신되고, 여기에서 g는 갱신된 감쇠 이득이고, f()는 하술하는 함수이다. 전술한 바와 같이, 상기 DFIR 필터 가중치(540)를 판정하는 직접적인 방법은 알려진 패턴을 디스크에 기록하고, 그 패턴을 다시 판독하고, 기록 패턴을 디컨볼브하여 시스템 응답을 획득하고, 등화기 탭 가중치(540)에 대한 최종 시스템 방정식의 해를 직접 구하는 것이다. 이러한 접근 방법은 상기 알려진 패턴을 디스크에 먼저 기록하는 것을 필요로한다. 더 전형적으로는, wi=wi-g*xk-i*ek로 주어진, LMS 알고리즘을 이용하여 DFIR 필터 탭 가중치(540)를 갱신한다. LMS 등화기에서, 등화기 필터 계수를 선택하여 등화기 출력에서 잡음 전력 플러스 ISI 값의 제곱의 총합인 평균 제곱 오차를 최소화한다. 그러나, LMS 등화기의 수렴 속도는 비교적 느리고, 대역폭은 트레이닝 시퀀스로 소모될 것이다. 또한, 상기 LMS 해결책은 직접적인 방법과 같은 해결책이 될 수 없다.
도 6은 본 발명의 실시예에 따른 DFIR 필터의 탭 계수를 갱신하기 위한 시스템(600)의 블럭도를 도시하고 있다. 도 6에서, 기존의 DFIR 탭 가중치(610)는 소정의 파라미터를 갖는 코사인 등화기(620)에 인가되어 새로운 DFIR 탭 가중치(630)를 제공한다. 상기 파라미터는 아래와 같이 설명된다.
코사인 등화기(620)는 시작 DFIR 탭의 적절한 세트가 이미 존재하고(예를 들어, 제조업에서 얻어진) 예를 들면, 부양 높이 변동, 온도 변화 등을 보상하기 위해 일부 튜닝량을 필요로 할 때 이득이 있다. 상기 코사인 등화기는(620)는 전체 오차율을 개선하도록 등화기 탭을 적합하게 변경하고 빠른 데이터 복구 절차로서 유리하다. 상기 코사인 등화기(630)는 상기 디스크에 알려진 패턴을 먼저 기록함 없이 혹은 디스크상에 이미 기록된 데이터의 사전 지식을 필요로 하지 않고 전술한 직접적인 방법과 같은 해결책이 된다.
코사인 등화기(630)는 알려지지 않은 현재 고객 데이터가 디스크상에 존재하더라도 리드백하기 위해 사용될 수 있다. 이것은 일부 데이터 복구 상황에서 충분한 장점이라는 것이 확인된다. 이제, 예컨대 저온에서 기록된 데이터가 고온에서 리드백된다는 것을 고려해야한다. 판독 채널에서 보여지는 효율적인 비트 밀도는 온도 스윙에 기인하여 상당히 변하고, 그래서 필요한 최적 등화기 탭 설정에 영향을 미친다. 이러한 변경은 섹터상에서 복구되는 즉시 작동하는 알고리즘을 갖도록 자동적으로 고려된다. 알려진 데이터 패턴의 기록을 먼저 필요로 하는 알고리즘을 사용할 때 각 섹터의 기록 온도를 따라가는 것은 매우 어렵다.
도 7은 본 발명의 실시예에 다른 상기 k 코사인 함수를 보여주는 도면(700)이다. 상기 도 7의 코사인 등화기 도면(700)은 상기 진폭 응답을 조정하기 위한 단일 파라미터, k를 포함한다. 도 7에서, 상기 코사인 등화기는 k 710, 1 720, k 730로 표시되고, 여기에서 k는 상기 코사인 등화기 파라미터이다. 따라서, 4탭 DFIR에 기존 탭 : w1, w2, w3, w4이 제공되면, 상기 코사인 등화기(700)의 DFIR 탭 계수는 w1+kw2, kw1+kw2+kw3, kw2+w3+kw4, kw3+w4로 주어진다. N탭으로 시작할 때, 상기 k 파라미터를 이용한 컨볼루션은 N+2를 산출하기 때문에 절단되고, 그래서 최종 결과는 첫번째 값과 마지막 두번째 값을 버림으로써 다시 N탭으로 절단된다.
도 8은 본 발명의 다른 실시예에 따른 j, k 코사인 함수를 보여주는 도면(800)이다. 상기 도 8의 코사인 등화기 도면(800)은 진폭 응답을 조정하는 파라미터, k와 위상 응답을 조정하는 파라미터, j를 포함한다. 도 8에서, 상기 코사인 등화기는 j 802, +k 810, 1 820, +k 830, -j 840 에 의해 제시되고, 여기에서 k는 진폭 응답을 조정하는 코사인 등화기 파라미터이고, j는 상기 위상 응답을 조정하는 코사인 등화기 파라미터이다. N탭으로 시작할때, 상기 j, k 파라미터를 이용한 컨볼루션은 N+4를 산출하기 때문에 절단되고, 그래서 최종 결과는 첫번째 값과 마지막 두번째 값을 버림으로써 다시 N탭으로 절단된다.
도 9는 본 발명의 실시예에 따른 등화기(900)의 각 단계에서의 신호를 보여주는 기능적 블록도이다. 도 9에서, 검출될 기록 비트, ak(910)는 입력에서 제공된다. 기록 매체로부터 비트를 리드백할 때, 각 논리 "1"은 쌍비트 응답, 즉 반대 극성의 2개의 중첩된 로렌쯔형 펄스를 발생할 것이고, 반대로 논리 "0"은 어떠한 출력도 발생하지 않는다. 도 9에서, hk(912)는 시스템 쌍비트 응답을 나타낸다. 그러므로, sk(914)는 무잡음 리드백 신호이다. 무잡음 리드 백 신호, sk(914)는 리드 백 신호를 훼손하는 잡음, nk(920)와 결합되어서, 잡음 리드 백 신호, xk(930)가 된다. 잡음 리드 백 신호 xk (930)는 DFIR 필터(932)와 코사인 등화기(940)에 의해 조정된다. 코사인 등화기(940)는 잡음 등화 리드 백 신호, yk(950)를 발생한다. 원하는 무잡음 신호, dk(970)는 검출될 기록 비트와 ak(910)의 목표 응답, tk(960)으로부터 획득된다. 또, 잡음 등화된 리드 백 신호, yk(950)와 원하는 무잡음 신호, dk(970) 사이의 차이는 yk-dk로 주어지는 오차 신호, ek(980)이다. 그러나, DFIR 필터(932)의 탭 가중치 그리고/혹은 코사인 등화기(940)의 탭 가중치는 오차 신호, ek(980)와 코사인 알고리즘을 사용하여 갱신된다.
예를 들어, 적응 코사인 함수는 오직 DFIR 탭 세트(932)를 수정하기 위해 사용될 수 있다. LMS 알고리즘과 같은 다른 알고리즘은 코사인 등화기(940)의 j와 k를 수정하기 위해 사용될 수 있다. 대안으로서, 적응 코사인 함수는 오직 코사인 등화기의 j와 k 파라미터를 수정하기 위해 사용될 수 있다. 상기에서와 같이, LMS 알고리즘과 같은 다른 알고리즘은 상기 DFIR 필터(932)의 탭 세트를 수정하기 위해 사용될 수 있다. 또한, 적응 코사인 함수는 상기 DFIR 필터(932)의 탭 세트와 코사인 등화기(940)의 j 및 k 파라미터를 수정하기 위하여 사용될 수 있다.
진폭 응답을 수정하기 위해서 파라미터를 사용할 때, DFIR 필터(932)의 탭 가중치는 wi=wi-g*f(ak-i)*ek에 따라 갱신되고, 여기에서 g는 갱신 감쇠 이득이고 f()는 선택된 코사인 함수에 기초한다. 그래서, LMS 알고리즘과 비교할 때, 코사인 등화기는 수정된 탭 갱신 방정식을 제공하여 xk-i를 f(ak-i)로 교체한다. 그러나, 전술한 바와 같이, 파라미터, j는 위상을 수정하기 위해 포함할 수 있다.
도 10은 본 발명에 따른 상기 코사인 등화기에 대한 함수, f()(1010) 차트(1000)를 도시하고있다. 도 10은 함수(1020, 1010)의 디스크립션을 보여준다. 도 10에 따라서, f(ak-i)는 ak-i-ak-i-2(1050)가 되도록 선택되고, ak는 PR4 응답(1052)에 컨볼브된다. 대안으로서, f(ak-i)는 ak-i+ak-i-1-ak-i-2-ak-i-3(1060)과 같도록 선택될 수 있고, 여기에서 ak-i는 EPR4 응답(1062)에 컨볼브된다. 또한, f(ak-i)는 ak-itk(1070)와 같도록 선택될 수 있고, 여기에서 ak-i는 tk(1072)에 컨볼브되거나 ak-ihk(1080)가 되도록 선택하고, 여기에서 ak-i는 hk(1082)에 컨볼브된다.
전술한 각각의 실시예에서, 진폭 응답을 수정하기 위한 탭 갱신 알고리즘은 k=k-g*(f(ak+1)+f(ak-1))*ek. 이다. 예를 들어, PR4 응답(1052)에 대한 경우와 같이 f(ak)=ak-ak-2 (1050)일때, k=k-g*(ak+1-ak-3)*ek로 갱신된다. EPR4 응답(1062)에 대한 경우와 같이 f(ak)는 ak-i+ak-i-1-ak-i-2-ak-i-3(1060)과 같을 때, k=k-g*(ak+1+ak-ak-3-ak-4)*ek 로 갱신된다. f(ak)=ak-itk(1070)일 때, k=k-g*(ak+1tk+1+ak-1tk-1)*ek 로 갱신된다. 따라서, 당업자에게는 이러한 원리를 E2PR4 필터와 같은 다른 타입의 필터까지 확장하는 것이 가능 하다.
또한, 전술한 각각의 실시예에 대해, 위상 응답 수정용 탭 갱신 알고리즘은 j=j-g*(f(ak+2)+f(ak-2))*ek 이다. 예를 들어, PR4 응답(1052)인 경우와 같이 f(ak)=ak-ak-2(1050)일때, 갱신은 j=j-g*(ak+2-ak+ak-2-ak-4)*ek 가 된다. 또한 ak-i는 EPR4 응답에 컨볼브되고, ak-i는 tk에 컨볼브되고(상기 목표 응답), ak-i는 hk(상기 쌍비트 응답)에 컨볼브되는 등 이러한 컨볼브에 대한 j갱신은 상기와 같은 방법으로 유도될 수 있다.
본 발명의 일 실시예에 따른 계수 갱신 루프는 코사인 알고리즘을 이용한다. 이상적인 코사인 알고리즘의 주파수 응답은 저 주파수의 코사인 함수 및 고주파수에서의 전체 감쇠를 포함한다. 그러나, 본 발명은 갱신하는 탭 계수용 코사인 알고리즘으로 엄격하게 제한하는 것을 의미하는 것이 아니다. 본 발명의 다른 실시예에 따른 적응 필터는 레이즈드 코사인 알고리즘(raised cosine algorithm)을 이용하여 이행될 수 있다. 이상적인 레이즈드 코사인 알고리즘의 주파수 응답은 저주파수에서의 단위 이득, 중간 주파수에서의 레이즈드 코사인 함수, 고주파수에서의 전체 감쇠를 포함한다. 중간 주파수 대역은 롤 오프(roll off) 요소 상수 알파, α에 의해서 정의될 수 있고, 이 때 알파의 범위는 0<α<1 이다.
본 발명의 실시예에 따른 코사인 등화기는 프리앰블 패턴 주파수 즉, 0.25T 동조 패턴에 상기 DFIR의 위상 응답이나 이득을 수정하지 않고 선형 응답의 크기 조정을 제공한다. 이 특성은 타이밍 무결성 및 이득 복구 루프를 유지하기 위해 중요할 수 있다.
도 11은 본 발명의 실시예에 따라서 제로인 j 파라미터(1120) 세트를 갖는 코사인 등화기에 대한 표준 주파수에 대한 진폭(1100)과 위상(1150) 그래프를 도시하였다.
도 12는 본 발명의 실시예에 따라서 제로인 k 파라미터(1230) 세트를 갖는 코사인 등화기에 대한 표준 주파수에 대한 진폭(1200)과 위상(1250)그래프를 도시하고있다.
도 1-12를 참고하여 예시한 프로세스는 도 1에서 예시한 하나 이상의 고정 및/또는 착탈가능한 데이터 스토리지 장치(188)나, 다른 데이터 저장 혹은 데이터 통신 장치와 같은 컴퓨터 판독 가능한 매체에서 유형적으로 구현될 수 있다. 컴퓨터 프로그램(190)은 메모리(170)에 로드되어, 프로세스(172)가 컴퓨터 프로그램(190)을 실행할 수 있다. 컴퓨터 프로그램(190)은 도 1의 프로세서(172)에 의해서 판독되고 실행될 때, 장치가 본 발명의 실시예의 단계 혹은 요소를 실행하는데 필요한 단계를 수행하는 명령을 포함한다.
본 발명의 예시적인 실시예에 대한 전술한 설명은 예시와 설명을 목적으로 제시하는 것이다. 개시된 정확한 구성으로 본 발명을 제한하거나 규명하고자 하는 것은 아니다. 교시의 견지에서 많은 수정과 변형이 가능하다. 본 발명의 범위를 이 상세한 설명으로 제한하려는 것이 아니다.
본 발명은 디스크에 알려진 패턴을 먼저 기록함 없이 혹은 디스크상에 이미 기록된 데이터의 사전 지식을 필요로 하지 않고 직접적인 방법과 같은 해결책이 되는 계수 갱신 등화기를 제공하여. 상기에서 묘사한 문제를 해결한다.
도 1은 본 발명의 일 실시예에 따른 스토리지 시스템을 도시한 도면.
도 2는 본 발명의 일 실시예에 따른 자기 디스크 드라이브 장치의 블럭도.
도 3은 PRML 검출을 이용한 도 2의 판독/기록 채널 회로의 블럭도.
도 4는 본 발명의 일 실시예에 따른 등화기를 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 등화기 각 스텝에서의 신호를 도시하는 기능 블럭도.
도 6은 본 발명의 일 실시예에 따른 탭 가중치를 갱신하는 시스템의 블럭도.
도 7은 본 발명의 일 실시예에 따른 k 코사인 함수를 나타내는 도면.
도 8은 본 발명의 일 실시예에 따른 j, k 코사인 함수를 나타내는 도면.
도 9은 본 발명의 일 실시예에 따른 등화기 각 스텝에서의 신호를 나타내는 기능 블럭도.
도 10은 본 발명에 따른 코사인 등화기의 함수도.
도 11은 본 발명의 일 실시예에 따라 j 파라미터를 제로로 설정한 코사인 등화기에 대한 표준 주파수에 대조한 크기와 위상을 나타내는 그래프.
도 12는 본 발명의 실시예에 따른 k 파라미터를 제로로 설정한 코사인 등화기에 대한 표준 주파수에 대한 진폭과 위상을 나타내는 그래프.
<도면의 주요부분에 대한 부호의 설명>
100 : 스토리지
210 : 스핀들 모터
212 : 헤드
214 : 블럭 어셈블리
230 : 코일 엑츄에이터
234: 스핀들 모터
200 :디스크 다라이버 장치
300 : 판독/기록 채널 회로

Claims (46)

  1. 등화된 재생 신호를 제공하는 디지털 신호를 등화하도록 구성된 등화기; 및
    상기 등화된 재생 신호를 수신하고 상기 재생 신호를 기록 매체상에 저장된 데이터를 지시하는 디지털 출력 신호로 전환 하는 비터비 검출기를 포함하고,
    상기 등화기는 코사인 함수에 기초해서 상기 등화기 계수를 적응적으로 갱신하는 계수 러닝 회로를 이용하여 구현되는 것인 판독 채널.
  2. 제1항에 있어서,
    상기 계수 러닝 회로는 진폭 응답을 수정하기 위해서 제1 파라미터 k를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 판독 채널.
  3. 제2항에 있어서,
    상기 제1 파라미터 k는 k=k-g*(f(ak+1)+f(ak-1))*ek 에 따라 조정되고, 여기에서 k는 진폭 응답을 수정하기 위한 코사인 등화기 파라미터이고, g는 갱신 감쇠 이득이며, ek는 잡음 등화 신호와 소망의 무잡음 신호 간의 차이에 기초한 오차 신호인 것인 판독 채널.
  4. 제2항에 있어서, 상기 계수 러닝 회로는 위상 응답을 수정하기 위해서 제2 파라미터 j를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 판독 채널.
  5. 제4항에 있어서,
    상기 제2 파라미터 j는 j=j-g*(f(ak+2)+f(ak-2))*ek 에 따라 조정되고, 여기에서 j는 위상 응답을 수정하기 위한 코사인 등화기 파라미터이고, g는 갱신 감쇠 이득이며, ek는 잡음 등화 신호와 소망의 무잡음 신호 간의 차이에 기초한 오차 신호인 것인 판독 채널.
  6. 제1항에 있어서,
    상기 계수 러닝 회로는 위상 응답을 수정하기 위한 파라미터 j를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 판독 채널.
  7. 제1항에 있어서,
    상기 계수 러닝 회로는 wi=wi-g*f(ak-i)*ek에 따라 계수 wi 조정하고, 여기에서 g는 제공된 갱신 감쇠 이득이고, f(ak-i)는 상기 코사인 함수에 기초하는 것인 판독 채널.
  8. 제7항에 있어서,
    f(ak-i)는 ak-i-ak-i-2가 되도록 선택되고, 검출될 기록 비트 ak-i는 상기 코사인 함수에 기초하여 PR4 응답과 컨볼브되는 것인 판독 채널.
  9. 제7항에 있어서,
    f(ak-i)는 ak-i+ak-i-1-ak-i-2-ak-i-3가 되도록 선택되고, 검출될 기록 비트 ak-i는 상기 코사인 함수에 기초하여 EPR4 응답과 컨볼브되는 것인 판독 채널.
  10. 제7항에 있어서,
    f(ak-i)는 ak-itk가 되도록 선택되고, 검출될 기록 비트 ak-i 상기 코사인 함수에 기초하여 tk와 컨볼브되는 것인 판독 채널.
  11. 제7항에 있어서,
    f(ak-i)는 ak-ihk가 되도록 선택되고, 검출될 기록 비트 ak-i 상기 코사인 함수에 기초하여 hk와 컨볼브되는 것인 판독 채널.
  12. 기록 매체상에 기록된 마크와 논마크를 재생하여 얻어진 재생 신호의 파형을 등화하는 파형 등화기에 있어서,
    재생 신호의 전파를 지연시키는 지연 요소와;
    상기 지연 요소로부터의 상기 지연 신호와 재생 신호에 소정의 계수를 곱하는 복수의 곱셈기와;
    상기 복수의 곱셈기 각각의 조정된 계수를 적응적으로 갱신하는 계수 러닝 회로; 및
    상기 복수의 곱셈기로부터의 출력을 더하는 가산기를 포함하고
    상기 계수 러닝 회로는 코사인 함수에 기초하여 상기 등화기의 계수를 적응적으로 갱신하는 것인 파형 등화기.
  13. 제12항에 있어서,
    상기 계수 러닝 회로는 진폭 응답을 수정하기 위한 제1 파라미터 k를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 파형 등화기.
  14. 제13항에 있어서,
    상기 제1 파라미터 k는 k=k-g*(f(ak+1)+f(ak-1))*ek 에 따라 조정되고, 여기에서 k는 위상 응답을 수정하기 위한 코사인 등화기 파라미터이고, g는 갱신 감쇠 이득이며, ek는 잡음 등화 신호와 소망의 무잡음 신호 간의 차이에 기초한 오차 신호인 것인 파형 등화기.
  15. 제13항에 있어서,
    상기 계수 러닝 회로는 위상 응답을 수정하기 위한, 제2 파라미터 j를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 파형 등화기.
  16. 제15항에 있어서,
    상기 제2 파라미터 j는 j=j-g*(f(ak+2)+f(ak-2))*ek 에 따라 조정되고, 여기에서 j는 위상 응답을 수정하기 위한 코사인 등화기 파라미터이고, g는 갱신 감쇠 이득이며, ek는 잡음 등화 신호와 소망의 무잡음 신호 간의 차이를 기초로 하는 오차 신호인 것인 파형 등화기.
  17. 제12항에 있어서,
    상기 계수 러닝 회로는 위상 응답을 수정하기 위한 파라미터 j를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 파형 등화기.
  18. 제12항에 있어서,
    상기 계수 러닝 회로는 wi=wi-g*f(ak-i)*ek에 따라 계수 wi를 조정하고, 여기에서 g는 제공된 갱신 감쇠 이득이고, f(ak-i)는 코사인 함수에 기초 하는 것인 파형 등화기.
  19. 제18항에 있어서,
    f(ak-i)는 ak-i-ak-i-2가 되도록 선택되고, 검출될 기록 비트 ak-i는 상기 코사인 함수에 기초하여 PR4 응답과 컨볼브되는 것인 파형 등화기.
  20. 제18항에 있어서,
    f(ak-i)는 ak-i+ak-i-1-ak-i-2-ak-i-3가 되도록 선택되고, 검출될 기록 비트 ak-i는 상기 코사인 함수에 기초하여 EPR4 응답과 컨볼브되는 것인 파형 등화기.
  21. 제18항에 있어서,
    f(ak-i)는 ak-itk가 되도록 선택되고, 검출될 기록 비트 ak-i 상기 코사인 함수에 기초하여 tk와 컨볼브되는 것인 파형 등화기.
  22. f(ak-i)는 ak-ihk가 되도록 선택되고, 검출될 기록 비트 ak-i 상기 코사인 함수에 기초하여 hk와 컨볼브되는 것인 파형 등화기.
  23. 신호 프로세싱 시스템에 있어서,
    데이터 기억용 메모리;및
    상기 프로세서는 코사인 함수에 기초하여 상기 등화기의 계수를 적응적으로 갱신하고, 등화된 재생 신호를 제공하기 위해 디지털 신호를 등화하기 위해서 상기 메모리에 연결된 프로세서
    를 포함하는 신호 프로세싱 시스템.
  24. 제23항에 있어서,
    상기 프로세서는 진폭 응답을 수정하기 위해서 제1 파라미터 k를 갖는 탭 계수 갱신용 등화를 이용하여 계수를 조정하는 것인 신호 프로세싱 시스템.
  25. 제24항에 있어서,
    상기 제1 파라미터 k는 k=k-g*(f(ak+1)+f(ak-1))*ek 에 따라 조정되고, 여기에서 k는 진폭 응답을 수정하기 위한 코사인 등화기 파라미터이고, g는 갱신 감쇠 이득이며, ek는 잡음 등화 신호와 소망의 무잡음 신호 간의 차이에 기초한 오차 신호인 것인 신호 프로세싱 시스템.
  26. 제24항에 있어서,
    상기 프로세서는 위상 응답을 수정하기 위한 제2 파라미터 j를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 신호 프로세싱 시스템.
  27. 제26항에 있어서,
    상기 제2 파라미터 j는 j=j-g*(f(ak+2)+f(ak-2))*ek 에 따라 조정되고, 여기에서 j는 위상 응답을 수정하기 위한 코사인 등화기 파라미터이고, g는 갱신 감쇠 이득이며, ek는 잡음 등화 신호와 소망의 무잡음 신호 간의 차이에 기초한 오차 신호인 것인 신호 프로세싱 시스템.
  28. 제23항에 있어서,
    상기 프로세서는 위상 응답을 수정하기 위한 파라미터, j를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 신호 프로세싱 시스템.
  29. 제23항에 있어서,
    상기 계수 러닝 회로는 wi=wi-g*f(ak-i)*ek에 따라 계수 wi를 조정하고, 여기에서 g는 제공된 갱신 감쇠 이득이고, f(ak-i)는 코사인 함수에 기초 하는 것인 신호 프로세싱 시스템.
  30. 제29항에 있어서,
    f(ak-i)는 ak-i-ak-i-2가 되도록 선택되고, 검출될 기록 비트, ak-i는 상기 코사인 함수에 기초하여 PR4 응답과 컨볼브되는 것인 신호 프로세싱 시스템.
  31. 제29항에 있어서,
    f(ak-i)는 ak-i+ak-i-1-ak-i-2-ak-i-3이 되도록 선택되고, 검출될 기록 비트 ak-i는 상기 코사인 함수에 기초하여 EPR4 응답과 컨볼브되는 것인 신호 프로세싱 시스템.
  32. 제29항에 있어서,
    f(ak-i)는 ak-itk가 되도록 선택되고, 검출될 기록 비트 ak-i 상기 코사인 함수에 기초하여 tk와 컨볼브되는 것인 신호 프로세싱 시스템.
  33. 제29항에 있어서,
    f(ak-i)는 ak-ihk가 되도록 선택되고, 검출될 기록 비트 ak-i 상기 코사인 함수에 기초하여 hk와 컨볼브되는 것인 신호 프로세싱 시스템.
  34. 데이터 기록용 자기 저장 매체와;
    상기 자기 저장 매체를 구동하기 위한 모터와;
    상기 자기 저장 매체상의 데이터를 판독 및 기록하는 헤드와;
    상기 자기 저장 매체에 대해 상기 헤드의 위치를 선정하는 엑츄에이터;및
    상기 자기 저장 매체상에 부호화 신호를 프로세싱하기 위한 데이터 채널을 포함하고,
    상기 데이터 채널은,
    등화된 재생 신호를 제공하기 위해서 디지털 신호를 등화하도록 구성된 등화기와 상기 등화된 재생 신호를 수신하고 기록 매체상에 저장된 데이터를 지시하는 디지털 출력 신호로 상기 재생 신호를 전환 가능한 비터비 검출기를 포함하고,
    상기 등화기는 코사인 함수에 기초하여 상기 등화기의 계수를 적응적으로 갱신하는 계수 러닝 회로를 이용하여 구현되는 것인 자기 저장 장치.
  35. 제34항에 있어서,
    상기 등화기는 진폭 응답을 수정하기 위한 제1 파라미터 k를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 자기 저장 장치.
  36. 제35항에 있어서,
    상기 제1 파라미터 k는 k=k-g*(f(ak+1)+f(ak-1))*ek 에 따라 조정되고, 여기에서 k는 진폭 응답을 수정하기 위한 코사인 등화기 파라미터이고, g는 갱신된 감쇠 이득이며, ek는 잡음 등화 신호와 소망의 무잡음 신호 간의 차이에 기초한 오차 신호인 것인 자기 저장 장치.
  37. 제35항에 있어서,
    상기 등화기는 위상 응답을 수정하기 위한 제2 파라미터 j를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 자기 저장 장치.
  38. 제37항에 있어서,
    상기 제2 파라미터 j는 j=j-g*(f(ak+2)+f(ak-2))*ek 에 따라 조정되고, 여기에서 j는 위상 응답을 수정하기 위한 코사인 등화기 파라미터이고, g는 갱신 감쇠 이득이며, ek는 잡음 등화 신호와 소망의 무잡음 신호 간의 차이에 기초한 오차 신호인 것인 자기 저장 장치.
  39. 제34항에 있어서,
    상기 등화기는 위상 응답을 수정하기 위한 파라미터 j를 갖는 탭 계수 갱신 등화를 이용하여 계수를 조정하는 것인 자기 저장 장치.
  40. 제34항에 있어서,
    상기 계수 러닝 회로는 wi=wi-g*f(ak-i)*ek에 따라 계수 wi 조정하고, 여기에서 g는 제공된 갱신 감쇠 이득이고, f(ak-i)는 코사인 함수에 기초 하는 것인 자기 저장 장치.
  41. 제40항에 있어서,
    f(ak-i)는 ak-i-ak-i-2가 되도록 선택되고, 검출될 기록 비트 ak-i는 상기 코사인 함수에 기초하여 PR4 응답과 컨볼브되는 것인 자기 저장 장치.
  42. 제40항에 있어서,
    f(ak-i)는 ak-i+ak-i-1-ak-i-2-ak-i-3이 되도록 선택되고, 검출될 기록 비트 ak-i는 상기 코사인 함수에 기초하여 EPR4 응답과 컨볼브되는 것인 자기 저장 장치.
  43. 제40항에 있어서,
    f(ak-i)는 ak-itk가 되도록 선택되고, 검출될 기록 비트 ak-i 상기 코사인 함수에 기초하여 tk와 컨볼브되는 것인 자기 저장 장치.
  44. 제40항에 있어서,
    f(ak-i)는 ak-ihk가 되도록 선택되고, 검출될 기록 비트 ak-i 상기 코사인 함수에 기초하여 hk와 컨볼브되는 것인 자기 저장 장치.
  45. 등화된 재생 신호를 제공하기 위해서 디지털 신호를 등화하기 위한 수단과;
    상기 등화 수단에 연결되어, 상기 등화된 재생 신호를 수신하고, 상기 등화된 재생 신호를 기록 매체 상에 저장된 데이터를 나타내는 디지털 출력 신호로 전환하기 위한 수단
    을 포함하고,
    상기 등화 수단은 코사인 함수에 기초하여 상기 등화 수단 계수를 적응적으로 갱신하기 위한 수단을 이용하여 구현되는 것인 판독 채널.
  46. 기록 매체상에 기록된 마크 및 논마크를 재생하여 얻어진 재생 신호의 파형을 등화하는 파형 등화기에 있어서,
    재생 신호의 전파를 지연시키는 수단과;
    상기 지연 수단으로부터의 지연된 신호와 재생 신호에 소정의 계수를 곱하는 수단과;
    상기 곱셈 수단의 소정의 계수를 적응적으로 갱신하는 수단;및
    곱셈 수단으로부터의 출력을 가산하는 수단을 포함하고,
    상기 소정의 계수를 적응적으로 갱신하는 수단은 코사인 함수에 기초하여 소정의 계수를 적응적으로 갱신하는 것인 파형 등화기.
KR1020050024898A 2004-03-25 2005-03-25 동적 등화기 최적화 장치 KR20060045121A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/809,230 US7193802B2 (en) 2004-03-25 2004-03-25 Apparatus for providing dynamic equalizer optimization
US10/809,230 2004-03-25

Publications (1)

Publication Number Publication Date
KR20060045121A true KR20060045121A (ko) 2006-05-16

Family

ID=34989523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024898A KR20060045121A (ko) 2004-03-25 2005-03-25 동적 등화기 최적화 장치

Country Status (5)

Country Link
US (1) US7193802B2 (ko)
JP (1) JP2005276412A (ko)
KR (1) KR20060045121A (ko)
CN (1) CN100559488C (ko)
SG (1) SG115783A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511910B1 (en) 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
US7298570B1 (en) * 2004-10-27 2007-11-20 Marvell International Ltd. Asymmetry correction in read signal
US7236319B2 (en) * 2005-06-08 2007-06-26 Fujifilm Corporation Reproducing method, reproducing apparatus, recording and reproducing apparatus, and magnetic recording medium
US7589927B2 (en) * 2005-08-30 2009-09-15 International Business Machines Corporation Dynamically adapting a read channel equalizer
WO2008117441A1 (ja) * 2007-03-27 2008-10-02 Fujitsu Limited イコライザ特性最適化方法、伝送システム、通信装置及びプログラム
US7567881B2 (en) * 2007-03-30 2009-07-28 General Electric Company Self-adjusting voltage filtering technique compensating for dynamic errors of capacitive voltage transformers
US8081676B2 (en) * 2007-05-08 2011-12-20 Mediatek Inc. Method and apparatus for data reception
US8175141B2 (en) * 2007-08-20 2012-05-08 Computer Access Technology Corporation Method and apparatus for calibrating equalizers without knowledge of the data pattern being received
US7924523B2 (en) * 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets
US8175201B2 (en) 2007-12-21 2012-05-08 Lsi Corporation Systems and methods for adaptive equalization in recording channels
US7859780B2 (en) * 2008-08-27 2010-12-28 Agere Systems Inc. Systems and methods for on-the-fly write pre-compensation estimation
US7924518B2 (en) * 2008-08-27 2011-04-12 Lsi Corporation Systems and methods for adaptive write pre-compensation
US9281908B2 (en) * 2008-10-08 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient signal and noise estimation
US7948702B2 (en) * 2008-12-18 2011-05-24 Lsi Corporation Systems and methods for controlling data equalization
US8154815B2 (en) * 2008-12-18 2012-04-10 Lsi Corporation Systems and methods for generating equalization data using shift register architecture
US7929240B2 (en) * 2008-12-18 2011-04-19 Lsi Corporation Systems and methods for adaptive MRA compensation
US7965467B2 (en) * 2008-12-18 2011-06-21 Lsi Corporation Systems and methods for generating equalization data
US7974030B2 (en) 2008-12-23 2011-07-05 Lsi Corporation Systems and methods for dibit correction
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
JP2012514935A (ja) * 2009-01-09 2012-06-28 エルエスアイ コーポレーション 適応ターゲット探索のためのシステム及び方法
US8077764B2 (en) * 2009-01-27 2011-12-13 International Business Machines Corporation 16-state adaptive noise predictive maximum-likelihood detection system
US7957251B2 (en) 2009-02-16 2011-06-07 Agere Systems Inc. Systems and methods for reduced latency loop recovery
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8139305B2 (en) * 2009-09-14 2012-03-20 Lsi Corporation Systems and methods for timing and gain acquisition
US8149529B2 (en) * 2010-07-28 2012-04-03 Lsi Corporation Dibit extraction for estimation of channel parameters
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US8625226B2 (en) * 2011-11-23 2014-01-07 International Business Machines Corporation Fixing tap coefficients in a programmable finite-impulse-response equalizer
US9112538B2 (en) * 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
US9524748B2 (en) * 2014-12-08 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-dimensional equalization constraint
US10255448B1 (en) * 2017-10-11 2019-04-09 International Business Machines Corporation Data security using high speed serial equalization
US10135645B1 (en) * 2017-10-18 2018-11-20 Cisco Technology, Inc. Equalizer optimization for FEC-protected communication links
CN111245499B (zh) * 2020-01-08 2021-07-27 西安电子科技大学 基于预整形的时域并行分数间隔均衡器及均衡方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0363551B1 (en) * 1988-10-17 1994-12-07 International Business Machines Corporation Adaptive equalization for recording systems using partial-response signaling
US5999355A (en) * 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
JP3776582B2 (ja) * 1998-02-17 2006-05-17 富士通株式会社 記録再生装置
US6292511B1 (en) * 1998-10-02 2001-09-18 Usa Digital Radio Partners, Lp Method for equalization of complementary carriers in an AM compatible digital audio broadcast system

Also Published As

Publication number Publication date
SG115783A1 (en) 2005-10-28
US7193802B2 (en) 2007-03-20
JP2005276412A (ja) 2005-10-06
CN1674133A (zh) 2005-09-28
CN100559488C (zh) 2009-11-11
US20050213241A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
US7193802B2 (en) Apparatus for providing dynamic equalizer optimization
US7286312B1 (en) DC-offset compensation loops for magnetic recording system
US6594098B1 (en) Acquistion timing loop for read channel
US7515369B2 (en) Information recording and reproducing apparatus and method, and signal decoding circuit for performing timing recovery
US5132988A (en) Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media
US6023386A (en) Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel
US7440208B1 (en) Flexible partial response targets for data detectors
US6249398B1 (en) Class of fixed partial response targets in a PRML sampled data detection channel
US5954837A (en) Method for optimizing viterbi detector threshold values
KR100589090B1 (ko) 서버 하드디스크 드라이브 시스템
JP3486141B2 (ja) デジタル再生信号処理装置
US5966415A (en) Adaptive equalization in a sub-sampled read channel for a disk storage system
JPH1083626A (ja) データ信号処理装置、決定フィードバックイコライザ及びフィルタ調節方法
JP2005276412A5 (ko)
US6028728A (en) Sampled amplitude read/write channel employing a sub-baud rate write clock
US5606464A (en) Cancellation of precursor intersymbol interference in magnetic recording channels
US7286595B2 (en) Apparatus using a lengthened equalization target filter with a matched filter metric in a viterbi detector
JP3776582B2 (ja) 記録再生装置
US7471746B2 (en) Whitening of data-dependent, non-stationary noise in an inter-symbol interference channel detector
US6842303B2 (en) Magnetic recording and/ or reproducing apparatus
US7379516B2 (en) Equalization and interpolated timing recovery for a partial response channel
KR100403042B1 (ko) 적응등화기를이용하는자기디스크구동장치에서트래이닝시퀸스를줄이기위한디스크기록매체및그방법
US6307694B1 (en) Error signal biasing for an adaptive filter in a disk drive read channel
JPH08255306A (ja) データ記録再生システム
JP4200113B2 (ja) 等化器および磁気記録再生装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid