JPH1083626A - データ信号処理装置、決定フィードバックイコライザ及びフィルタ調節方法 - Google Patents
データ信号処理装置、決定フィードバックイコライザ及びフィルタ調節方法Info
- Publication number
- JPH1083626A JPH1083626A JP9125120A JP12512097A JPH1083626A JP H1083626 A JPH1083626 A JP H1083626A JP 9125120 A JP9125120 A JP 9125120A JP 12512097 A JP12512097 A JP 12512097A JP H1083626 A JPH1083626 A JP H1083626A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- data
- impulse response
- finite impulse
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03254—Operation with other circuitry for removing intersymbol interference
- H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0264—Filter sets with mutual related characteristics
- H03H17/0266—Filter banks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H2017/0072—Theoretical filter design
- H03H2017/009—Theoretical filter design of IIR filters
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
- Dc Digital Transmission (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 デジタル信号伝送に使用される改良された決
定フィードバックイコライザを提供する。 【解決手段】 本装置は、装置からの過去のデータ出力
に基づいて入力信号を調節するための第１のフィルタ手
段を有している。さらに、加算信号を生成するために、
第１および第２のフィルタ手段からの信号を加算する加
算手段が使用される。本装置は、加算信号から出力信号
を発生するための符号検出手段を含んでいる。第２のフ
ィルタ手段は、符号検出手段により発生された過去の信
号のピークおよび極性に基づいて出力信号を調節する。
第１及び第２のフィルタ手段のフィルタ特性を制御する
ための制御手段が含まれる。制御手段は符号検出手段か
らの過去の出力信号に基づいてフィルタ特性を制御す
る。
定フィードバックイコライザを提供する。 【解決手段】 本装置は、装置からの過去のデータ出力
に基づいて入力信号を調節するための第１のフィルタ手
段を有している。さらに、加算信号を生成するために、
第１および第２のフィルタ手段からの信号を加算する加
算手段が使用される。本装置は、加算信号から出力信号
を発生するための符号検出手段を含んでいる。第２のフ
ィルタ手段は、符号検出手段により発生された過去の信
号のピークおよび極性に基づいて出力信号を調節する。
第１及び第２のフィルタ手段のフィルタ特性を制御する
ための制御手段が含まれる。制御手段は符号検出手段か
らの過去の出力信号に基づいてフィルタ特性を制御す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には、デジ
タル信号伝送技術に関し、特に、イコライザに関するも
のである。より詳しくは、本発明は改良された決定フィ
ードバックイコライザ（decision feedback equalizer
）に関する。
タル信号伝送技術に関し、特に、イコライザに関するも
のである。より詳しくは、本発明は改良された決定フィ
ードバックイコライザ（decision feedback equalizer
）に関する。
【０００２】
【従来の技術】情報時代の幕開けとともにデジタルデー
タの記憶に対する要求が、データの処理および伝送に対
する要求とともに益々増大している。単一のシステム内
に記憶された情報の密度は益々増大する要求に答えるた
めに大きくなっている。例えば、磁気ディスク記憶ユニ
ットの容量は、ヘッドおよびディスクのデザインの改
良、磁気媒体における改良、ヘッドギャップ長および浮
動高さの増大、およびトラック密度の増大のためのサー
ボ精度の改良などにより増大している。
タの記憶に対する要求が、データの処理および伝送に対
する要求とともに益々増大している。単一のシステム内
に記憶された情報の密度は益々増大する要求に答えるた
めに大きくなっている。例えば、磁気ディスク記憶ユニ
ットの容量は、ヘッドおよびディスクのデザインの改
良、磁気媒体における改良、ヘッドギャップ長および浮
動高さの増大、およびトラック密度の増大のためのサー
ボ精度の改良などにより増大している。
【０００３】デジタル記憶容量の増大の要求によって、
デジタル信号処理法を密度増大の手法として使用するこ
とに対する関心が同様に高まっている。伝送および通信
システムにおけるデータ検出に対するディスクおよびテ
ープ駆動ユニットでの読み出しおよび書き込み処理の一
般的な類似性は、等化および符号化手法のテープおよび
ディスク駆動システムのためのチャンネルへの応用に関
する関心に向けられている。とりわけ、情報はより早く
受信されなければならないことから、読み出しチャンネ
ルに対する注目が特になされている。イコライザはテー
プおよびディスク駆動読み出しチャンネルの双方におい
て使用されている。特に、決定フィードバックイコライ
ザは読み出しチャンネルにおけるデジタル信号を再生す
るために使用されている。２つのタイプのノイズが磁気
記録および読み出しチャンネルを支配している。１つ
は、電子機器における熱ノイズおよび磁気媒体における
不規則振動により生じる通常のノイズである。他のタイ
プのノイズは符号間干渉（ＩＳＩ）である。通常のノイ
ズはどこでも発生し、またすべてのチャンネルに影響を
与える。ＩＳＩは密度増大とともに影響が大きくなる。
磁気媒体における遷移（transition）により発生したパ
ルスは、変位記録密度が高くなって各遷移が接近するほ
どオーバラップする傾向にある。これら決定フィードバ
ックイコライザの多くのものはデータの連続するパルス
の間の干渉により生じるエラーを減じるために有限イン
パルス応答（ＦＩＲ）フィルタ（finite impulse respo
nse filter）を組み込んでいる。このような干渉は符号
間干渉（ＩＳＩ）としても知られている。さらに、エラ
ーは正および負パルスのピークが同じ大きさを有してい
ない場合に生じる。
デジタル信号処理法を密度増大の手法として使用するこ
とに対する関心が同様に高まっている。伝送および通信
システムにおけるデータ検出に対するディスクおよびテ
ープ駆動ユニットでの読み出しおよび書き込み処理の一
般的な類似性は、等化および符号化手法のテープおよび
ディスク駆動システムのためのチャンネルへの応用に関
する関心に向けられている。とりわけ、情報はより早く
受信されなければならないことから、読み出しチャンネ
ルに対する注目が特になされている。イコライザはテー
プおよびディスク駆動読み出しチャンネルの双方におい
て使用されている。特に、決定フィードバックイコライ
ザは読み出しチャンネルにおけるデジタル信号を再生す
るために使用されている。２つのタイプのノイズが磁気
記録および読み出しチャンネルを支配している。１つ
は、電子機器における熱ノイズおよび磁気媒体における
不規則振動により生じる通常のノイズである。他のタイ
プのノイズは符号間干渉（ＩＳＩ）である。通常のノイ
ズはどこでも発生し、またすべてのチャンネルに影響を
与える。ＩＳＩは密度増大とともに影響が大きくなる。
磁気媒体における遷移（transition）により発生したパ
ルスは、変位記録密度が高くなって各遷移が接近するほ
どオーバラップする傾向にある。これら決定フィードバ
ックイコライザの多くのものはデータの連続するパルス
の間の干渉により生じるエラーを減じるために有限イン
パルス応答（ＦＩＲ）フィルタ（finite impulse respo
nse filter）を組み込んでいる。このような干渉は符号
間干渉（ＩＳＩ）としても知られている。さらに、エラ
ーは正および負パルスのピークが同じ大きさを有してい
ない場合に生じる。
【０００４】
【発明が解決しようとする課題】ところで、読み出しチ
ャンネルにおいて使用されている現在利用可能なイコラ
イザは、データ伝送におけるエラー（例えば、ＩＳＩ）
を減じるために決定される係数を含んでいる。現在利用
可能な適応型イコライザは読み出しチャンネルの出力に
おけるエラーから派生するエラー信号に基づいて係数を
適合ないし変更している。これらのイコライザの係数
は、しかしながら、すべての可能なデータパターンのす
べてに最適なものではない。よって、データの伝送にお
けるエラーを減じるため、信号を等化するための改良さ
れた装置が望まれている。
ャンネルにおいて使用されている現在利用可能なイコラ
イザは、データ伝送におけるエラー（例えば、ＩＳＩ）
を減じるために決定される係数を含んでいる。現在利用
可能な適応型イコライザは読み出しチャンネルの出力に
おけるエラーから派生するエラー信号に基づいて係数を
適合ないし変更している。これらのイコライザの係数
は、しかしながら、すべての可能なデータパターンのす
べてに最適なものではない。よって、データの伝送にお
けるエラーを減じるため、信号を等化するための改良さ
れた装置が望まれている。
【０００５】
【課題を解決するための手段】本発明の装置は、装置か
らの過去のデータ出力に基づいて入力信号を調節するた
めの第１のフィルタ手段を含んでいる。さらに、第１の
フィルタ手段および第２のフィルタ手段からの各信号を
加算して加算された信号を生成するための加算手段が使
用されている。本装置は、加算信号から出力信号を発生
するための符号検出手段を含んでいる。第２のフィルタ
手段は、符号検出手段により発生された過去の信号のピ
ークおよび極性に基づいて出力信号における調節を行
う。第１および第２のフィルタ手段の双方のフィルタ特
性（filtering property）を制御するために制御手段が
含まれており、制御手段は符号検出手段からの過去の出
力信号に基づいてフィルタ特性を制御する。
らの過去のデータ出力に基づいて入力信号を調節するた
めの第１のフィルタ手段を含んでいる。さらに、第１の
フィルタ手段および第２のフィルタ手段からの各信号を
加算して加算された信号を生成するための加算手段が使
用されている。本装置は、加算信号から出力信号を発生
するための符号検出手段を含んでいる。第２のフィルタ
手段は、符号検出手段により発生された過去の信号のピ
ークおよび極性に基づいて出力信号における調節を行
う。第１および第２のフィルタ手段の双方のフィルタ特
性（filtering property）を制御するために制御手段が
含まれており、制御手段は符号検出手段からの過去の出
力信号に基づいてフィルタ特性を制御する。
【０００６】本発明の上記および他の目的、特徴および
特長は、以下の詳細な説明から明かとなる。
特長は、以下の詳細な説明から明かとなる。
【０００７】
【発明の実施の形態】本発明の新規な特徴は請求の範囲
に記載されている。本発明、およびその使用の際の好ま
しい実施の形態、さらに別の目的および特長は、添付図
面とともに以下の例示的な実施の形態に関する詳細な説
明を参照して最良に理解される。
に記載されている。本発明、およびその使用の際の好ま
しい実施の形態、さらに別の目的および特長は、添付図
面とともに以下の例示的な実施の形態に関する詳細な説
明を参照して最良に理解される。
【０００８】図面、特に図１を参照して、本発明の好ま
しい実施の形態による決定フィードバックイコライザ
（ＤＦＥ）１００が示されている。ＤＦＥ１００は、前
方イコライザ（ forward equalizer）１０２、後方イコ
ライザ（backward equalizer）１０４、加算回路１０
６、および例えばスライサのような符号検出器１０８を
含んでいる。ＤＦＥ１００は、本発明に従って、高密度
記録において符号間干渉（ＩＳＩ）を抑制するために使
用される。前方イコライザ１０２は本発明に従ってアナ
ログの入力波形を受信する。前方イコライザ１０２は、
本発明の好ましい実施の形態に従って先のデータパター
ンに基づいて信号をフィルタする。フィルタされた信号
は加算回路１０６に送られ、加算回路１０６は前方イコ
ライザ１０２からの信号と後方イコライザ１０４からの
信号を加算して加算された信号を生成する。後方イコラ
イザ１０４は、本発明の好ましい実施の形態に従って波
形内のパルスの後縁を減じることで信号を修正する。し
ばしば、正のパルスと負のパルスの各後縁は異なる。ス
ライサ１０８は、加算回路１０６からの入力があると、
データ符号の最良の推定値を生成する。
しい実施の形態による決定フィードバックイコライザ
（ＤＦＥ）１００が示されている。ＤＦＥ１００は、前
方イコライザ（ forward equalizer）１０２、後方イコ
ライザ（backward equalizer）１０４、加算回路１０
６、および例えばスライサのような符号検出器１０８を
含んでいる。ＤＦＥ１００は、本発明に従って、高密度
記録において符号間干渉（ＩＳＩ）を抑制するために使
用される。前方イコライザ１０２は本発明に従ってアナ
ログの入力波形を受信する。前方イコライザ１０２は、
本発明の好ましい実施の形態に従って先のデータパター
ンに基づいて信号をフィルタする。フィルタされた信号
は加算回路１０６に送られ、加算回路１０６は前方イコ
ライザ１０２からの信号と後方イコライザ１０４からの
信号を加算して加算された信号を生成する。後方イコラ
イザ１０４は、本発明の好ましい実施の形態に従って波
形内のパルスの後縁を減じることで信号を修正する。し
ばしば、正のパルスと負のパルスの各後縁は異なる。ス
ライサ１０８は、加算回路１０６からの入力があると、
データ符号の最良の推定値を生成する。
【０００９】本発明によれば、現在利用可能な適応形イ
コライザの場合、ＤＦＥ１００は前方イコライザ１０２
における係数を、エラー測度に基づくのではなく、符号
検出器１０８により発生されたデータパターンに基づい
てセットする。同様に、後方イコライザ１０４における
係数は、本発明によれば、ＤＦＥ１００からの出力にお
ける誤差の測度に基づくのではなく、過去のパルスの極
性に基づいて選択される。これらの係数は、種々のデー
タパターンおよび異なる大きさを有するピークにより生
じるエラーを減じるために選択される。
コライザの場合、ＤＦＥ１００は前方イコライザ１０２
における係数を、エラー測度に基づくのではなく、符号
検出器１０８により発生されたデータパターンに基づい
てセットする。同様に、後方イコライザ１０４における
係数は、本発明によれば、ＤＦＥ１００からの出力にお
ける誤差の測度に基づくのではなく、過去のパルスの極
性に基づいて選択される。これらの係数は、種々のデー
タパターンおよび異なる大きさを有するピークにより生
じるエラーを減じるために選択される。
【００１０】例えば、ＤＦＥ１００における前方イコラ
イザ１０２は磁気読み出しチャンネル内の種々の影響を
補償するために設計することができる。前方イコライザ
１０２はＤＦＥ１００により受信されるパルスの後端を
尖らすために用いられる。ノイズのない、線形のチャン
ネルの場合には、前方イコライザの係数はすべてのデー
タパターンに対して単一セットで最適である。本発明の
好ましい実施の形態によれば、前方イコライザ１０２
は、本発明に従って符号検出器１０８により決定された
波形の極性に基づいてパルスをフィルタするために適合
された係数を有している。例えばＭＲヘッドの場合に
は、一方向において他方向よりも大きなパルスが発生す
る。前方イコライザ１０２はパルスの大きさの間の差を
補正するために適合される。前方イコライザ１０２は次
に来るビットが何であるか知らないが、次のパルスの期
待極性は符号検出器１０８の出力から決定することがで
きる。磁気媒体では、次のパルスの極性は先のパルスの
反対である。例えば、「０」が次に来る場合には、イコ
ライズすべきものはないが、次が「１」である場合に
は、前方イコライザ１０２は、本発明による係数のセッ
トを使用してパルスの極性に対して正しくセットされ
る。しかしながら、ノイズが加わった場合、いくつかの
データパターンは他のデータパターンよりもノイズに感
応し易い。よって、最もノイズに感応し易いパターンに
対して前方イコライザ１０２においてノイズブーストを
より少なく設計ないしセットすることで通常、このタイ
プの感応性を減じて読み出しチャンネル内の性能を改善
することができる。
イザ１０２は磁気読み出しチャンネル内の種々の影響を
補償するために設計することができる。前方イコライザ
１０２はＤＦＥ１００により受信されるパルスの後端を
尖らすために用いられる。ノイズのない、線形のチャン
ネルの場合には、前方イコライザの係数はすべてのデー
タパターンに対して単一セットで最適である。本発明の
好ましい実施の形態によれば、前方イコライザ１０２
は、本発明に従って符号検出器１０８により決定された
波形の極性に基づいてパルスをフィルタするために適合
された係数を有している。例えばＭＲヘッドの場合に
は、一方向において他方向よりも大きなパルスが発生す
る。前方イコライザ１０２はパルスの大きさの間の差を
補正するために適合される。前方イコライザ１０２は次
に来るビットが何であるか知らないが、次のパルスの期
待極性は符号検出器１０８の出力から決定することがで
きる。磁気媒体では、次のパルスの極性は先のパルスの
反対である。例えば、「０」が次に来る場合には、イコ
ライズすべきものはないが、次が「１」である場合に
は、前方イコライザ１０２は、本発明による係数のセッ
トを使用してパルスの極性に対して正しくセットされ
る。しかしながら、ノイズが加わった場合、いくつかの
データパターンは他のデータパターンよりもノイズに感
応し易い。よって、最もノイズに感応し易いパターンに
対して前方イコライザ１０２においてノイズブーストを
より少なく設計ないしセットすることで通常、このタイ
プの感応性を減じて読み出しチャンネル内の性能を改善
することができる。
【００１１】あるいは、前方イコライザ１０２は同様に
して、連続する０または１の形態の過去のデータパター
ンに基づいてセットすることができる。例えば、最もエ
ラー傾向のあるパターンが、０００１０００のように孤
立した１である場合、３つの０が検出され、また係数
は、すべてのパターンに適した通常の前方イコライザの
係数から、３つの先導する０のパターンに適した第２の
セットの係数に切り替えられる。前方イコライザ１０２
は過去のデータパターンに対する調整を行う。後方イコ
ライザ１０４は信号内のピークの間のオフセットに対す
る調整をするために使用される。
して、連続する０または１の形態の過去のデータパター
ンに基づいてセットすることができる。例えば、最もエ
ラー傾向のあるパターンが、０００１０００のように孤
立した１である場合、３つの０が検出され、また係数
は、すべてのパターンに適した通常の前方イコライザの
係数から、３つの先導する０のパターンに適した第２の
セットの係数に切り替えられる。前方イコライザ１０２
は過去のデータパターンに対する調整を行う。後方イコ
ライザ１０４は信号内のピークの間のオフセットに対す
る調整をするために使用される。
【００１２】後方イコライザ１０４はパルスの後縁を減
じる。同様に、後方イコライザ１０４内の係数は、本発
明に従って、パルスの極性およびパルスのピークの大き
さに依存して変更することができる。本発明によれば、
前方イコライザ１０２および後方イコライザ１０４は、
適応形フィルタあるいは時間変化するフィルタのいずれ
かを使用し、また過去のデータに基づいてイコライザ内
の係数を異なるセットにすることで、構成される。ある
いは、前方イコライザ１０２および後方イコライザ１０
４は、本発明に従って、それぞれ固定された係数のセッ
トを有する多数の異なるフィルタを使用して構成され
る。この場合には、特に、後続するシーケンスを使用し
てフィルタの係数を調節することで正しい応答を得る、
最小平均平方（least means square：ＬＭＳ）と呼ばれ
る時間領域適応形フィルタ法を使用してフィルタの係数
は識別される。ＤＦＥのより詳細な情報は、Ｐｒｏａｋ
ｉｓ著のＤｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ
ｓ、ＭｃＧｒａｗ−Ｈｉｌｌ、Ｉｎｃ．、３ｄ ｅ
ｄ．、１９９５年、ＩＳＢＮ Ｎｏ．０−０７−０５１
７２６−６に記載されている。フィルタ、フィルタの設
計、およびフィルタに対する係数の選択についてのより
詳しい情報は、ＩｆｅａｃｈｏｒとＪｅｒｖｉｓ著のＤ
ｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ：
Ａ Ｐｒａｃｔｉｃａｌ Ａｐｐｒｏａｃｈ、Ａｄｄｉ
ｓｏｎ−Ｗｅｓｌｅｙ Ｐｕｂｌｉｓｈｅｒｓ Ｃｏｍ
ｐａｎｙ、Ｉｎｃ．、１９９５年、ＩＳＢＮ Ｎｏ．０
−２０１−５４４１３−Ｘに記載されている。磁気記録
におけるＤＦＥの使用のより詳しい情報は、Ｃｉｃｆｆ
ｉなどの著のＡｄａｐｔｉｖｅ Ｅｑｕａｌｉｚａｔｉ
ｏｎｉｎ Ｍａｇｎｅｔｉｃ−Ｄｉｓｋ Ｓｔｏｒａｇ
ｅ Ｃｈａｎｎｅｌｓ、ＩＥＥＥ Ｃｏｍｍｕｎｉｃａ
ｔｉｏｎｓ Ｍａｇａｚｉｎｅ、１９９０年２月、第１
４−２９頁、およびＢｅｒｇｍａｎｓ著のＤｅｎｓｉｔ
ｙ Ｉｍｐｒｏｖｅｍｅｎｔｓ ｉｎ Ｄｉｇｉｔａｌ
Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ ｂｙ Ｄｅ
ｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚａｔ
ｉｉｏｎ、ＩＥＥＥ ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ
Ｍａｇｎｅｔｉｃｓ、ｖｏｌ． ＭＡＧ−２２、ｎｕ
ｍｂｅｒ ３、１９８６年３月の第１５７−１６２頁に
記載されている。本発明の好ましい実施の形態によれ
ば、ＬＭＳはフィルタ係数を決定するために好ましいも
のである。
じる。同様に、後方イコライザ１０４内の係数は、本発
明に従って、パルスの極性およびパルスのピークの大き
さに依存して変更することができる。本発明によれば、
前方イコライザ１０２および後方イコライザ１０４は、
適応形フィルタあるいは時間変化するフィルタのいずれ
かを使用し、また過去のデータに基づいてイコライザ内
の係数を異なるセットにすることで、構成される。ある
いは、前方イコライザ１０２および後方イコライザ１０
４は、本発明に従って、それぞれ固定された係数のセッ
トを有する多数の異なるフィルタを使用して構成され
る。この場合には、特に、後続するシーケンスを使用し
てフィルタの係数を調節することで正しい応答を得る、
最小平均平方（least means square：ＬＭＳ）と呼ばれ
る時間領域適応形フィルタ法を使用してフィルタの係数
は識別される。ＤＦＥのより詳細な情報は、Ｐｒｏａｋ
ｉｓ著のＤｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ
ｓ、ＭｃＧｒａｗ−Ｈｉｌｌ、Ｉｎｃ．、３ｄ ｅ
ｄ．、１９９５年、ＩＳＢＮ Ｎｏ．０−０７−０５１
７２６−６に記載されている。フィルタ、フィルタの設
計、およびフィルタに対する係数の選択についてのより
詳しい情報は、ＩｆｅａｃｈｏｒとＪｅｒｖｉｓ著のＤ
ｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ：
Ａ Ｐｒａｃｔｉｃａｌ Ａｐｐｒｏａｃｈ、Ａｄｄｉ
ｓｏｎ−Ｗｅｓｌｅｙ Ｐｕｂｌｉｓｈｅｒｓ Ｃｏｍ
ｐａｎｙ、Ｉｎｃ．、１９９５年、ＩＳＢＮ Ｎｏ．０
−２０１−５４４１３−Ｘに記載されている。磁気記録
におけるＤＦＥの使用のより詳しい情報は、Ｃｉｃｆｆ
ｉなどの著のＡｄａｐｔｉｖｅ Ｅｑｕａｌｉｚａｔｉ
ｏｎｉｎ Ｍａｇｎｅｔｉｃ−Ｄｉｓｋ Ｓｔｏｒａｇ
ｅ Ｃｈａｎｎｅｌｓ、ＩＥＥＥ Ｃｏｍｍｕｎｉｃａ
ｔｉｏｎｓ Ｍａｇａｚｉｎｅ、１９９０年２月、第１
４−２９頁、およびＢｅｒｇｍａｎｓ著のＤｅｎｓｉｔ
ｙ Ｉｍｐｒｏｖｅｍｅｎｔｓ ｉｎ Ｄｉｇｉｔａｌ
Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ ｂｙ Ｄｅ
ｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚａｔ
ｉｉｏｎ、ＩＥＥＥ ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ
Ｍａｇｎｅｔｉｃｓ、ｖｏｌ． ＭＡＧ−２２、ｎｕ
ｍｂｅｒ ３、１９８６年３月の第１５７−１６２頁に
記載されている。本発明の好ましい実施の形態によれ
ば、ＬＭＳはフィルタ係数を決定するために好ましいも
のである。
【００１３】次に、図２（Ａ）から（Ｄ）を参照して、
本発明の実施の形態のＤＦＥのより詳細なブロックダイ
ヤグラムが示されている。本発明によれば、前方イコラ
イザ（例えば、ＦＩＲフィルタを含むフィルタバンク、
あるいは異なる係数のセットを含むメモリに接続された
単一のＦＩＲフィルタ）は、連続する論理０に続く１の
ようなデータパターン、あるいは次のパルスの期待極性
に基づいてパルスの前縁を尖らすために採用される。後
方イコライザは、本発明に従って、パルスの極性に基づ
いて後端を削除する。後方イコライザは、パルスの極性
を検出して後端が次のパルスと干渉することを知り、そ
して、本発明に従って干渉をなくすために、後端を取り
消すように正しい係数のセットが選択される。図２
（Ａ）においてＤＦＥ３００は、本発明によるＦＩＲフ
ィルタ３０４、３０６、および３０８を含むフィルタバ
ンク３０２を含んでいる。フィルタバンク３０２におい
てＦＩＲフィルタ３０４、３０６、および３０８の出力
は、加算回路３０４に接続され、加算回路３０４の出力
はスライサ３０６に接続されている。ＤＦＥ３００はま
た、後方イコライザ３０８を含んでおり、従来のＤＦＥ
のように、スライサ３０６からの出力ビットは後方イコ
ライザ３０８への入力として使用される。さらに、スラ
イサ３０６からのデータビットは選択論理部３１０に向
けられ、選択論理部３１０は、本発明に従って、スライ
サ３０６からのデータ出力に基づいてフィルタバンク３
０２内のＦＩＲフィルタ３０４、３０６、あるいは３０
８の１つを選択する。このようにして、本発明に従っ
て、特定のデータパターンにより生じるデータエラーを
最小限とするために、スライサ３０８により発生された
異なる符号決定に対する先のデータパターンに対してフ
ィルタバンク３０２内の最適なＦＩＲフィルタが選択さ
れる。
本発明の実施の形態のＤＦＥのより詳細なブロックダイ
ヤグラムが示されている。本発明によれば、前方イコラ
イザ（例えば、ＦＩＲフィルタを含むフィルタバンク、
あるいは異なる係数のセットを含むメモリに接続された
単一のＦＩＲフィルタ）は、連続する論理０に続く１の
ようなデータパターン、あるいは次のパルスの期待極性
に基づいてパルスの前縁を尖らすために採用される。後
方イコライザは、本発明に従って、パルスの極性に基づ
いて後端を削除する。後方イコライザは、パルスの極性
を検出して後端が次のパルスと干渉することを知り、そ
して、本発明に従って干渉をなくすために、後端を取り
消すように正しい係数のセットが選択される。図２
（Ａ）においてＤＦＥ３００は、本発明によるＦＩＲフ
ィルタ３０４、３０６、および３０８を含むフィルタバ
ンク３０２を含んでいる。フィルタバンク３０２におい
てＦＩＲフィルタ３０４、３０６、および３０８の出力
は、加算回路３０４に接続され、加算回路３０４の出力
はスライサ３０６に接続されている。ＤＦＥ３００はま
た、後方イコライザ３０８を含んでおり、従来のＤＦＥ
のように、スライサ３０６からの出力ビットは後方イコ
ライザ３０８への入力として使用される。さらに、スラ
イサ３０６からのデータビットは選択論理部３１０に向
けられ、選択論理部３１０は、本発明に従って、スライ
サ３０６からのデータ出力に基づいてフィルタバンク３
０２内のＦＩＲフィルタ３０４、３０６、あるいは３０
８の１つを選択する。このようにして、本発明に従っ
て、特定のデータパターンにより生じるデータエラーを
最小限とするために、スライサ３０８により発生された
異なる符号決定に対する先のデータパターンに対してフ
ィルタバンク３０２内の最適なＦＩＲフィルタが選択さ
れる。
【００１４】フィルタバンク３０２はＦＩＲフィルタを
含んでいるが、本発明の実施の形態においては他のフィ
ルタで構成することもできる。例えば、ＦＩＲフィルタ
３０４、３０６、および３０８に代えて、有限インパル
ス応答（ＩＩＲ）フィルタあるいは連続時間フィルタ
（continuous time filter）を用いることもできる、図
示した例では３つのフィルタだけを示したが、本発明に
従って他の数のフィルタを用いることもできる。
含んでいるが、本発明の実施の形態においては他のフィ
ルタで構成することもできる。例えば、ＦＩＲフィルタ
３０４、３０６、および３０８に代えて、有限インパル
ス応答（ＩＩＲ）フィルタあるいは連続時間フィルタ
（continuous time filter）を用いることもできる、図
示した例では３つのフィルタだけを示したが、本発明に
従って他の数のフィルタを用いることもできる。
【００１５】図２（Ｂ）において、ＤＦＥ３１２は、図
３（Ａ）におけるフィルタバンク３０２に代えて、時間
変化する係数を備えた単一のＦＩＲフィルタ３１４を採
用している。係数メモリ３１６内には異なる係数のセッ
トが記憶されている。異なる係数のセットからの係数の
セットは、本発明に従って、スライサ３０６により出力
されたデータパターンに応答して選択論理部３１０によ
って係数メモリ３１６から選択される。ＦＩＲフィルタ
３１４において使用するために選択された係数のセット
は、本発明に従って、ＤＦＥ３１２を通って送出された
特定の波形により生じるデータエラーを最小限にするた
めに選択される。
３（Ａ）におけるフィルタバンク３０２に代えて、時間
変化する係数を備えた単一のＦＩＲフィルタ３１４を採
用している。係数メモリ３１６内には異なる係数のセッ
トが記憶されている。異なる係数のセットからの係数の
セットは、本発明に従って、スライサ３０６により出力
されたデータパターンに応答して選択論理部３１０によ
って係数メモリ３１６から選択される。ＦＩＲフィルタ
３１４において使用するために選択された係数のセット
は、本発明に従って、ＤＦＥ３１２を通って送出された
特定の波形により生じるデータエラーを最小限にするた
めに選択される。
【００１６】スライサ３０６は各符号に対して即時の決
定を提供することができ、これにより、選択論理部３１
０は正しく機能することができる。図示した例ではスラ
イサ３０６のようなスライサを示したが、本発明に従っ
てより複雑な検出器を採用することもできる。例えば、
スライサ３０６はパルスの極性を推定するために使用さ
れ、またより複雑な検出器は本発明に従ってフィードバ
ックビットを発生するために採用される。
定を提供することができ、これにより、選択論理部３１
０は正しく機能することができる。図示した例ではスラ
イサ３０６のようなスライサを示したが、本発明に従っ
てより複雑な検出器を採用することもできる。例えば、
スライサ３０６はパルスの極性を推定するために使用さ
れ、またより複雑な検出器は本発明に従ってフィードバ
ックビットを発生するために採用される。
【００１７】異なるピークの大きさを有する正および負
パルスにより生じるＩＳＩを取り消しするためのフィー
ドバック取り消し期間は、本発明に従って、係数とし
て、図２（Ｃ）におけるＤＦＥ３２０内のＦＩＲフィル
タ３１８に組み込まれる。ＩＳＩが取り消しされるパル
スの極性と大きさに依存して、フィードバック取り消し
期間を提供するために、異なる係数のセットが使用され
る。これらの係数は、本発明に従って、異なるピークの
大きさを有する正および負パルスにより生じる後端を取
り消すために、係数メモリ３２２内に記憶され、設計さ
れる。ＦＩＲフィルタ３１８により使用される特定の係
数のセットはスライサ３０６からの出力に基づいて選択
論理部３１０により選択される。
パルスにより生じるＩＳＩを取り消しするためのフィー
ドバック取り消し期間は、本発明に従って、係数とし
て、図２（Ｃ）におけるＤＦＥ３２０内のＦＩＲフィル
タ３１８に組み込まれる。ＩＳＩが取り消しされるパル
スの極性と大きさに依存して、フィードバック取り消し
期間を提供するために、異なる係数のセットが使用され
る。これらの係数は、本発明に従って、異なるピークの
大きさを有する正および負パルスにより生じる後端を取
り消すために、係数メモリ３２２内に記憶され、設計さ
れる。ＦＩＲフィルタ３１８により使用される特定の係
数のセットはスライサ３０６からの出力に基づいて選択
論理部３１０により選択される。
【００１８】あるいは、ＦＩＲフィルタ３１８は、図２
（Ｄ）のＤＦＥ３２４内において、本発明に従ってフィ
ルタバンク３２６を使用して構成される。フィルタバン
ク３２６は、加算回路３０４にそれらの出力が接続され
た、ＦＩＲフィルタ３２８とＦＩＲフィルタ３３０を含
んでいる。スライサ３０６の出力は、セパレータ３３２
を使用し、パルスの極性に基づいて、ＦＩＲフィルタ３
２８あるいはＦＩＲフィルタ３３０に経路選択される。
スライサ３０６の出力がＦＩＲフィルタ３２８に向けら
れた場合、０がＦＩＲフィルタ３３０に向けられ、また
その逆となる。ＦＩＲフィルタ３２８およびＦＩＲフィ
ルタ３３０はそれぞれ、後端を削除するために正および
負パルスを取り消すための係数を含んでいる。このよう
にして、本発明によってデータエラーが減じられる。
（Ｄ）のＤＦＥ３２４内において、本発明に従ってフィ
ルタバンク３２６を使用して構成される。フィルタバン
ク３２６は、加算回路３０４にそれらの出力が接続され
た、ＦＩＲフィルタ３２８とＦＩＲフィルタ３３０を含
んでいる。スライサ３０６の出力は、セパレータ３３２
を使用し、パルスの極性に基づいて、ＦＩＲフィルタ３
２８あるいはＦＩＲフィルタ３３０に経路選択される。
スライサ３０６の出力がＦＩＲフィルタ３２８に向けら
れた場合、０がＦＩＲフィルタ３３０に向けられ、また
その逆となる。ＦＩＲフィルタ３２８およびＦＩＲフィ
ルタ３３０はそれぞれ、後端を削除するために正および
負パルスを取り消すための係数を含んでいる。このよう
にして、本発明によってデータエラーが減じられる。
【００１９】次に、図３を参照して、本発明に従って、
パルスのパターンあるいは極性に基づいてＦＩＲフィル
タの係数を処理ないし計算するフローチャートが示され
ている。いずれの場合にも、ＬＭＳアルゴリズムが使用
され、また一度に２ないしそれより多くのＦＩＲフィル
タ係数のセットが計算される。トレーニングシーケンス
と称される、パルスの長いシーケンスがＬＭＳアルゴリ
ズムにおいて使用される。トレーニングシーケンスのた
めの正しい２進パターンを表す公知のデータシーケンス
がＬＭＳアルゴリズムにおいて同様に使用される。
パルスのパターンあるいは極性に基づいてＦＩＲフィル
タの係数を処理ないし計算するフローチャートが示され
ている。いずれの場合にも、ＬＭＳアルゴリズムが使用
され、また一度に２ないしそれより多くのＦＩＲフィル
タ係数のセットが計算される。トレーニングシーケンス
と称される、パルスの長いシーケンスがＬＭＳアルゴリ
ズムにおいて使用される。トレーニングシーケンスのた
めの正しい２進パターンを表す公知のデータシーケンス
がＬＭＳアルゴリズムにおいて同様に使用される。
【００２０】図３においては、すべてのフィルタの係数
はステップ４００において初期化される。次いで、各フ
ィルタにトレーニングデータが供給され（ステップ４０
２）、またすべてのフィルタの出力が計算される（ステ
ップ４０４）。各フィルタの出力は公知のデータシーケ
ンスと比較され、各ＦＩＲフィルタに対してエラー信号
が発生される（ステップ４０６）。エラー信号が予め選
択された限度あるいはレベルより小さいかどうかが判定
される（ステップ４０８）。エラーが十分小さい場合、
プロセスは終了する。そうでない場合には、ＦＩＲフィ
ルタ係数がエラーを減じるために適合される（ステップ
４１０）。ここで、各ＦＩＲフィルタに対する係数は、
そのフィルタが使用されるトレーニングシーケンス内の
ポイントにおいてだけ適合される。このようにして、Ｌ
ＭＳアルゴリズムは一度にいくつかのフィルタをトレー
ニングするために使用される。ステップ４１０に続い
て、ステップ４０２から開始してエラーが許容できるレ
ベルに減じられるまでプロセスが繰り返される。このプ
ロセスにおいては、適応形フィルタにおける公知の方法
に基づいて、多くの変更が可能である。このプロセスで
決定された係数は次いで、フィルタバンクにおいて使用
するために係数メモリ３１６および３２２に記憶され、
あるいは本発明に従ってフィルタバンク内に使用するた
めにＦＩＲを発生するために使用されるＬＭＳを使用し
たＦＩＲフィルタ係数を計算することについてのより詳
しい情報は、ＩｆｅａｃｈｏｒおよびＪｅｒｖｉｓ著
の、Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉ
ｎｇ：Ａ Ｐｒａｃｔｉｃａｌ Ａｐｐｒｏａｃｈ、Ａ
ｄｄｉｓｏｎ−Ｗｅｓｌｅｙ Ｐｕｂｌｉｓｈｅｒｓ
Ｃｏｍｐａｎｙ、Ｉｎｃ．、１９９５年、ＩＳＢＮ Ｎ
ｏ．０−２０１−５４４１３−Ｘに記載されている。
はステップ４００において初期化される。次いで、各フ
ィルタにトレーニングデータが供給され（ステップ４０
２）、またすべてのフィルタの出力が計算される（ステ
ップ４０４）。各フィルタの出力は公知のデータシーケ
ンスと比較され、各ＦＩＲフィルタに対してエラー信号
が発生される（ステップ４０６）。エラー信号が予め選
択された限度あるいはレベルより小さいかどうかが判定
される（ステップ４０８）。エラーが十分小さい場合、
プロセスは終了する。そうでない場合には、ＦＩＲフィ
ルタ係数がエラーを減じるために適合される（ステップ
４１０）。ここで、各ＦＩＲフィルタに対する係数は、
そのフィルタが使用されるトレーニングシーケンス内の
ポイントにおいてだけ適合される。このようにして、Ｌ
ＭＳアルゴリズムは一度にいくつかのフィルタをトレー
ニングするために使用される。ステップ４１０に続い
て、ステップ４０２から開始してエラーが許容できるレ
ベルに減じられるまでプロセスが繰り返される。このプ
ロセスにおいては、適応形フィルタにおける公知の方法
に基づいて、多くの変更が可能である。このプロセスで
決定された係数は次いで、フィルタバンクにおいて使用
するために係数メモリ３１６および３２２に記憶され、
あるいは本発明に従ってフィルタバンク内に使用するた
めにＦＩＲを発生するために使用されるＬＭＳを使用し
たＦＩＲフィルタ係数を計算することについてのより詳
しい情報は、ＩｆｅａｃｈｏｒおよびＪｅｒｖｉｓ著
の、Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉ
ｎｇ：Ａ Ｐｒａｃｔｉｃａｌ Ａｐｐｒｏａｃｈ、Ａ
ｄｄｉｓｏｎ−Ｗｅｓｌｅｙ Ｐｕｂｌｉｓｈｅｒｓ
Ｃｏｍｐａｎｙ、Ｉｎｃ．、１９９５年、ＩＳＢＮ Ｎ
ｏ．０−２０１−５４４１３−Ｘに記載されている。
【００２１】図４を参照して、本発明に従って、読み出
しチャンネルのブロックダイヤグラムが示されている。
読み出しチャンネル５００は、読み出しヘッド（図示せ
ず）からの入力信号を受信する、自動利得制御部５０２
を含んでいる。調節された信号は、初期変更のためにア
ンチエイリアスフィルタ（antialiasing filter ）５０
４に、次いでアナログ−デジタル（Ａ／Ｄ）変換器５０
６に送信される。その後、信号は上記したようにＤＦＥ
により変更される。
しチャンネルのブロックダイヤグラムが示されている。
読み出しチャンネル５００は、読み出しヘッド（図示せ
ず）からの入力信号を受信する、自動利得制御部５０２
を含んでいる。調節された信号は、初期変更のためにア
ンチエイリアスフィルタ（antialiasing filter ）５０
４に、次いでアナログ−デジタル（Ａ／Ｄ）変換器５０
６に送信される。その後、信号は上記したようにＤＦＥ
により変更される。
【００２２】次に、図５および図６を参照して、磁気デ
ータ記憶システム、つまりディスク駆動システム６００
とテープ駆動システム６０２が図示されており、ＤＦＥ
は、本発明に従って、図４における読み出しチャンネル
５００のような、読み出しチャンネル内に設けられる。
ータ記憶システム、つまりディスク駆動システム６００
とテープ駆動システム６０２が図示されており、ＤＦＥ
は、本発明に従って、図４における読み出しチャンネル
５００のような、読み出しチャンネル内に設けられる。
【００２３】磁気記録においては非線形的な影響は一般
的であり、これらは本発明に従って前方イコライザ１０
２により補償される。磁気抵抗（magneto resistive ：
ＭＲ）ヘッドはいくつかの非線形特性を有しており、こ
れが非対称なダイパルスを生じる原因となる。パルス極
性を追跡することで、選択論理部は、２つの後方イコラ
イザ、つまり１つは正パルスのためであり、他は負パル
スのための２つの係数の間で容易に切換えることができ
る。
的であり、これらは本発明に従って前方イコライザ１０
２により補償される。磁気抵抗（magneto resistive ：
ＭＲ）ヘッドはいくつかの非線形特性を有しており、こ
れが非対称なダイパルスを生じる原因となる。パルス極
性を追跡することで、選択論理部は、２つの後方イコラ
イザ、つまり１つは正パルスのためであり、他は負パル
スのための２つの係数の間で容易に切換えることができ
る。
【００２４】製造誤差はＭＲヘッドの非線形性の１つの
原因となる。よって、いくつかのＭＲヘッドを備えたデ
ィスク駆動装置はいくつかの異なるタイプの非線形性を
含んでいる。このような場合、いくつかのＦＩＲフィル
タ係数が使用され、またこれらは、先のデータおよび使
用される特定のＭＲヘッドに基づいて選択される。製造
の際に行われるトレーニングシーケンスの間、あるいは
個々のＭＲヘッドを使用する際のフィルタ係数を発生す
るための電源オンの際に、係数は決定される。さらに、
多ヘッド駆動システムでは、各ヘッドに対して異なる係
数が使用される。
原因となる。よって、いくつかのＭＲヘッドを備えたデ
ィスク駆動装置はいくつかの異なるタイプの非線形性を
含んでいる。このような場合、いくつかのＦＩＲフィル
タ係数が使用され、またこれらは、先のデータおよび使
用される特定のＭＲヘッドに基づいて選択される。製造
の際に行われるトレーニングシーケンスの間、あるいは
個々のＭＲヘッドを使用する際のフィルタ係数を発生す
るための電源オンの際に、係数は決定される。さらに、
多ヘッド駆動システムでは、各ヘッドに対して異なる係
数が使用される。
【００２５】以上のように、本発明によれば、そのフィ
ルタ特性を装置により出力された過去のデータ（例え
ば、連続する０と１、あるいはパルス極性）に応答して
変化することができる前方イコライザを有するＤＦＥを
採用することで、データをフィルタするための改良され
た方法が提供される。さらに、本発明によれば、装置に
おいて既に処理された正および負パルスのピークに応答
して変化するフィルタ特性を有する後方イコライザを使
用してデータ信号をさらに処理する手法が提供される。
ルタ特性を装置により出力された過去のデータ（例え
ば、連続する０と１、あるいはパルス極性）に応答して
変化することができる前方イコライザを有するＤＦＥを
採用することで、データをフィルタするための改良され
た方法が提供される。さらに、本発明によれば、装置に
おいて既に処理された正および負パルスのピークに応答
して変化するフィルタ特性を有する後方イコライザを使
用してデータ信号をさらに処理する手法が提供される。
【００２６】前方イコライザは、可能な係数のセットか
ら選択される、時間で変化する係数を含んでいる。選択
論理部は過去のデータを調査し、各符号に対して最良な
フィルタ係数のセットをロードする。よって、前方イコ
ライザは、最適な性能のために、特定のデータパターン
あるいはパルス極性に同調される。同様に、後方イコラ
イザは検出されたデータの極性に基づいて選択される係
数を有している。検出されたデータの特定のデータパタ
ーンおよび極性を使用することで、本発明の装置が、デ
ィスク駆動システム６００およびテープ駆動システム６
０２のような駆動システムのための読み出しチャンネル
に使用されるときに最適な性能を発揮される。よって、
本発明では、本発明に従ってＤＦＥを使用することで、
ＭＲヘッドおよび種々の読み出しチャンネルにより生じ
る非線形特性を最小限とすることができる。
ら選択される、時間で変化する係数を含んでいる。選択
論理部は過去のデータを調査し、各符号に対して最良な
フィルタ係数のセットをロードする。よって、前方イコ
ライザは、最適な性能のために、特定のデータパターン
あるいはパルス極性に同調される。同様に、後方イコラ
イザは検出されたデータの極性に基づいて選択される係
数を有している。検出されたデータの特定のデータパタ
ーンおよび極性を使用することで、本発明の装置が、デ
ィスク駆動システム６００およびテープ駆動システム６
０２のような駆動システムのための読み出しチャンネル
に使用されるときに最適な性能を発揮される。よって、
本発明では、本発明に従ってＤＦＥを使用することで、
ＭＲヘッドおよび種々の読み出しチャンネルにより生じ
る非線形特性を最小限とすることができる。
【００２７】以上、本発明を好ましい実施の形態に基づ
いて図示し説明したが、当業者には形態および詳細にお
いて本発明を逸脱することなく種々の変更が可能である
ことは自明である。例えば、上記では本発明を、テープ
駆動システムないしディスク駆動システムにおける磁気
記録チャンネルに関して説明したが、本発明のイコライ
ザは、本発明に従って、他のタイプのデータチャンネル
にも採用できるものである。
いて図示し説明したが、当業者には形態および詳細にお
いて本発明を逸脱することなく種々の変更が可能である
ことは自明である。例えば、上記では本発明を、テープ
駆動システムないしディスク駆動システムにおける磁気
記録チャンネルに関して説明したが、本発明のイコライ
ザは、本発明に従って、他のタイプのデータチャンネル
にも採用できるものである。
【図１】 本発明の好ましい実施の形態における決定フ
ィードバックイコライザ（ＤＦＥ）のブロックダイヤグ
ラムである。
ィードバックイコライザ（ＤＦＥ）のブロックダイヤグ
ラムである。
【図２】 （Ａ）〜（Ｄ）はそれぞれ、本発明の好まし
い実施の形態において記載されたＤＦＥのより詳細なブ
ロックダイヤグラムである。
い実施の形態において記載されたＤＦＥのより詳細なブ
ロックダイヤグラムである。
【図３】 本発明に従って説明されたパルスのデータパ
ターンおよびピークの大きさに基づくＦＩＲフィルタ係
数を計算するためのプロセスのフローチャートである。
ターンおよびピークの大きさに基づくＦＩＲフィルタ係
数を計算するためのプロセスのフローチャートである。
【図４】 本発明に従って説明された読み出しチャンネ
ルのブロックダイヤグラムである。
ルのブロックダイヤグラムである。
【図５】 本発明に従って図４の読み出しチャンネル５
００のような、読み出しチャンネルにＤＦＥが組み込ま
れたディスク駆動システムの説明図である。
００のような、読み出しチャンネルにＤＦＥが組み込ま
れたディスク駆動システムの説明図である。
【図６】 本発明に従って図４の読み出しチャンネル５
００のような、読み出しチャンネルにＤＦＥが組み込ま
れたディスク駆動システムの説明図である。
００のような、読み出しチャンネルにＤＦＥが組み込ま
れたディスク駆動システムの説明図である。
１００ 決定フィードバックイコライザ １０２ 前方イコライザ １０４ 後方イコライザ １０６ 加算回路 １０８ 符号検出器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン ジー．クリスチャン アメリカ合衆国 コロラド州 80526 フ ォート コリンズ、パターソン プレイス 1436
Claims (23)
- 【請求項１】 データ信号を処理するための装置におい
て、 入力信号を調節するための第１のフィルタ手段、 第１のフィルタ手段および第２のフィルタ手段からの信
号を加算して加算された信号を生成するための加算手
段、 加算された信号から出力信号を発生するための符号検出
手段、 出力信号を調節するための第２のフィルタ手段、および
第１のフィルタ手段と第２のフィルタ手段のフィルタ特
性を制御するための制御手段とを有し、前記制御手段
は、符号検出手段からの過去の出力信号に基づいてフィ
ルタ特性を制御するものである、ことを特徴とする装置 - 【請求項２】 制御手段は出力信号内で生成されたデー
タパターンに基づいて第１のフィルタ手段のフィルタ特
性を制御し、制御手段は符号検出手段により発生された
出力信号の極性に基づいて第２のフィルタ手段のフィル
タ特性を制御する、ことを特徴とする請求項１記載のデ
ータ信号処理装置。 - 【請求項３】 第１のフィルタ手段が有限インパルス応
答フィルタである、ことを特徴とする請求項１記載のデ
ータ信号処理装置。 - 【請求項４】 第１のフィルタ手段が複数のフィルタを
含むフィルタバンクであり、複数のフィルタの１つが入
力信号をフィルタ処理するための制御手段により選択さ
れる、ことを特徴とする請求項１記載のデータ信号処理
装置。 - 【請求項５】 有限インパルス応答フィルタが、係数の
セットのための入力を有する時間変化する有限インパル
ス応答フィルタであるとともに有限インパルス応答フィ
ルタに接続されたメモリをさらに有し、メモリが符号検
出手段により発生された複数の異なるデータパターンに
応答して生成された多数の係数のセットを含む、ことを
特徴とする請求項３記載のデータ信号処理装置。 - 【請求項６】 メモリが有限インパルス応答フィルタに
制御手段により接続されており、制御手段が符号検出手
段への接続部を含み、また符号検出手段によりすでに発
生された出力信号内のデータに基づいて多数の係数から
係数のセットを選択する、ことを特徴とする請求項５記
載のデータ信号処理装置。 - 【請求項７】 第２のフィルタが係数のセットのための
入力を有する第２の有限インパルス応答フィルタである
とともに第２の有限インパルス応答フィルタに接続され
た第２のメモリを有し、メモリは符号検出手段により発
生された複数の異なるデータパターンに応答して生成さ
れた第２の数の係数のセットを含み、第２のメモリは制
御手段により第２の有限インパルス応答フィルタに接続
されており、第２の制御手段は符号決定手段への接続部
を含むとともに符号決定手段により既に発生された出力
信号内のデータに基づいて第２の数の係数のセットを選
択する、ことを特徴とする請求項５記載のデータ信号処
理装置。 - 【請求項８】 符号検出手段がスライサである、ことを
特徴とする請求項１記載のデータ信号処理装置。 - 【請求項９】 第１のフィルタ手段が第１のフィルタで
あるとともに第２のフィルタ手段が第２のフィルタであ
り、第１のフィルタおよび第２のフィルタのフィルタ特
性が決定フィードバックイコライザを通過する過去のデ
ータパターンに応答して適合させることができる、こと
を特徴とする請求項１記載のデータ信号処理装置。 - 【請求項１０】 出力信号内で生成されたデータパター
ンが出力信号の極性である、ことを特徴とする請求項１
記載のデータ信号処理装置。 - 【請求項１１】 データ信号を生成するための決定フィ
ードバックイコライザにおいて、 入力および出力を有する第１の有限インパルス応答フィ
ルタユニットを有し、データ信号は入力において受信さ
れ、 第１の入力、第２の入力、および出力を有する加算回路
を有し、第１の入力は第１の有限インパルス応答フィル
タユニットの出力に接続されており、 入力と出力を有する符号検出器を有し、入力は加算回路
の出力に接続されており、符号検出器の出力はデジタル
データを生成し、 入力と出力を有する第２の有限インパルス応答フィルタ
を有し、第２の有限インパルス応答フィルタユニットの
入力は符号検出器の出力に接続されるとともに第２の有
限インパルス応答フィルタユニットの出力は加算回路の
第２の入力に接続されており、並びに第１の有限インパ
ルス応答フィルタユニットおよび第２の有限インパルス
応答フィルタユニットへの接続部を有する選択論理ユニ
ットを有し、符号検出器からの出力デジタルデータに基
づいて選択論理ユニットは第１の有限インパルス応答フ
ィルタユニットおよび第２の有限インパルス応答フィル
タを制御する、ことを特徴とする決定フィードバックイ
コライザ。 - 【請求項１２】 第１の有限インパルス応答フィルタユ
ニットが入力において受信したデータ信号の前端を尖ら
し、また第２の有限インパルス応答フィルタユニットは
データ信号内の正および負のパルスの後に尾部を削除す
る、ことを特徴とする請求項１１記載の決定フィードバ
ックイコライザ。 - 【請求項１３】 符号検出器がスライサである、ことを
特徴とする請求項１１記載の決定フィードバックイコラ
イザ。 - 【請求項１４】 第１の有限インパルス応答フィルタユ
ニットが係数のセットのための入力を有する有限インパ
ルス応答フィルタおよび有限インパルス応答フィルタに
接続されたメモリを含み、メモリが決定フィードバック
イコライザを通って伝送された異なるデータパターンに
応答して使用される多数の係数のセットを含む、ことを
特徴とする請求項１１記載の決定フィードバックイコラ
イザ。 - 【請求項１５】 異なるデータパターンがパルス極性を
含む、ことを特徴とする請求項１４記載の決定フィード
バックイコライザ。 - 【請求項１６】 過去のデータが論理１と論理０の異な
るパターンを含む、ことを特徴とする請求項１記載の決
定フィードバックイコライザ。 - 【請求項１７】 第２の有限インパルス応答フィルタユ
ニットが係数のセットのための入力を有する有限インパ
ルス応答フィルタおよび有限インパルス応答フィルタに
接続されたメモリを含み、メモリが決定フィードバック
イコライザを通って伝送された過去のデータに応答して
発生される多数の係数のセットを含む、ことを特徴とす
る請求項１４記載の決定フィードバックイコライザ。 - 【請求項１８】 第１の有限インパルス応答フィルタユ
ニットが複数の有限インパルス応答フィルタを含む、こ
とを特徴とする請求項１１記載の決定フィードバックイ
コライザ。 - 【請求項１９】 イコライザ内のフィルタを調節する方
法において、 イコライザを通って複数の異なるデータパターンを伝送
するステップを有し、複数の異なるデータパターンはフ
ィルタによりフィルタ処理されており、 多数の係数のセットを生成するために複数の異なるデー
タパターンのそれぞれに応答してフィルタのための係数
のセットを生成するステップを有し、 イコライザにより発生された先のデータパターンに基づ
いて多数の係数のセット内の係数のセットを選択するス
テップを有し、並びにイコライザを通って進行するデー
タをフィルタ処理するために選択された係数のセットを
利用するステップを有する、ことを特徴とするフィルタ
調節方法。 - 【請求項２０】 ディスク駆動システム内の磁気ディス
クからデータを読出すための読み出しヘッドと、 読み出しヘッドに接続された前置増幅器ユニットと、 読み出しチャンネルとを有してなり、 読み出しチャンネルは、 入力と出力を有し、入力が前置増幅器ユニットに接続さ
れたアンチエイリアスユニット、 入力と出力を有し、入力がアンチエイリアスユニットに
接続されたアナログ−デジタル変換器、 入力信号を調節するための第１のフィルタ手段、加算信
号を生成するために第１のフィルタ手段および第２のフ
ィルタ手段からの信号を加算するための加算回路、加算
信号から出力信号を発生するための符号検出手段、出力
信号を調節するための第２のフィルタ手段、第１のフィ
ルタ手段および第２のフィルタ手段のフィルタ特性を制
御するための制御手段を有し、制御手段が符号検出手段
からの過去の出力信号に基づいてフィルタ特性を制御す
る、決定フィードバックイコライザ、および読み出しチ
ャンネルの出力に接続されており、ディスク駆動システ
ム内のデータの読み出しおよび書き込みを制御する、デ
ータ制御器およびバスインターフェースユニットを有す
る、ことを特徴とする磁気データ記憶システム。 - 【請求項２１】 入力と出力を有する自動利得制御ユニ
ットをさらに有し、アンチエイリアスユニットの入力が
自動利得制御ユニットにより前置増幅器に接続されると
ともに自動利得制御ユニットの入力が前置増幅器ユニッ
トに接続されている、ことを特徴とする請求項２０記載
の磁気データ記憶システム。 - 【請求項２２】 磁気データ記憶システムがディスク駆
動システムである、ことを特徴とする請求項２０記載の
磁気データ記憶システム。 - 【請求項２３】 磁気データ記憶システムがテープ駆動
システムである、ことを特徴とする請求項２０記載の磁
気データ記憶システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/648,849 US6437932B1 (en) | 1996-05-16 | 1996-05-16 | Decision based time-varying equalizers |
| US08/648,849 | 1996-05-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083626A true JPH1083626A (ja) | 1998-03-31 |
Family
ID=24602483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9125120A Pending JPH1083626A (ja) | 1996-05-16 | 1997-05-15 | データ信号処理装置、決定フィードバックイコライザ及びフィルタ調節方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6437932B1 (ja) |
| EP (1) | EP0808046A3 (ja) |
| JP (1) | JPH1083626A (ja) |
| KR (1) | KR970076748A (ja) |
| NO (1) | NO972209L (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747936B1 (en) | 1999-11-04 | 2004-06-08 | Samsung Electronics Co., Ltd. | Data reproduction apparatus and method with improved performance by adjusting filter coefficients of equalizer |
| US11539390B2 (en) | 2019-09-18 | 2022-12-27 | Kioxia Corporation | Semiconductor integrated circuit and reception device |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459877B1 (ko) | 1998-01-07 | 2005-01-17 | 삼성전자주식회사 | 비선형 등화 장치 |
| US6690754B1 (en) * | 1999-06-04 | 2004-02-10 | Agere Systems Inc. | Method and apparatus for reducing the computational complexity and relaxing the critical path of reduced state sequence estimation (RSSE) techniques |
| US6559894B2 (en) * | 1999-10-21 | 2003-05-06 | Digeo, Inc. | Block-adaptive equalization using partial decision feedback in digital broadcast communications |
| KR100321741B1 (ko) * | 1999-12-28 | 2002-01-29 | 박종섭 | 피드백 등화기와 언노말 슬라이서를 구비하는 결정 궤환등화기 |
| US6862315B1 (en) * | 2000-07-25 | 2005-03-01 | Advanced Micro Devices, Inc. | Network receiver utilizing pre-determined stored equalizer coefficients |
| US6542914B1 (en) | 2000-09-01 | 2003-04-01 | Lecroy Corporation | Method and apparatus for increasing bandwidth in sampled systems |
| US6865223B1 (en) * | 2001-02-05 | 2005-03-08 | 3Com Corporation | Equalizer adapter for a pulse amplitude modulation receiver |
| US6697204B2 (en) * | 2001-05-25 | 2004-02-24 | Infineon Technologies Ag | Method and apparatus for operating a continuous time filter of a read/write channel for a hard disk drive |
| US6957240B2 (en) * | 2001-08-08 | 2005-10-18 | Octasic Inc. | Method and apparatus for providing an error characterization estimate of an impulse response derived using least squares |
| US6999509B2 (en) * | 2001-08-08 | 2006-02-14 | Octasic Inc. | Method and apparatus for generating a set of filter coefficients for a time updated adaptive filter |
| US6965640B2 (en) * | 2001-08-08 | 2005-11-15 | Octasic Inc. | Method and apparatus for generating a set of filter coefficients providing adaptive noise reduction |
| US6970896B2 (en) * | 2001-08-08 | 2005-11-29 | Octasic Inc. | Method and apparatus for generating a set of filter coefficients |
| US7301997B1 (en) * | 2001-09-11 | 2007-11-27 | Vitesse Semiconductor Corporation | Method and apparatus for improved high-speed adaptive equalization |
| EP1303091B1 (en) | 2001-10-09 | 2006-08-30 | Lucent Technologies Inc. | Feed forward equalizer controlled by FEC correction rates |
| US7653164B2 (en) * | 2001-12-31 | 2010-01-26 | Intel Corporation | Adaptive IQ imbalance correction for multicarrier wireless communication systems |
| US7027538B2 (en) | 2002-02-14 | 2006-04-11 | Koninklijke Philips Electronics N.V. | Method and system for joint decision feedback equalization and complementary code key decoding using a trellis |
| US6701335B2 (en) | 2002-02-27 | 2004-03-02 | Lecroy Corporation | Digital frequency response compensator and arbitrary response generator system |
| US7522847B2 (en) | 2003-12-19 | 2009-04-21 | Broadcom Corporation | Continuous time filter-decision feedback equalizer architecture for optical channel equalization |
| US7822113B2 (en) | 2003-12-19 | 2010-10-26 | Broadcom Corporation | Integrated decision feedback equalizer and clock and data recovery |
| US7301473B2 (en) * | 2004-08-24 | 2007-11-27 | Halliburton Energy Services Inc. | Receiver for an acoustic telemetry system |
| US7542508B2 (en) * | 2005-04-21 | 2009-06-02 | Lsi Logic Corporation | Continuous-time decision feedback equalizer |
| KR100650670B1 (ko) * | 2005-09-02 | 2006-11-29 | 한국전자통신연구원 | 적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기 |
| US7656977B2 (en) * | 2005-10-21 | 2010-02-02 | Lsi Corporation | Method and system of frequency domain equalization |
| JP2007294011A (ja) * | 2006-04-25 | 2007-11-08 | Hitachi Global Storage Technologies Netherlands Bv | ディスク・ドライブ装置 |
| US8380774B2 (en) * | 2007-07-09 | 2013-02-19 | Tandberg Storage Asa | Coefficient memory for least mean square finite impulse response filter |
| US8615539B2 (en) * | 2007-07-09 | 2013-12-24 | Tandberg Storage Asa | Coefficient control for filter in magnetic media read channel |
| US8170829B1 (en) | 2008-03-24 | 2012-05-01 | Cisco Technology, Inc. | Tester bundle |
| US8781430B2 (en) * | 2009-06-29 | 2014-07-15 | Qualcomm Incorporated | Receiver filtering devices, systems, and methods |
| US20110150060A1 (en) * | 2009-12-23 | 2011-06-23 | Sun Microsystems, Inc. | Voltage Margin Monitoring for an ADC-Based Serializer/Deserializer in Mission Mode |
| US8963573B2 (en) | 2011-12-22 | 2015-02-24 | Cisco Technology, Inc. | Universal test system for testing electrical and optical hosts |
| US8798484B2 (en) * | 2012-02-16 | 2014-08-05 | International Business Machines Corporation | Optical receiver using infinite impulse response decision feedback equalization |
| US8824540B2 (en) * | 2012-08-22 | 2014-09-02 | International Business Machines Corporation | Decision feedback equalizers with high-order continuous time feedback |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798560A (en) | 1973-01-29 | 1974-03-19 | Bell Telephone Labor Inc | Adaptive transversal equalizer using a time-multiplexed second-order digital filter |
| GB2219469A (en) | 1988-06-02 | 1989-12-06 | Philips Electronic Associated | A decision feedback equaliser and a method of operating a decision feedback equaliser |
| US5430661A (en) | 1990-12-03 | 1995-07-04 | Board Of Trustees Leland Stanford, Jr. University | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media |
| US5132988A (en) | 1990-12-03 | 1992-07-21 | Board Of Trustees, Leland Stanford Jr. University | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media |
| US5293402A (en) | 1991-05-02 | 1994-03-08 | Bell Communications Research, Inc. | Wideband digital equalizers for subscriber loops |
| JP3033308B2 (ja) * | 1991-12-25 | 2000-04-17 | 松下電器産業株式会社 | 合成ダイバーシチ受信機 |
| US5398259A (en) * | 1992-07-01 | 1995-03-14 | Nec Corporation | Decision-feedback equalizer for cancelling CW interference |
| US5321559A (en) | 1992-08-27 | 1994-06-14 | Quantum Corporation | Asynchronous peak detection of information embedded within PRML class IV sampling data detection channel |
| US5268848A (en) | 1992-09-30 | 1993-12-07 | International Business Machines Corporation | Equalizer adjustment for partial-response maximum-likelihood disk drive systems |
| US5517527A (en) * | 1992-12-11 | 1996-05-14 | Industrial Technology Research Institute | Adaptive equalizer for ISDN U-interface transceiver |
| US5283483A (en) | 1993-01-27 | 1994-02-01 | Micro Linear Corporation | Slimmer circuit technique |
| KR960012019B1 (ko) * | 1993-11-18 | 1996-09-09 | 엘지전자 주식회사 | 에이치디티브이(hdtv)의 채널등화기 |
| JPH07169055A (ja) | 1993-12-15 | 1995-07-04 | Hitachi Ltd | 光ディスク装置及び光ディスク |
| US5471504A (en) | 1994-04-14 | 1995-11-28 | Computer & Communication Research Laboratories | Bilinear decision feedback equalizer |
| US5539774A (en) * | 1994-06-15 | 1996-07-23 | International Business Machines Corporation | Dual decision equalization method and device |
| KR100300954B1 (ko) * | 1994-09-27 | 2001-10-22 | 윤종용 | 고정각속도방식의디스크재생장치의적응형등화기 |
| US5675612A (en) * | 1995-07-13 | 1997-10-07 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for timing recovery |
-
1996
- 1996-05-16 US US08/648,849 patent/US6437932B1/en not_active Expired - Lifetime
-
1997
- 1997-05-09 EP EP97303195A patent/EP0808046A3/en not_active Withdrawn
- 1997-05-14 NO NO972209A patent/NO972209L/no not_active Application Discontinuation
- 1997-05-15 JP JP9125120A patent/JPH1083626A/ja active Pending
- 1997-05-15 KR KR1019970018675A patent/KR970076748A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747936B1 (en) | 1999-11-04 | 2004-06-08 | Samsung Electronics Co., Ltd. | Data reproduction apparatus and method with improved performance by adjusting filter coefficients of equalizer |
| US7061848B2 (en) | 1999-11-04 | 2006-06-13 | Samsung Electronics Co., Ltd. | Data reproduction apparatus and method with improved performance by adjusting filter coefficients of equalizer |
| US11539390B2 (en) | 2019-09-18 | 2022-12-27 | Kioxia Corporation | Semiconductor integrated circuit and reception device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0808046A3 (en) | 1999-07-21 |
| KR970076748A (ko) | 1997-12-12 |
| EP0808046A2 (en) | 1997-11-19 |
| US6437932B1 (en) | 2002-08-20 |
| NO972209L (no) | 1997-11-17 |
| NO972209D0 (no) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1083626A (ja) | データ信号処理装置、決定フィードバックイコライザ及びフィルタ調節方法 | |
| US7193802B2 (en) | Apparatus for providing dynamic equalizer optimization | |
| US7286312B1 (en) | DC-offset compensation loops for magnetic recording system | |
| US5150379A (en) | Signal processing system for adaptive equalization | |
| US5583705A (en) | Write precompensation optimization in a PRML channel using a selected PRML signal level | |
| US5430661A (en) | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media | |
| US5132988A (en) | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media | |
| US6185716B1 (en) | Dual detector read channel with semi-soft detection | |
| KR20050041969A (ko) | 적응 등화장치, 복호장치 및 오차 검출장치 | |
| US6791776B2 (en) | Apparatus for information recording and reproducing | |
| US5625632A (en) | Magnetic disk drive including a data discrimination apparatus capable of correcting signal waveform distortion due to intersymbol interference | |
| JP3776582B2 (ja) | 記録再生装置 | |
| Ozaki et al. | ITI canceller for reading shingle-recorded tracks | |
| JP4027444B2 (ja) | 信号再生方法及び信号再生装置 | |
| US20020171961A1 (en) | Nonlinear equalizer and decoding circuit and method using same | |
| KR100751972B1 (ko) | 가변 임계값을 갖는 매체 잡음 포스트-프로세서 | |
| US6633444B2 (en) | Narrow band partial response signal processing apparatus, signal processing method and information storage apparatus | |
| KR100335616B1 (ko) | 데이타저장기기에 있어서신호검출방법및장치 | |
| JP4200113B2 (ja) | 等化器および磁気記録再生装置 | |
| JPH05314653A (ja) | 磁気記録再生装置 | |
| JPH10320918A (ja) | 判定帰還形等化器 | |
| US6061193A (en) | Method and apparatus for detection in digital magnetic recording | |
| KR100271616B1 (ko) | 피알엠엘검출방식을채용한자기디스크구동장치의리드채널최적화를위한장치및방법 | |
| JPH09326170A (ja) | 磁気ディスク記録装置の等化フィルタ係数設定方法 | |
| JP2001189052A (ja) | 波形等化器 |