KR100650670B1 - 적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기 - Google Patents

Abstract

본 발명은 디지털 영역에서 적응 기능을 수행하는 것에 비해 칩 면적과 전력 소모를 줄이고, LMS 방식을 사용하여 고성능의 고속 적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기를 제공한다. 이를 위해 본 발명은 등화된 데이터와 상기 등화된 데이터를 통해 설정된 내부 준거(reference) 값을 서로 비교하여 오차신호(e(n))를 출력하는 선택적 비교수단과, 상기 선택적 비교수단을 택일로 선택하는 부호 반전수단과, 상기 선택적 비교수단에서 출력되는 오차신호를 누적하면서 시간에 따라 변화되는 심볼 간 간섭(intersymbol interference or ISI)을 파악하여 적응적인 탭 계수를 생성하는 탭 계수 생성수단을 포함하여 구성한다.

심볼 간 간섭(ISI), LMS 등화기, 적응형 등화기, 디지털 신호 수신기

Description

적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기{Adaptive analog equalizer and digital signal receiver with the same}

도 1 은 종래 기술에 따른 적응형 등화기를 갖는 디지털 신호 수신기의 구성을 간략하게 나타낸 도면.

도 2 는 종래 기술에 따른 적응형 등화기를 나타낸 도면.

도 3(a) 내지 도 3(d)는 종래 기술에 따른 한 비트에 의해 야기되는 심볼 간 간섭과 이를 등화시키는 시간영역 적응 등화기의 처리 과정을 나타낸 도면.

도 4 는 종래 기술에 따른 적응형 등화기에서 사용되는 적응부를 나타낸 도면.

도 5 는 본 발명에 따른 적응형 등화기를 갖는 디지털 신호 수신기의 구성을 간략하게 나타낸 도면.

도 6 은 본 발명에 따른 적응형 등화기에서 사용되는 적응부를 나타낸 도면.

*도면의 주요부분에 대한 부호의 설명

100 : ADC 200 : 시간적 재배열부

300, 600 : 등화기 310 : 지연기

320 : 증폭기 330 : 가산기

400, 700 : 적응부 410 : 판정기

420, 430 : 제곱부 440 : 누산기

500, 800 : 시스템 I/F 710, 720 : 비교기

730 : 신호 변환기 740 : 탭 계수 생성기

750 : 부호 반전기

본 발명은 디지털 신호 수신 장치에서 왜곡된 신호를 복원하는 등화기에 관한 것으로, 특히 LMS 알고리즘이 적용된 아날로그 회로를 이용한 적응형 등화기 및 이를 갖는 디지털 신호 수신기에 관한 것이다.

디지털 신호 수신 장치는 데이터를 수 Gbps 이상의 고속으로 채널 상에서 전송할 경우에 채널의 제한된 대역폭이나, 왜곡(distortion), 분산(dispersion) 등에 의해 심볼 간 간섭(intersymbol interference or ISI)이 발생하게 된다. 여기서 말하는 채널은 광섬유 케이블, 고속 직/병렬 링크, 인쇄 회로 기판(printed circuit board : PCB) 트레이스(trace), 동축(coaxial) 전기 케이블 및 꼬임 쌍(twisted pair) 선 등의 유선(wireline)을 일컫는다.

이러한 심볼 간 간섭(ISI)은 송신된 신호를 왜곡 시키고 수신기에서 비트 에러를 발생시키는 요인이 된다. 아울러, 다중경로 채널에서 고속 데이터를 전송하는데 있어서 주된 장애 요인으로 인식되어 왔다.

따라서, 이와 같은 심벌간의 간섭을 최소화하고 왜곡된 신호를 복원하기 위 해서 수신 단에는 등화기를 이용하여 왜곡된 데이터 신호의 파형을 복원하는 신호처리 과정이 수행된다.

이때, 일반적인 통신 채널은 고정되어 있지 않고 시변하므로 상기 등화기는 이러한 채널의 시변특성을 추적할 수 있어야 하는데, 이와 같이 채널의 시변특성을 고려한 등화기를 시간영역 적응형 등화기라고 한다.

즉, 광섬유를 이용하여 정보를 보내는 광 통신에서 케이블의 편광 분산(polarization-mode dispersion)이 시간에 따라 천천히 변화하는 것처럼 심볼 간 간섭이 시간 영역에서 변화할 경우, 지속적으로 이 간섭을 최소화하려면 등화기의 필터 탭 가중치(weight factor)가 시간 영역에서 조절되어야 한다.

이때, 상기 시간영역 적응형 등화기는 구현 용이성과 성능 면에서 적합한 LMS 알고리즘이 주로 사용된다.

상기 LMS 알고리즘을 이용한 적응적 탭 계수(c(n+1))의 산출은 다음 수학식 1과 같이 나타낼 수 있다.

c(n+1) = c(n) + μ× e(n) × x(n)

이때, c(n) : 시간 n에서의 탭 계수, μ: 스텝 크기, e(n) : 오차 신호

x(n) : 시간 n에서 등화되기 전의 신호

이와 같이, 시간영역 적응형 등화기는 시간영역에서 동작하며 계수 갱신에 연산량이 작은 LMS(Least Mean Square) 알고리즘을 사용하기 때문에 수렴속도는 느 리지만 구현이 매우 간단하다는 장점이 있다.

도 1 은 종래 기술에 따른 시간영역 적응형 등화기를 갖는 디지털 신호 수신기의 구성을 간략하게 나타낸 도면이다.

도 1과 같이, 입력된 신호의 진폭을 조절해 주는 가변 이득 증폭기로부터 출력된 아날로그 신호를 디지털 신호로 변환하는 다중 채널의 아날로그-디지털 변환기(ADC)(100)와, 상기 ADC(100)에서 변환된 디지털 신호를 동기화시키는 시간적 재배열부(200)와, 상기 시간적 재배열부(200)에서 동기화된 신호의 진폭 왜곡이나 위상 왜곡 등을 시간에 따라 변화할 수 있는 심볼 간 간섭에 맞추어 적절한 탭 계수 값을 이용하여 디지털 영역에서 보상하는 적응형 등화기(300)(400)와, 상기 적응형 등화기(300)(400)에서 출력된 신호를 특정 시스템으로 전달하는 시스템 인터페이스부(500)로 구성된다.

도 2 는 종래 기술에 따른 적응형 등화기를 상세히 나타낸 도면으로, 상기 적응형 등화기는 크게 등화기(300)와 적응부(400)로 구성된다.

도 2를 참조하여 설명하면, 임의의 초기 계수를 가지고 시작하여 왜곡된 전송채널을 LMS 알고리즘을 이용하여 적응 등화해 가면서 채널을 보상하는 적응부(400)와, 상기 적응부(400)에서 적응된 시간영역 출력 데이터 속에 담겨진 심볼 간 간섭(ISI)을 제거 혹은 완화하는 등화기(300)로 구성된다.

이때, 상기 등화기(300)는 도 2와 같이, 다수개의 지연기(310)와, 상기 지연기(310) 개수만큼 지연된 값들을 이용하여 LMS 알고리즘으로 필터 탭 계수 값들을 갱신해 가면서 증폭하는 증폭부(320)와, 필터 탭들을 더해주는 가산기(330)로 구성 된다.

이와 같이 구성된 종래 기술에 따른 시간영역 적응 등화 장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 3(a) 내지 도 3(d)는 종래 기술에 따른 한 비트에 의해 야기되는 심볼 간 간섭과 이를 등화시키는 시간영역 적응 등화기의 처리 과정을 나타낸 도면이다. 이때, 설명의 간략화를 위해 한 비트에 의해 야기되는 심볼 간의 간섭과 이를 등화시키는 등화기의 처리 과정을 기술한다.

도 3(a) 내지 도 3(d)를 참조하여 설명하면, 수신 단에서 입력되는 입력 비트(bit)가 현재 비트에 영향을 주는 심볼 간의 간섭이 일어나게 되면, 데이터 파형은 도 3(a)에 도시된 수신 신호(received signal) X(t)처럼 왜곡되게 된다.

즉, 송신 단에서 ‘001011’이란 데이터 열을 보낸 경우, 심볼 간의 간섭을 겪은 수신 신호 열의 세 번째 비트 1에 대응하는 펄스(pulse)는 이전 비트 0의 영향 때문에 충분히 올라가지 못한다. 이와 유사하게 수신 신호의 열의 네 번째 비트 0에 대응하는 펄스는 이전 비트 1의 영향 때문에 충분히 내려가지 못한다.

이를 해결하여, 이전 비트가 0이더라도 이에 이어지는 비트 1 펄스가 충분히 올라가고, 이전 비트가 1이더라도 이에 이어지는 비트 0 펄스가 충분히 내려가게 하기 위해서는 수신 단에서 등화(equalization) 과정이 필요하게 된다.

따라서, 도 2에서 나타내고 있는 피드포워드 등화기(feedforward equalizer)를 참조하여 등화 과정을 상세히 설명하면 다음과 같다.

먼저, 도 3(a)에 도시된 왜곡된 수신 신호(received signal) X(t)가 입력되 면, 도 3(b)와 같이 왜곡된 수신 신호(received signal) X(t)를 지연기(310)에 의해 한 비트만큼 지연시켜 X(t-T) 파형을 얻게 된다.

이어, 도 3(c)와 같이 지연된 X(t-T) 파형을 증폭기(320)에 의해 -C1배만큼 증폭시킨 -C1× X(t-T) 파형을 얻게 된다. 여기서 C1은 양의 값을 갖는다.

그리고 지연소자가 하나만 있는 피드포워드 등화기를 가정하므로, 가산기(330)를 통과한 최종적인 등화기 출력은 도 3(d)와 같이 X(t)-C1× X(t-T) 파형을 얻게 된다.

이와 같이, 왜곡된 수신 신호는 등화기(300)를 통해 비트 1과 비트 0이 명확하게 구분되게 된다.

그러나, 도 1과 같은 구조에서 적응형 등화기는 디지털 영역에서 처리되게 되므로 기능의 유연성(flexibility)은 높아지지만 아날로그-디지털 변환기(ADC)(100) 및 시간적 재배열부(200)의 추가로 인해 아날로그 영역에서 바로 처리하는 것에 비해 칩 면적과 전력 소모가 커지는 문제점을 나타내게 된다.

이를 해결하기 위해서, 도 1의 구조에서 적응부(400)의 구조를 도 4와 같이 변경하고, 아날로그 등화기를 채택함으로써 아날로그 영역에서 바로 처리하도록 하여, 아날로그-디지털 변환기(ADC)(100) 및 시간적 재배열부(200)를 제거한 구조가 제안되었다.

도 4의 구조를 갖는 적응부(400)는 적응형 아날로그 필터 등에서도 쓰이는 방식으로서, 판정기(410)와, 제 1 제곱부(420) 및 제 2 제곱부(430)와, 누산기(440)로 구성된다.

이와 같이 구성되는 적응부(400)의 동작을 보면, 상기 제 1 제곱부(420) 및 제 2 제곱부(430)는 판정기(410)의 입력 및 출력 신호의 진폭을 측정하기 위해 상기 판정기(410)의 입력 및 출력 신호 각각을 제곱해 준다. 이어 누산기(440)는 상기 제 1 제곱부(420) 및 제 2 제곱부(430)로부터 출력되는 판정기(410)의 입력 및 출력 신호의 진폭 정보를 입력받아 이들의 차이를 누적하고, 누적 결과를 이용하여 탭 계수를 적응적으로 조절하게 된다.

이때, 상기 제 1 제곱부(420) 및 제 2 제곱부(430)의 차이로 인한 결과 값은 심볼 간의 간섭에 따른 오차를 나타내게 된다.

그러나, 도 4의 구조와 같이 아날로그 영역에서 등화하는 적응부(400)를 갖는 적응형 등화기를 구현하기 위해서는 제 1, 2 제곱부(420)(430)가 별도로 필요하기 때문에 도 1의 구조와 같이 디지털 영역에서 등화하는 적응형 등화기가 갖는 칩 면적 및 전력 소모에 따른 문제점을 완전히 해결했다고 보기 어렵다. 아울러, 상기 도 1의 구조에서와 같이 최적의 구현 방법인 LMS 방식을 사용하는 적응형 등화기와 비교해 볼 때, 성능적인 면에서도 더 나빠지는 결과를 초래하게 된다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 아날로그 영역의 등화기와 적응부를 이용하여 신호 왜곡과 분산을 보상하고 최적의 수신 파형을 유지하도록 하여 채널의 왜곡을 최소화하는 적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 디지털 영역에서 적응 기능을 수행하는 것에 비해 칩 면적과 전력 소모를 줄이고, 아울러 수정된 LMS 방식을 사용하여 고성능의 고속 적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기를 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 적응형 아날로그 등화기의 특징은 심볼 간 간섭(ISI)을 등화하는 등화수단과, 상기 등화수단에서의 등화시 시간에 따라 변화되는 상기 심볼 간의 간섭을 시간 영역에서 계속적으로 보상하기 위해서 수식 c(n+1) = c(n) + μ× e(n) × s(n)(이때, c(n) : 시간 n에서의 탭 계수, μ: 스텝 크기, e(n) : 오차 신호, s(n) : 시간 n에서 등화된 데이터의 부호)을 이용하여 적응적인 탭 계수(c(n+1))를 생성하는 적응수단을 포함하는데 있다.

바람직하게 상기 적응수단은 상기 등화수단에서 등화된 데이터와 상기 등화된 데이터를 통해 설정된 내부 준거(reference) 값을 서로 비교하여 오차신호(e(n))를 출력하는 선택적 비교수단과, 상기 선택적 비교수단을 택일로 선택하는 부호 반전수단과, 상기 선택적 비교수단에서 출력되는 오차신호를 누적하면서 시간에 따라 변화되는 심볼 간의 간섭을 파악하여 적응적인 탭 계수를 생성하는 탭 계수 생성수단을 포함하는 것을 특징으로 한다.

바람직하게 상기 선택적 비교수단과 상기 탭 계수 생성수단 사이에서 상기 선택적 비교수단에 출력되는 오차신호인 전압 신호를 전류 신호로 변환하는 신호 변환수단을 더 포함하는 것을 특징으로 한다.

바람직하게 상기 내부 준거 값은 0(low), 1(high)의 비트 레벨(bit level)을 기준(reference)하여 내부에서 미리 발생, 저장시켜 놓고 상기 등화수단에서 등화 된 데이터와 기 저장된 준거 값을 비교하여 0(low) 또는 1(high) 중 어느 하나로 정의되는 것을 특징으로 한다.

바람직하게 상기 적응수단은 등화수단에서 등화된 아날로그 신호와 논리값 1(high level)의 파형을 서로 비교하여 그 차이로 인한 오차 신호를 검출하는 제 1 비교수단과, 등화수단에서 등화된 아날로그 신호와 논리값 0(low level)의 파형을 서로 비교하여 그 차이로 인한 오차 신호를 검출하는 제 2 비교수단과, 상기 등화수단에서 등화된 아날로그 신호를 통해 정의되는 등화된 데이터 부호에 따라 상기 제 1 비교수단 및 제 2 비교수단 중 어느 하나만이 동작되도록 제어하는 부호 반전수단과, 상기 부호 반전수단의 제어를 통해 선택된 상기 제 1 비교수단 또는 제 2 비교수단 출력 신호를 전류 신호로 변환하는 신호 변환수단과, 상기 신호 변환수단에서 변환된 전류 신호를 적분기에 전하로서 충전시켜 누적되는 전하의 차를 이용하여 시간에 따라 변화되는 심볼 간의 간섭을 파악하여 적응적인 탭 계수를 생성하는 탭 계수 생성수단을 포함하는 것을 특징으로 한다.

바람직하게 상기 등화된 데이터의 부호는 상기 등화된 아날로그 신호가 1로 판단되면 등화된 데이터의 부호는 1로 정의되고, 상기 등화된 아날로그 신호가 0으로 판단되면 등화된 데이터의 부호는 0으로 정의되는 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 적응형 아날로그 등화기를 갖는 디지털 신호 수신기의 특징은 입력된 신호의 진폭을 조절해 주는 가변 이득 증폭기로부터 아날로그 신호로 출력되는 왜곡된 전송채널을 상기와 같이 구성되어 심볼 간의 간섭을 시간 영역에서 계속적으로 보상하는 적응형 아날로그 등화기 와, 상기 적응형 아날로그 등화기에서 출력된 신호를 특정 시스템으로 전달하는 시스템 인터페이스부를 포함하여 구성되는데 있다.

본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기의 바람직한 실시 예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 5 는 본 발명에 따른 적응형 아날로그 등화기를 갖는 디지털 신호 수신기의 구성을 간략하게 나타낸 도면이고, 도 6 은 본 발명에 따른 적응형 아날로그 등화기의 바람직한 실시 예를 회로적으로 나타낸 도면으로서, 도 5의 적응부(700)에 대한 회로 도면이다.

디지털 신호 수신기는 도 5와 같이, 입력된 신호의 진폭을 조절해 주는 가변 이득 증폭기로부터 아날로그 신호로 출력되는 왜곡된 전송채널을 임의의 초기 계수를 가지고 시작하여 LMS 알고리즘을 이용하여 적응 등화해 가면서 채널을 보상하는 적응부(700)와, 상기 적응부(700)에서 시간에 따라 변화할 수 있는 심볼 간의 간섭에 맞추어 출력되는 적절한 탭 계수 값을 이용하여 상기 가변 이득 증폭기로부터 입력되는 아날로그 신호 속에 담겨진 심볼 간 간섭(ISI)을 추정 및 제거하는 등화기(600)와, 상기 등화기(600)에서 출력된 신호를 특정 시스템으로 전달하는 시스템 인터페이스부(800)로 구성된다.

여기서 상기 적응부(700)는 등화기(600)에서 등화된 데이터와 상기 등화된 데이터를 통해 설정된 내부 준거(reference) 값을 서로 비교하여 오차신호(e(n))를 출력하는 선택적 비교기(710)(720)와, 상기 선택적 비교기(710)(720)를 택일로 선택하는 부호 반전기(750)와, 상기 선택적 비교기(710)(720)에서 출력되는 오차신호를 누적하면서 시간에 따라 변화되는 심볼 간의 간섭을 지속적으로 줄이는 탭 계수 생성기(740)로 구성된다.

이때, 상기 선택적 비교기(710)(720)에 출력되는 오차신호는 전압 신호로, 이를 탭 계수 생성기(740)에서 사용가능한 전류 신호로 변환시키기 위해 상기 선택적 비교기(710)(720)와 상기 탭 계수 생성기(740) 사이에 신호 변환기(730)를 더 포함하여 구성된다.

이와 같은 기능을 갖는 상기 적응부(700)를 바람직한 일 실시예로 회로적으로 구성하면 도 6과 같다. 이때, 상기 도 6에서 구성하고 있는 구조는 명세서 하단에서 도시될 수학식 2를 회로적으로 나타낸 구조이다.

도 6을 참조하여 설명하면, 등화기(600)에서 등화된 아날로그 신호와 논리값 1(high level)의 파형을 서로 비교하여 그 차이로 인한 오차 신호를 검출하는 제 1 비교기(710)와, 등화기(600)에서 등화된 아날로그 신호와 논리값 0(low level)의 파형을 서로 비교하여 그 차이로 인한 오차 신호를 검출하는 제 2 비교기(720)와, 상기 등화기(600)에서 등화된 아날로그 신호를 통해 설정된 내부 준거(reference) 값에 따라 상기 제 1 비교기(710) 및 제 2 비교기(720) 중 어느 하나만이 동작되도록 제어하는 부호 반전기(750)와, 상기 부호 반전기(750)의 제어를 통해 선택되는 상기 제 1 비교기(710) 또는 제 2 비교기(720)의 출력 신호를 전류 신호로 변환하는 신호 변환기(730)와, 상기 신호 변환기(730)에서 변환된 전류 신호를 전하로서 충전시켜 누적되는 전하의 차를 이용하여 시간에 따라 변화되는 심볼 간의 간섭을 파악하여 적응적인 탭 계수를 생성하는 탭 계수 생성기(740)로 구성된다.

이때, 상기 부호 반전기(750)는 인버터(inverter)로 구성되고, 상기 신호 변환기(730)는 트랜스콘덕터(transconductor)로 구성되는 것이 바람직하다. 그리고 상기 탭 계수 생성기(740)는 적분기 또는 축전기로 구성되는 것이 바람직하다.

그리고 상기 등화기(600)는 종래에 사용되는 구조를 그대로 사용하고 있으며, 바람직한 일 실시예로서 도 2와 같이, 다수 개의 지연기(310)와, 상기 지연기(310) 개수만큼 지연된 값들을 이용하여 LMS 알고리즘으로 필터 탭 계수 값들을 갱신해 가면서 증폭하는 증폭부(320)와, 필터 탭들을 더해주는 가산기(330)로 구성된다.

이와 같이 구성된 본 발명에 따른 적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 6을 참조하여 설명하면, 먼저 제 1 비교기(710)는 앞단에 위치하는 등화기(600)에서 등화된 데이터와 논리값 1(high level)의 차이를 검출하고, 제 2 비교기(720)는 등화기(600)에서 등화된 데이터와 논리값 0(low level)의 차이를 검출한다.

이때, 상기 제 1 비교기(710) 및 제 2 비교기(720)는 등화된 데이터를 통해 정의되는 등화된 데이터의 부호를 이용하는 부호 반전 회로(750)에 의해서 선택적으로 하나의 비교기만이 동작하게 된다.

즉, 상기 등화된 데이터의 부호는 등화된 데이터를 이용하여 정의되는데, 등 화된 데이터가 1로 판단되면 등화된 데이터의 부호는 1로 정의되고, 등화된 데이터가 0으로 판단되면 등화된 데이터의 부호는 0으로 정의된다. 즉, 신호의 반전이 일어날 정도로 심볼 간 간섭(ISI)이 너무 크지는 않다는 가정이 선행된다.

이와 같이, 등화된 데이터의 부호를 이용하는 부호 반전 회로(750)에 의해서, 상기 등화된 데이터의 부호가 1이면, 상기 제 1 비교기(710)가 활성화(activate) 되고 상기 제 2 비교기(720)는 비활성화(deactivate) 된다. 따라서, 상기 제 1 비교기(710)만 동작하고 상기 제 2 비교기(720)는 동작하지 않는다.

반대로 상기 등화된 데이터의 부호가 0이면, 상기 제 1 비교기(710)가 비활성화(deactivate) 되고 상기 제 2 비교기(720)는 활성화(activate) 된다. 따라서, 상기 제 1 비교기(710)는 동작하지 않고 제 2 비교기(710)만 동작하게 된다.

이렇게 얻어진 제 1 비교기(710) 또는 제 2 비교기(720)의 전압 출력은 신호 변환기(730)에 의해 전류 신호로 변환되고, 이 전류 신호는 탭 계수 생성기(740)의 전하로서 충전되게 된다. 이로써, 상기 탭 계수 생성기(740)는 누적되는 전하의 차를 이용하여 시간에 따라 변화되는 심볼 간의 간섭을 파악하여 적응적인 탭 계수를 생성하게 된다.

이때, 상기 등화된 데이터의 부호는 클럭 신호에 의해 주기적으로 0, 1 신호를 판별해 주는 판별 회로의 출력과, 등화된 데이터 간의 차이를 오차로 보고 이를 최소화하도록 적응부(700)를 설계 할 수도 있으나, 여기서는 0, 1의 비트 레벨(bit level)을 기준(reference)하여 적응부(700) 내부에서 그 기준 값을 미리 발생, 저장시켜 놓는다. 그리고 입력되는 등화된 데이터와 기 저장된 기준 값을 비교하고, 등화된 데이터의 부호를 0 또는 1 중 어느 하나로 정의되도록 적응부(700)를 설계한다.

상기 수학식 1로부터, 신호의 반전이 일어날 정도로 심볼 간 간섭(ISI)이 너무 크지 않다고 가정할 경우의 수정된 부호-데이터(sign-data) LMS 알고리즘을 이용한 적응적 탭 계수(c(n+1))의 산출은 다음 수학식 2와 같이 나타낼 수 있다.

c(n+1) = c(n) + μ× e(n) × s(n)

이때, s(n) : 시간 n에서 등화된 데이터의 부호

상기 수학식 2에서 스텝 크기(step size : μ)는 비교기 이득(gain), 신호 변환기 이득, 탭 계수 생성기 크기에 의해 결정되는데, 대부분의 경우 데이터의 비트 속도(bit rate)에 비해 분산과 왜곡의 시간변화는 느리게 이루어지므로 스텝 크기(step size : μ)는 소정의 작은 값을 가져도 적응적 탭 계수(c(n+1))를 제대로 산출해 낼 수 있다.

그리고 상기 수학식 2에서 e(n)은 저장돼 있는 논리 레벨(logic level : '0' or '1')과 등화된 데이터(equalized date)의 차이에 해당하는 오차 신호를 나타낸다.

이와 같은 수학식 2를 구현한 회로가 도 6에 도시된 회로이다.

즉, 도 6과 같이 오차 신호를 검출하는 2개의 제 1, 2 비교기(710)(720)와, 설정된 내부 준거(reference) 값에 따라 상기 제 1 비교기(710) 및 제 2 비교기 (720) 중 어느 하나만이 동작되도록 제어하는 부호 반전기(750)와, 상기 제 1 비교기(710) 또는 제 2 비교기(720)의 출력 신호를 전류 신호로 변환하는 트랜스콘덕터(transconductor)로 구성된 신호 변환기(730)와, 상기 신호 변환기(730)에서 변환된 전류 신호를 전하로서 충전시켜 누적되는 전하의 차를 이용하여 시간에 따라 변화되는 심볼 간의 간섭을 파악하여 적응적인 탭 계수를 생성하는 적분기로 구성된 탭 계수 생성기(740)로 구성된다.

이렇게 하여 상기 적응부(700)의 출력은 상기 등화기(600)의 각 탭 계수를 적응적으로 조절하게 된다.

그리고 이렇게 상기 적응부(700)에서 적응적으로 조절된 탭 계수 값을 이용하여 등화기(300)는 상기 가변 이득 증폭기로부터 입력되는 아날로그 신호 속에 담겨진 심볼 간 간섭(ISI)을 추정 및 제거하게 된다. 이어 상기 등화기(600)에서 출력된 신호를 시스템 인터페이스부(800)를 통해 특정 시스템으로 전달하게 된다.

이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시 예를 개시하였다.

이상에서 설명한 바와 같은 본 발명에 따른 적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기는 다음과 같은 효과가 있다.

첫째, 아날로그 데이터를 처리하므로 데이터 변환기가 필요 없게 되어 적은 면적, 낮은 전력 소모 및 저비용의 적응형 아날로그 등화기 및 이를 갖는 디지털 신호 수신기를 구현할 수 있다.

둘째, 수정된(modified) LMS 알고리즘을 채택하고 이를 아날로그 영역에서 바로 처리할 수 있도록 회로적으로 간단하게 구현함으로써 고성능의 적응형 아날로그 등화기를 구현할 수 있다.

셋째, 아날로그 영역의 등화기와 적응부를 이용하여 신호 왜곡과 분산을 보상하고 최적의 수신 파형을 유지하도록 하여 디지털 신호 수신기의 채널 왜곡을 최소화할 수 있다.

Claims (7)

1. 심볼 간 간섭(ISI)을 등화하는 등화수단과,

   상기 등화수단에서의 등화 시 시간에 따라 변화되는 상기 심볼 간 간섭을 시간 영역에서 보상하기 위해서 다음 수식을 이용하여 적응적인 탭 계수(c(n+1))를 생성하는 적응수단을 포함하는 것을 특징으로 하는 적응형 아날로그 등화기.

   [수식]

   c(n+1) = c(n) + μ× e(n) × s(n)

   (이때, c(n) : 시간 n에서의 탭 계수, μ: 스텝 크기, e(n) : 오차 신호, s(n) : 시간 n에서 등화된 데이터의 부호)
2. 제 1 항에 있어서, 상기 적응수단은

   상기 등화수단에서 등화된 데이터와 상기 등화된 데이터를 통해 설정된 내부 준거(reference) 값을 서로 비교하여 오차신호(e(n))를 출력하는 선택적 비교수단과,

   상기 선택적 비교수단을 택일로 선택하는 부호 반전수단과,

   상기 선택적 비교수단에서 출력되는 오차신호를 누적하면서 시간에 따라 변화되는 심볼 간의 간섭을 파악하여 적응적인 탭 계수를 생성하는 탭 계수 생성수단을 포함하는 것을 특징으로 하는 적응형 아날로그 등화기.
3. 제 2 항에 있어서,

   상기 선택적 비교수단과 상기 탭 계수 생성수단 사이에서 상기 선택적 비교수단에 출력되는 오차신호인 전압 신호를 전류 신호로 변환하는 신호 변환수단을 더 포함하는 것을 특징으로 하는 적응형 아날로그 등화기.
4. 제 2 항에 있어서,

   상기 내부 준거 값은 0(low), 1(high)의 비트 레벨(bit level)을 기준(reference)하여 내부에서 미리 발생, 저장시켜 놓고 상기 등화수단에서 등화된 데이터와 기 저장된 준거 값을 비교하여 0(low) 또는 1(high) 중 어느 하나로 정의되는 것을 특징으로 하는 적응형 아날로그 등화기.
5. 제 1 항에 있어서, 상기 적응수단은

   등화수단에서 등화된 아날로그 신호와 논리값 1(high level)의 파형을 서로 비교하여 그 차이로 인한 오차 신호를 검출하는 제 1 비교수단과,

   등화수단에서 등화된 아날로그 신호와 논리값 0(low level)의 파형을 서로 비교하여 그 차이로 인한 오차 신호를 검출하는 제 2 비교수단과,

   상기 등화수단에서 등화된 아날로그 신호를 통해 정의되는 등화된 데이터 부호에 따라 상기 제 1 비교수단 및 제 2 비교수단 중 어느 하나만이 동작되도록 제어하는 부호 반전수단과,

   상기 부호 반전수단의 제어를 통해 선택된 상기 제 1 비교수단 또는 제 2 비 교수단 출력 신호를 전류 신호로 변환하는 신호 변환수단과,

   상기 신호 변환수단에서 변환된 전류 신호를 적분기에 전하로서 충전시켜 누적되는 전하의 차를 이용하여 시간에 따라 변화되는 심볼 간의 간섭을 파악하여 적응적인 탭 계수를 생성하는 탭 계수 생성수단을 포함하는 것을 특징으로 하는 적응형 아날로그 등화기.
6. 제 5 항에 있어서, 상기 등화된 데이터의 부호는

   상기 등화된 아날로그 신호가 1로 판단되면 등화된 데이터의 부호는 1로 정의되고, 상기 등화된 아날로그 신호가 0으로 판단되면 등화된 데이터의 부호는 0으로 정의되는 것을 특징으로 하는 적응형 아날로그 등화기.
7. 입력된 신호의 진폭을 일정하게 만들어 주는 가변 이득 증폭기로부터 아날로그 신호로 출력되는 전송채널의 심볼 간 간섭을 시간 영역에서 보상하는 상기 '청구항 1' 내지 '청구항 9' 중 어느 한 항에 따른 적응형 아날로그 등화기와,

   상기 적응형 아날로그 등화기에서 출력된 신호를 특정 시스템으로 전달하는 시스템 인터페이스부를 포함하는 것을 특징으로 하는 디지털 신호 수신기.

Images